KR0169624B1 - 팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로 - Google Patents

팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로 Download PDF

Info

Publication number
KR0169624B1
KR0169624B1 KR1019950039806A KR19950039806A KR0169624B1 KR 0169624 B1 KR0169624 B1 KR 0169624B1 KR 1019950039806 A KR1019950039806 A KR 1019950039806A KR 19950039806 A KR19950039806 A KR 19950039806A KR 0169624 B1 KR0169624 B1 KR 0169624B1
Authority
KR
South Korea
Prior art keywords
pixel data
luminance
correlation
line position
high frequency
Prior art date
Application number
KR1019950039806A
Other languages
English (en)
Other versions
KR970032194A (ko
Inventor
김정훈
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950039806A priority Critical patent/KR0169624B1/ko
Priority to EP96306315A priority patent/EP0772352B1/en
Priority to DE69621559T priority patent/DE69621559T2/de
Priority to CN96112870A priority patent/CN1083662C/zh
Publication of KR970032194A publication Critical patent/KR970032194A/ko
Application granted granted Critical
Publication of KR0169624B1 publication Critical patent/KR0169624B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • H04N11/167—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system a resolution-increasing signal being multiplexed to the PAL-system signal, e.g. PAL-PLUS-system

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 팔(PAL)방식 EDTV 수신기용 라인 위치 조정회로에 관한 것으로, 특히 디코딩시 필드간 평균처리 되어 있는 휘도고역 화소들을 원래의 라인위치로 조정하기 위한 라인 위치 조정회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명의 목적은 EDTV 시스템에 있어서 필드간 평균처리 되어 있는 휘도고역 화소들의 라인위치를 평균처리 되기 전의 라인위치로 조정할 수 있는 라인위치 조정회로를 제공함에 있다.
3. 발명의 해결방법의 요지
인코더에서 평균처리된 휘도고역 화소데이타를 평균처리 되기전의 라인위치로 재조정하기 위한 팔방식 EDTV 수신기용 라인위치 조정회로에 있어서, 상기 평균처리 된 휘도고역 화소데이타를 수평주사라인 단위로 순차적으로 입력하여 지연시키는 라인 메모리들과, 상기 라인 메모리들로부터 각각 다르게 지연 출력되는 휘도고역 화소 데이타에 일정 계수를 승산하고 승산된 휘도고역 화소데이타들을 가산하여 산출된 상부, 하부상관값들을 출력하는 연산회로와, 팔방식 복합영상신호로부터 추출된 짝수필드의 휘도저역 화소데이타와 홀수필드의 휘도저역 화소데이타간의 하부상관도와 상부상관도의 차를 설정된 임계치와 비교하고 비교결과에 대응하는 선택신호를 출력하는 상관 선택신호 결정수단과, 상기 상관선택신호 결정수단으로부터 입력되는 선택신호에 따라 상기 연산회로로부터 입력되는 상관값들을 선택출력하는 선택수단과, 상기 선택수단으로부터 출력되는 휘도고역 화소데이타를 강조하기 위해 임의의 게인을 승산하여 출력하는 게인조정수단으로 구성되는 것을 특징으로 한다.
4. 발명의 중요한 용도
팔방식 EDTV 시스템에 사용될 수 있다.

Description

팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로
제1도는 유럽형 EDTV시스템의 디코더에서 휘도고역신호 YH를 추출하는 과정을 보인 상세구성도.
제2도는 종래 라인위치 조정부(18)에 입력되는 휘도고역신호 YH로부터 짝수필드의 휘도고역신호 YH_E와 홀수필드의 휘도고역신호 YH_O를 추출하기 위한 상세구성도.
제3도는 종래 라인위치 조정을 위한 필드간 화소들의 상관관계도.
제4도는 본 발명에 따른 필드간 휘도저역 화소들간의 상관관계도.
제5도는 본 발명에 따른 필드간 휘도저역 화소들간의 상관관계를 검출하기 위한 상관검출기 (51)의 블럭 구성도.
제6도는 본 발명의 일실시예로서 라인위치 조정부(18)에 입력되는 휘도고역신호 YH로부터 짝수필드의 휘도고역신호 YH_E와 홀수필드의 휘도고역신호 YH_O를 추출하기 위한 상세구성도.
본 발명은 팔(PAL)방식 EDTV 수신기용 라인 위치 조정 회로에 관한 것으로, 특히 인코더에서 필드간 평균 처리된 휘도고역화소들의 라인 위치를 평균 처리 되기 전의 라인 위치로 재조정 하기 위한 라인위치 조정회로에 관한 것이다.
최근 유럽의 새로운 16:9 종횡비의 와이드 스크린 텔레비젼방식으로 채택된 EDTV(Extended Definition Television)시스템에서는 필드(field)간 색부반송파(color subcarrier)가 180도 반전되는 관계로 인해 정지화시 휘도신호(Y)와 색신호(U/V)의 크로스 이펙트(cross effect)를 최소화하기 위한 과정이 요구된다. 이를 위해 종래 유럽형 EDTV시스템의 인코더(ENCODER)에서는 입력되는 복합영상신호(Composite Video Baseband Signal) CVBS를 디지탈데이타로 변환한 후 휘도고역 신호 YH와 색신호 U/V를 추출한다. 이후 IFA(Intra Field Averaging)회로에서 상기 휘도고역신호 YH와 색신호 U/V의 필드간 평균값을 모션 검출부(Motion Detector Part)로부터 출력되는 모션 검출신호에 따라 믹싱 (Mixing)한 후 이를 아나로그량의 복합영상신호 CVBS로 변환시키게 된다. 한편 EDTV시스템의 디코더(DECODER)에서는 상술한 인코더의 역동작을 통해 휘도고역신호 YH와 색신호 U/V를 추출해낸다. 이하 종래 EDTV시스템의 디코더에서 휘도고역신호 YH를 추출해 내는 과정을 제1도를 참조하여 설명하기로 한다.
제1도는 유럽형 EDTV 시스템의 디코더에서 휘도고역신호 YH를 추출하는 과정을 보인 상세 구성도이다. 제1도에서 입력 신호 YH+C는 복합영상신호 CVBS가 저역 통과 필터링됨으로서 추출된 휘도저역신호 YL와 복합영상신호 CVBS가 가산되어 추출된 신호이다. 상기 입력 신호 YH+C는 LPF (Low Pass Filter)(10)에 입력 되어 저역 통과 필터링됨으로서 짝수필드(Even Field)의 휘도저역신호 YL_E만이 가산기(12, 20)에 입력된다. 또한 입력 신호 YH+C는 필드 메모리(22)를 통해 LPF(24)에 입력 되어 저역통과 필터링됨으로서 홀수 필드(Odd Field)의 휘도저역 신호 YL_O만이 가산기(26, 28)에 입력된다. 이후 짝수 필드의 휘도저역신호 YL_E와 홀수 필드의 휘도저역신호 YL_O는 가산기(12, 26)에서 각각 상기 입력 신호 YH+C와 가산된 후 가산기(14)와 승산기(16)를 통해 휘도고역신호 YH로 추출된다 추출된 휘도고역신호 YH는 라인 위치 조정부(18)에 입력되어 짝수 필드의 휘도고역신호 YH_E와 홀수 필드의 휘도고역신호 YH_O로 분리되어 가산기(20, 28)에 각각 입력된다. 그 결과 가산기(20)에서는 짝수 필드의 휘도고역신호 YH_E와 짝수 필드의 휘도저역신호 YL_E가 가산됨으로서 짝수 필드의 휘도신호 Y_E가 추출되고, 가산기(28)에서는 홀수필드의 휘도고역신호 YH_O와 홀수필드의 휘도저역신호 YL_O가 가산됨으로서 홀수필드의 휘도고역신호 Y_O가 추출된다.
제2도는 제1도중 라인위치 조정부(18)에 입력되는 휘도고역신호 YH로부터 짝수필드의 휘도고역신호 YH_E와 홀수필드의 휘도고역신호 YH_O를 추출하기 위한 상세구성도이며, 제3도는 종래 라인위치 조정을 위한 필드간 화소들의 상관관계를 나타낸 것이다. 이하 제2도 및 제3도를 참조하여 필드간 화소들의 상관관계에 의해 짝수필드의 휘도고역신호 YH_E와 홀수 필드의 휘도고역신호 YH_O가 추출되는 과정을 설명하기로 한다. 우선 제3도에서 좌측면과 우측면은 각각 홀수필드(Odd Field:이하 OF라함)와 짝수 필드(Even Field:이하 EF라함)의 화소위치를 나타내며, H0-H2는 인코더의 IFA회로에서 평균처리된 휘도고역화소들의 위치를 나타낸다. 한편 HO0-HO2및 HE0-HE2는 각각 원래(IFA회로에서 평균처리되기 전) 홀수필드의 휘도고역 화소들과 짝수필드의 휘도고역화소들의 위치를 나타내며, HO'0-HO'2및 HE'0-HE'2는 각각 재생될 홀수필드의 휘도고역화소들과 짝수 필드의 휘도고역화소들의 위치를 나타낸다. 즉 조정대상인 휘도고역화소 H0-H2는 H0=(HO0+HE0)/2, H1=(HO1+HE1)/2, H2=(HO2+HE2)/2에 의해 원래 홀수필드의 휘도고역화소들(HO0-HO2)과 짝수필드의 휘도고역화소들(HE0-HE2) 중간에 위치하게 된다. 예를 들어 휘도고역화소 H1을 위치조정 할 경우, 홀수필드의 휘도고역화소 및 짝수필드의 휘도고역화소 H1은 각각 HO'1, HE'1으로 이동해야 한다. 한편 상기 조정대상인 휘도고역화소들(H0-H2)은 제2도에 도시된 수평주사라인의 지연기(H)(30, 32, 34)에서 1H(수평주사라인)씩 지연된다. 종래 EDTV시스템의 라인위치 조정부(18)에서는 필드간 평균처리된 휘도고역화소들(H0-H2)에서 홀수필드의 화소는 아래로, 짝수필드의 화소는 위로 보내야 하는 성질을 감안하여 제2도에 보인 바와 같이 홀수필드에는 C0, C1, C2의 계수를 승산하고 짝수필드에는 C2, C1, C0의 계수를 승산하여 각각 YH_O와 YH_E를 추출하였다. 그러나 종래 라인위치 조정부(18)에서는 필드간 인접 화소상관과 무관하게 3라인의 휘도고역화소(H0-H2)에 일정한 계수를 승산함으로서 수직적으로 레벨이 크게 변하는 경계부에서는 해상도가 저하되는 문제가 발생하게 된다.
따라서 본 발명의 목적은 EDTV시스템에 있어서 필드간 평균처리 되어 있는 휘도고역화소들의 라인위치를 평균처리 되기전의 라인위치로 재조정 할 수 있는 라인위치 조정회로를 제공함에 있다
상기 목적을 달성하기 위한 본 발명은 인코더에서 평균처리된 휘도고역화소데이타를 평균처리 되기 전의 라인위치로 재조정하기 위한 팔방식 EDTV 수신기용 라인위치 조정 회로에 있어서, 상기 평균처리된 휘도고역 화소데이타를 수평주사라인 단위로 순차적으로 입력하여 지연시키는 라인 메모리들과, 상기 라인 메모리들로부터 각각 다르게 지연 출력되는 휘도고역 화소 데이타에 일정 계수를 승산하고 승산된 휘도고역 화소데이타들을 가산하여 산출된 상부, 하부상관값들을 출력하는 연산회로와, 팔방식 복합영상신호로부터 추출된 짝수필드의 휘도저역 화소데이타와 홀수필드의 휘도저역 화소데이타간의 하부상관도와 상부상관도의 차를 설정된 임계치와 비교하고 비교결과에 대응하는 선택신호를 출력하는 상관 선택신호 결정수단과, 상기 상관선택신호 결정수단으로부터 입력되는 선택신호에 따라 상기 연산회로로부터 입력되는 상관값들을 선택출력하는 선택수단과, 상기 선택수단으로부터 출력되는 휘도고역 화소데이타를 강조하기 위해 임의의 게인을 승산하여 출력하는 게인조정수단으로 구성되는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서 구체적인 계수비, 인계치, 절대치 등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술 분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
제4도는 본 발명에 따른 필드간 휘도저역 화소들간의 상관 관계도를 나타낸 것이다. 이하 제4도를 참조하여 짝수 필드(EF)와 홀수 필드(OF)의 휘도저역 화소들간의 상관검출관계를 설명하기로 한다. 제4도에서 H1은 평균 처리된 휘도고역화소를 나타내며, LO0-LO2및 LE0-LE2는 각각 홀수 필드(OF)와 짝수 필드(EF)의 휘도저역 화소들을 나타낸다 상기 휘도고역화소 H1의 라인 위치를 조정하기 위해 본 발명에서는 상기 휘도고역화소 H1이 이동될 위치의 휘도저역화소 LO1와 짝수 필드(EF)의 인접 휘도저역화소 LE1, LE2를 이용한다. 이때 휘도저역화소 LO1와 인접 휘도저역화소 LE1의 상관 관계를 나타내는 것을 상부상관도 D1이라 하고, 휘도저역화소 LO1와 인접 휘도저역화소 LE2의 상관 관계를 나타내는 것을 하부상관도 D2라고 정의한다. 한편 상기 상부상관도 D1과 하부상관도 D2는 제5도에 나타난 회로 구성으로 구할 수 있다.
제5도는 본 발명에 따른 필드간 인접 휘도저역 화소들간의 상관관계를 검출하기 상관검출기(51)의 블럭구성도를 나타낸 것이다. 제5도에서 상관 검출기(51)에 입력되는 휘도저역화소 LO1는 가산기(54)에서 휘도저역화소 LE2와 가산된 후 ABS(Absolute Circuit)(58)를 통해 절대값으로 치환된 D2의 값으로 상관선택 신호결정부(62)에 입력된다 상기 D2는 하부상관도를 나타내는 것으로 ｜LO1-LE2｜의 값을 갖는다. 한편 휘도저역화소 LO1는 가산기(56)에서 휘도저역화소 LE1와 가산된 후 ABS(60)를 통해 절대값으로 치환된 D1의 값으로 상관선택 신호결정부(62)에 입력된다. 상기 D1은 상부상관도를 나타내는 것으로 ｜LO1-LE1｜의 값을 갖는다. 상관선택 신호결정부(62)에서는 ｜D2-D1｜의 값이 임계치값보다 작으면 휘도저역화소 상, 하간의 변화가 작은 것으로 간주하여 휘도고역화소 H0, H1, H2모두를 이용하여 홀수필드의 휘도고역화소 HO'1와 짝수필드의 휘도고역화소 HE'1을 추출한다. 반면 ｜D2-D1｜의 값이 임계치보다 클 경우 D1, D2중 절대치값이 작은 것을 찾는다. 이때 D1이 작으면 상부상관이 높은 것으로 간주하여 휘도고역 화소 H0과 H1을 이용하며, D2가 작은 경우에는 하부상관이 높은 것으로 간주하여 휘도고역화소 H1과 H2를 이용한다. 이때 상관선택 신호결정부(62)에서는 ｜D2-D1｜≤임계치일 경우 1상태로, D1≥ D2일 경우 11 상태로, D1D2일 경우 0 상태의 2비트 데이타를 갖는 선택 신호 S를 출력하게 된다.
제6도는 본 발명에 따른 일실시예로서 인코더에서 평균처리된 휘도고역신호 YH로부터 원래 라인위치로 재조정된 짝수필드의 휘도고역신호 YH_E와 홀수필드의 휘도고역신호 YH_O를 추출하기 위한 라인위치 조정부(18)의 상세구성도를 나타낸 것이다. 이하 제6도를 참조하여 본 발명의 동작예를 상세히 설명하기로 한다. 우선 인코더에서 평균처리된 휘도고역신호 YH가 라인위치 조정부(18)에 입력되면 수평주사라인의 지연기(64, 66, 68)로부터 1H씩 지연된 휘도고역화소들(H0-H2)이 추출된다. 상기 휘도고역 화소들 H0, Hl, H2각각은 연산회로를 구성하는 승산기(70, 72, 74, 76, 90, 92, 94, 96)에서 일정 계수 C0, C1, b0, b1와 승산된 후 가산기(78, 80, 82, 98, 100, 102) 및 제산기(84, 104)를 통해 연산처리된 후 제1, 2멀티플렉서(86, 106)에 입력된다. 예를 들면 상기 수평주사라인의 지연기(66)의 좌, 우측으로부터 지연출력되는 휘도고역화소 H2와 H1은 홀수필드의 연산회로인 승산기(90, 92)를 통해 일정 계수 b0, b1에 의해 승산된 후 가산기(98)에서 가산된다. 이때 가산된 값은 하부상관값으로서 제2멀티플렉서(106)의 I4단자에 입력된다. 반면 상기 수평주사라인의 지연기(68)의 우측으로부터 지연출력되는 휘도고역화소 H1, H0는 홀수 필드의 연산회로인 승산기(94, 96)와 가산기(100)를 통해 연산처리된다. 이때 연산처리된 값은 상부상관값으로서 제2멀티플렉서(106)의 I6단자에 입력된다. 한편 상기 수평주사라인 각각의 지연기(64, 66, 68)의 좌, 우측으로부터 지연 출력되는 휘도고역화소 H2, H1, H0는 홀수필드의 연산회로인 승산기(90, 92, 94, 96)와 가산기(98, 100)를 통해 연산처리된 후 가산기(102)에 입력된다. 상기 가산기(102)에서 가산된 상부상관값과 하부상관간은 제산기(104)에 의해 평균처리(이를 평균값이라 한다)된 후 제2멀티플렉서(106)의 15단자에 입력된다. 그리고 상술한 바와 동일한 연산회로를 통해 제1멀티플렉서(86)의 입력단 I1, I2, I3에도 각각 하부상관값, 상부상관값, 평균값이 입력된다. 한편 평균처리되어 있는 휘도고역화소(H0-H2)들의 상, 하 라인 위치를 최종적으로 선택하는 제1, 2멀티플렉서 (86, 106)는 I1-I6단자를 통해 입력되는 값들을 제5도의 상관검출기(51)로부터 출력되는 선택신호 S의 2비트 데이타에 따라 게인조정부(88, 108)로 선택출력하게 된다. 예를 들면 상기 제1, 2멀티플렉서 (86, 106)의 P1, P2단자로 입력되는 선택신호 S의 2비트 데이타가 0일 경우는 상부상관(D1)으로서 I1, I4단자로 입력되는 하부상관값을 게인조정부(88, 108)로 출력한다. 반면 제1, 2멀티플렉서(86, 106)의 P1, P2단자로 입력되는 선택신호 S의 2비트 데이타가 11일 경우는 하부상관(D2)으로서 I3, I6단자로 입력되는 상부상관값을 게인조정부(88, 108)로 출력한다. 또한 제1, 2멀티플렉서 (86. 106)의 P1, P2단자로 입력되는 선택신호 S의 2비트 데이타가 1일 경우(D2-D1의 절대값이 임계치보다 작은 경우)는 I2, I5단자를 통해 상, 하부 상관의 결과를 평균한 값을 취하여 게인조정부(88, 108)로 출력 한다. 게인조정부(88, 108)는 G1, G2 단자를 통해 임의의 게인(G)을 승산하여 줌으로서 휘도고역 성분을 강조할 수 있다. 이후 게인조정부(88, 108)에서는 디코더의 IFA회로에서 평균 처리된 휘도고역화소들의 라인 위치를 평균처리 되기 전의 라인위치로 재조정된 짝수필드의 휘도고역신호 YH_E와 홀수필드의 휘도고역신호 YH_O를 출력하게 된다.
상술한 바와 같이 본 발명은 필드간 휘도저역화소들간의 상관관계를 이용하여 산출된 상, 하부상관도에 의해 필드간 평균처리 되어 있는 휘도 고역부의 화소 위치들을 평균처리 되기전의 라인위치로 재조정해 줌으로서 EDTV시스템의 해상도 저하를 방지할 수 있는 잇점이 있다.

Claims (9)

  1. 인코더에서 평균처리된 휘도고역 화소데이타를 평균처리 되기 전의 라인 위치로 재조정하기 위한 팔방식 EDTV 수신기용 라인위치 조정회로에 있어서, 상기 평균처리된 휘도고역 화소데이타를 수평주사라인 단위로 순차적으로 입력하여 지연시키는 라인 메모리들과, 상기 라인 메모리들로부터 각각 다르게 지연 출력되는 휘도고역 화소데이타에 일정 계수를 승산하고 승산된 휘도고역 화소데이타들을 가산하여 산출된 상부, 하부상관값들을 출력하는 연산회로와, 팔방식 복합영상신호로부터 추출된 짝수필드의 휘도저역 화소데이타와 홀수필드의 휘도저역 화소데이타간의 하부상관도와 상부상관도의 차를 설정된 임계치와 비교하고 비교결과에 대응하는 선택신호를 출력하는 상관선택 신호 결정수단과, 상기 상관선택신호 결정수단으로부터 입력되는 선택신호에 따라 상기 연산회로로부터 입력되는 상관값들을 선택출력하는 선택수단과, 상기 선택수단으로부터 출력되는 휘도고역 화소데이타를 강조하기 위해 임의의 게인을 승산하여 출력하는 게인조정 수단으로 구성됨을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  2. 제1항에 있어서, 상기 연산회로, 선택수단 및 게인조정수단은 짝수필드의 휘도고역 화소데이타와 홀수필드의 휘도고역 화소데이타를 추출하기 위해 각각 2개씩 구비하는 것을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  3. 제2항에 있어서, 상기 연산회로는; 상기 라인 메모리들 각각의 입력측 및 출력측으로부터 각각 다르게 지연출력되는 휘도고역 화소데이타에 일정계수를 승산시키는 승산기들과, 상기 라인 메모리들 각각의 입력측 및 출력측 승산기로부터 승산된 값을 가산하여 산출된 상부상관값 및 하부상관값을 상기 선택수단으로 출력하는 가산기들과, 상기 상부상관값 및 하부상관값을 입력하여 평균한 값을 상기 선택수단으로 출력하는 제산기로 구성됨을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  4. 제3항에 있어서, 상기 라인 메모리들은 직렬연결된 3개의 라인 메모리로 구성됨을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  5. 제4항에 있어서, 상기 홀수필드의 휘도저역 화소데이타는 평균처리 되기 전의 휘도고역 화소데이타의 라인위치에 존재하는 휘도저역 화소데이타임을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  6. 제5항에 있어서, 상기 짝수필드의 휘도저역 화소데이타는 상기 홀수필드의 휘도저역 화소데이타 상, 하 수평 주사라인에 각각 위치하는 휘도저역 화소데이타임을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  7. 제6항에 있어서, 상기 상부상관도의 크기는 홀수 필드의 휘도저역 화소데이타에서 상기 홀수필드의 휘도저역 화소데이타 상부에 존재하는 수평주사라인의 짝수필드 휘도저역 화소데이타를 감산한 크기의 절대치를 나타내고, 상기 하부상관도의 크기는 상기 홀수필드의 휘도저역 화소데이타에서 상기 홀수필드의 휘도저역 화소데이타 하부에 존재하는 수평주사라인의 짝수필드 휘도저역 화소데이타를 감산한 크기의 절대치를 나타내는 것을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  8. 제7항에 있어서, 상기 상관선택신호 결정수단은; 상기 하부상관도와 상부상관도의 차가 상기 임계치보다 작을 경우 상기 제산기로부터 출력되는 평균값을 상기 게인조정수단으로 출력시키기 위한 선택신호를 출력하고, 상기 하부상관도와 상부상관도의 차가 상기 임계치보다 클 경우 상기 상, 하부상관도의 절대치크기를 비교하여 상부상관도가 작으면 상부상관값을 상기 게인조정수단으로 출력시키기 위한 선택신호를 출력하고 하부상관도가 작으면 하부상관 값을 상기 게인조정수단으로 출력시키기 위한 선택신호를 출력하는 것을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
  9. 제8항에 있어서, 상기 상관선택신호 결정수단으로부터 출력되는 선택신호는 2비트데이타임을 특징으로 하는 EDTV 수신기용 라인위치 조정회로.
KR1019950039806A 1995-11-04 1995-11-04 팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로 KR0169624B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950039806A KR0169624B1 (ko) 1995-11-04 1995-11-04 팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로
EP96306315A EP0772352B1 (en) 1995-11-04 1996-08-30 Line location adjusting circuit for PAL EDTV receiver
DE69621559T DE69621559T2 (de) 1995-11-04 1996-08-30 Schaltung zur Einstellung der Zeileortung für PAL-ADTV-Empfänger
CN96112870A CN1083662C (zh) 1995-11-04 1996-09-23 Pal制扩展清晰度电视接收机的行位置调节电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039806A KR0169624B1 (ko) 1995-11-04 1995-11-04 팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로

Publications (2)

Publication Number Publication Date
KR970032194A KR970032194A (ko) 1997-06-26
KR0169624B1 true KR0169624B1 (ko) 1999-03-20

Family

ID=19433011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039806A KR0169624B1 (ko) 1995-11-04 1995-11-04 팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로

Country Status (4)

Country Link
EP (1) EP0772352B1 (ko)
KR (1) KR0169624B1 (ko)
CN (1) CN1083662C (ko)
DE (1) DE69621559T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378516B (zh) * 2007-08-31 2012-05-23 瑞昱半导体股份有限公司 影像位移检测方法与装置
CN112539712B (zh) * 2020-11-19 2022-07-05 广州视源电子科技股份有限公司 三维成像方法、装置及设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347599A (en) * 1991-06-14 1994-09-13 Matsushita Electric Industrial Co., Ltd. Adaptive interpolation method and apparatus using correlation detection
US5381183A (en) * 1992-07-03 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Motion-adaptive scanning-line conversion circuit
EP0641127A3 (en) * 1993-08-31 1995-07-19 Matsushita Electric Ind Co Ltd Widescreen television transmission apparatus.

Also Published As

Publication number Publication date
DE69621559D1 (de) 2002-07-11
KR970032194A (ko) 1997-06-26
CN1083662C (zh) 2002-04-24
CN1149800A (zh) 1997-05-14
EP0772352A2 (en) 1997-05-07
EP0772352A3 (en) 1998-07-22
DE69621559T2 (de) 2002-10-10
EP0772352B1 (en) 2002-06-05

Similar Documents

Publication Publication Date Title
US7280155B2 (en) Method and system for converting interlaced formatted video to progressive scan video
US4754322A (en) YC-signal separation circuit responsive to magnitude of vertical correlation
US7057664B2 (en) Method and system for converting interlaced formatted video to progressive scan video using a color edge detection scheme
CA1310401C (en) Circuit for detecting motion of television signal
KR960016853B1 (ko) 영상 신호 처리 장치
KR100290969B1 (ko) 모션적응형 영상처리시스템
KR100945689B1 (ko) 개인용 비디오 플레이어들을 위한 ｔｖ 사용자 인터페이스및 처리
CA2070543C (en) Video motion detector with full-band response except for diagonal spatial frequencies
JP2579930B2 (ja) 複合信号分離回路
US20110075042A1 (en) Method and System for Advanced Motion Detection and Decision Mechanism for a Comb Filter in an Analog Video Decoder
US5107340A (en) Digital video signal noise-reduction apparatus with high pass and low pass filter
KR0169624B1 (ko) 팔 방식 이. 디. 티. 브이 수신기용 라인 위치조정회로
JPH04172875A (ja) 適応型輪郭強調回路
JP3513161B2 (ja) インパルスノイズ除去装置
JP3350322B2 (ja) 映像信号処理装置
JPH0313790B2 (ko)
JP3313498B2 (ja) 画像信号の帯域制限回路
JP2667492B2 (ja) 複合テレビジョン信号生成回路
JP2928597B2 (ja) 帯域圧縮テレビジョン信号の受信装置
JP3525959B2 (ja) 信号分離装置
EP0804041A2 (en) Video signal processing apparatus for an improved definition television receiver
JP2685542B2 (ja) クロマ信号処理回路
EP0804029A2 (en) Video signal processing apparatus
JP2850125B2 (ja) デコーダ
JP3102743B2 (ja) 動き適応型ｙ／ｃ分離回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee