KR0169398B1 - Method of making thin film transistor for lcd - Google Patents
Method of making thin film transistor for lcd Download PDFInfo
- Publication number
- KR0169398B1 KR0169398B1 KR1019950031203A KR19950031203A KR0169398B1 KR 0169398 B1 KR0169398 B1 KR 0169398B1 KR 1019950031203 A KR1019950031203 A KR 1019950031203A KR 19950031203 A KR19950031203 A KR 19950031203A KR 0169398 B1 KR0169398 B1 KR 0169398B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- gate
- film
- forming
- semiconductor film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 6매 마스크를 이용하므로써 수율을 높이고 제조 원가를 낮출 수 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor substrate for a liquid crystal display device which can increase the yield and lower the manufacturing cost by using six masks.
기판 위에 게이트 라인 및 게이트 전극을 형성하는 제1단계, 게이트 라인과 연결되는 제1게이트 패드 금속을 형성하는 제2단계, 상기 게이트 전극 및 상기 게이트 라인을 양극 산화시켜 양극 산화막을 형성한 후 포토 레지스트를 제거하는 제3단계, 절연막과 반도체막 그리고 외인성 반도체막을 차례로 적층한 후 액티브층을 형성하는 제4단계, 상기 외인성 반도체막 위에 소스/드레인 전극을 형성한 후 상기 소스/드레인 전극을 마스크로 하여 상기 외인성 반도체막을 식각하는 제5단계, 전면에 보호막을 적층한 후 마스크를 이용하여 상기 절연막과 함께 식각하여 컨택 구멍을 형성하는 제6단계, 투명 도전막을 적층한 후 마스크를 이용하여 사진 식각하여 상기 컨택 구멍을 통하여 상기 소스/드레인 전극과 연결되는 화소 전극 및 상기 제1게이트 패드 금속과 연결되는 제2게이트 패드 금속을 형성하는 제7단계로 이루어진다.A first step of forming a gate line and a gate electrode on a substrate, a second step of forming a first gate pad metal connected to the gate line, and anodizing the gate electrode and the gate line to form an anodized film and then a photoresist A third step of removing the dielectric layer, a fourth step of stacking the insulating film, the semiconductor film, and the exogenous semiconductor film in sequence, and forming an active layer; forming a source / drain electrode on the exogenous semiconductor film, and then using the source / drain electrode as A fifth step of etching the exogenous semiconductor film, a protective film formed on the entire surface, and a sixth step of forming a contact hole by etching with the insulating film using a mask, and a photo-etched method using a mask after laminating a transparent conductive film The pixel electrode and the first gate pad gold connected to the source / drain electrode through a contact hole; Article made of a seventh step of forming a second gate metal pad which is connected with.
Description
제1도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.(A)-(g) is sectional drawing which shows the manufacturing process procedure of the thin film transistor substrate for conventional liquid crystal display devices.
제2도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,2 is a plan view of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.
제3도의 (a)-(g)는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 상기 제2도의 A-A'부의 단면도이고,(A)-(g) of FIG. 3 are sectional views of the A-A 'part of FIG. 2 showing the manufacturing process procedure of the thin film transistor substrate for liquid crystal display device according to the first embodiment of the present invention.
제4도는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,4 is a plan view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제5도의 (a)-(f)는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 상기 제4도의 A-A'부의 단면도이다.5A to 5F are cross-sectional views taken along line A-A 'of FIG. 4 showing a manufacturing process procedure of a thin film transistor substrate for a liquid crystal display according to a second embodiment of the present invention.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세히 말하자면 6매 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor substrate for liquid crystal display devices, and more particularly, to a method for manufacturing a thin film transistor substrate for liquid crystal display devices formed using six masks.
일반적으로 액정 표시 장치는, 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트 라인 및 데이타 라인이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 공통 전극이 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.In general, a liquid crystal display includes a thin film transistor substrate in which a plurality of pixel units in which a thin film transistor and a pixel electrode are formed are formed in a matrix form, and a gate line and a data line are formed along a pixel row and a pixel column, respectively. It includes a color filter substrate on which a common electrode is formed, and a liquid crystal material enclosed therebetween.
이때, 상기 박막 트랜지스터 기판의 게이트 전극은 상기 게이트 패드 금속을 통해 게이트 구동 드라이브로부터 게이트 구동 신호를 전달받아 반도체층에 채널을 형성시키고, 이에 따라 데이타 구동 드라이브로부터의 데이타 신호가 상기 데이타 패드 금속을 통해 소스 전극에 전달되고, 반도체층과 드레인 전극을 거쳐 화소 전극에 전달된다.In this case, the gate electrode of the thin film transistor substrate receives a gate driving signal from a gate driving drive through the gate pad metal to form a channel in the semiconductor layer, and thus a data signal from the data driving drive passes through the data pad metal. It is transferred to the source electrode, and is transferred to the pixel electrode via the semiconductor layer and the drain electrode.
이와 같은 액정 표시 장치는 사용 분야가 더욱 증대되면서 높은 수율과 제조 원가의 절감이 절실히 요구되고 있다.As the field of use of the liquid crystal display is further increased, a high yield and a reduction in manufacturing cost are urgently required.
특히, 사진 식각 공정은 수율과 제조 비용에 큰 영향을 미치므로 사진 식각 공정의 횟수를 줄이기 위한 방법이 필요하게 되었다.In particular, since the photolithography process greatly affects the yield and manufacturing cost, a method for reducing the number of photolithography processes is required.
이하, 첨부된 도면을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a thin film transistor substrate for a liquid crystal display device will be described with reference to the accompanying drawings.
제1도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이다.(A)-(g) is sectional drawing which shows the manufacturing process procedure of the gate pad part of the conventional thin film transistor substrate for liquid crystal display devices.
먼저, 제1도의 (a)에 도시한 바와 같이, 기판(10) 위에 도전 물질을 적층하고 제1마스크를 사용하여 사진 식각하여 하층 게이트 패드 금속(12-1) 및 게이트 전극(12)을 형성한다.First, as shown in FIG. 1A, a conductive material is stacked on the substrate 10 and photo-etched using the first mask to form the lower gate pad metal 12-1 and the gate electrode 12. do.
다음, 제1도의 (b)에 도시한 바와 같이, 제2마스크를 사용하여 하층 게이트 패드 금속(12-1)의 일부와 게이트 전극(12)을 양극 산화시켜 양극 산화막(13)을 형성한다.Next, as shown in FIG. 1B, a portion of the lower gate pad metal 12-1 and the gate electrode 12 are anodized to form an anodic oxide film 13 using a second mask.
다음, 제1도의 (c)에 도시한 바와 같이, 절연막(14)과 반도체막(16) 그리고 외인성 반도체막(18)을 차례로 적층한 후 제3마스크를 이용하여 상기 반도체막(16)과 외인성 반도체막(18)을 사진 식각하여 액티브층(16,18)을 형성한다.Next, as shown in (c) of FIG. 1, the insulating film 14, the semiconductor film 16, and the exogenous semiconductor film 18 are sequentially stacked, and then the semiconductor film 16 and the exogenous film are formed using a third mask. The semiconductor layers 18 are photo-etched to form active layers 16 and 18.
다음, 제1도의 (d)에 도시한 바와 같이, 하층 게이트 패드 금속(12-1)의 상부에 형성되어 있는 절연막(14)의 일부를 제4마스크를 이용하여 사진 식각한다.Next, as shown in FIG. 1D, a part of the insulating film 14 formed on the lower gate pad metal 12-1 is photo-etched using the fourth mask.
다음, 제1도의 (e)에 도시한 바와 같이, 전면에 도전막을 적층한 후 제5마스크를 이용하여 사진 식각하여 하층 게이트 패드 금속(12-1)과 연결되는 상층 게이트 패드 금속(20-1) 및 외인성 반도체막(18)과 연결되는 소스/드레인 전극(20)을 형성한다. 그리고 소스/드레인 전극(20)을 마스크로 노출된 외인성 반도체막(18)을 식각한다.Next, as shown in FIG. 1E, an upper gate pad metal 20-1 connected with the lower gate pad metal 12-1 by photolithography using a fifth mask after stacking a conductive film on the entire surface. ) And a source / drain electrode 20 connected to the exogenous semiconductor film 18. The exogenous semiconductor film 18 having the source / drain electrodes 20 exposed as a mask is etched.
다음, 제1도의 (f)에 도시한 바와 같이, 전면에 보호막(22)을 적층한 후 제6마스크를 이용하여 상층 게이트 패드 금속(20-1)과 소스/드레인 전극(20) 위에 컨택 구멍을 형성한다.Next, as shown in FIG. 1 (f), after the protective film 22 is laminated on the entire surface, a contact hole is formed on the upper gate pad metal 20-1 and the source / drain electrode 20 using a sixth mask. To form.
다음, 제1도의 (g)에 도시한 바와 같이, 투명 도전막을 적층한 후 제7마스크를 이용하여 사진 식각하여 컨택 구멍을 통하여 소스/드레인 전극(20)과 연결되는 화소 전극(24)을 형성한다.Next, as shown in (g) of FIG. 1, after the transparent conductive film is laminated, the pixel electrode 24 connected to the source / drain electrodes 20 through the contact holes is formed by photolithography using a seventh mask. do.
이와 같이, 종래의 액정 표시 장치용 박막 트랜지스터의 게이트 패드부의 제조 방법은 패터닝하기 위한 마스킹 공정의 횟수가 7회가 된다.As described above, in the conventional manufacturing method of the gate pad portion of the thin film transistor for liquid crystal display device, the number of masking steps for patterning is seven.
그런데 상기 마스킹 횟수는 제조 원가 및 수율과 밀접한 관계가 있으므로 되도록이면 마스킹 회수를 줄이는 것이 바람직하다.However, since the number of masking is closely related to manufacturing cost and yield, it is desirable to reduce the number of masking as much as possible.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점인 마스킹 횟수를 줄이기 위한 것이다.Therefore, an object of the present invention is to reduce the number of masking, which is a problem of the prior art.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 기판 위에 도전 물질을 적층하고 제1마스크를 사용하여 사진 식각하여 게이트 라인 및 게이트 전극을 형성하는 제1단계, 도전 물질을 적층하고 포토 레지스트를 도포한 다음 제2마스크를 사용하여 사진 식각하여 상기 게이트 라인과 연결되는 제1게이트 패드 금속을 형성하는 제2단계, 상기 게이트 전극 및 상기 게이트 라인을 양극 산화시켜 양극 산화막을 형성한 후 상기 포토 레지스트를 제거하는 제3단계, 절연막과 반도체막 그리고 외인성 반도체막을 차례로 적층한 후 제3마스크를 이용하여 상기 반도체막과 상기 외인성 반도체막을 사진 식각하여 액티브층을 형성하는 제4단계, 도전막을 적층한 후 제4마스크를 이용하여 사진 식각하여 상기 외인성 반도체막 위에 소스/드레인 전극을 형성한 후 상기 소스/드레인 전극을 마스크로 하여 상기 외인성 반도체막을 식각하는 제5단계, 전면에 보호막을 적층한 후 제5마스크를 이용하여 상기 절연막과 함께 식각하여 컨택 구멍을 형성하는 제6단계, 투명 도전막을 적층한 후 제6마스크를 이용하여 사진 식각하여 상기 컨택 구멍을 통하여 상기 소스/드레인 전극과 연결되는 화소 전극 및 상기 제1게이트 패드 금속과 연결되는 제2게이트 패드 금속을 형성하는 제7단계로 이루어진다.A method of manufacturing a thin film transistor substrate for a liquid crystal display device of the present invention for achieving the above object, the first step of forming a gate line and a gate electrode by laminating a conductive material on the substrate and photo-etched using a first mask, Stacking a material, applying a photoresist, and then etching a photo using a second mask to form a first gate pad metal connected to the gate line; anodizing the gate electrode and the gate line to anodize A third step of removing the photoresist after forming a photoresist, and sequentially stacking an insulating film, a semiconductor film, and an exogenous semiconductor film, and then photoetching the semiconductor film and the exogenous semiconductor film using a third mask to form an active layer. In the step, the conductive film is laminated, and the exogenous half is photo-etched using a fourth mask. Forming a source / drain electrode on the body film and then etching the exogenous semiconductor film using the source / drain electrode as a mask; stacking a protective film on the entire surface, and then etching with the insulating film using a fifth mask to form a contact hole In a sixth step of forming a transparent conductive film, a pixel electrode is connected to the source / drain electrode through the contact hole by photo etching using a sixth mask and a second gate is connected to the first gate pad metal. The seventh step of forming the pad metal.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법의 다른 구성은, 기판 위에 도전 물질을 적층하고 제1마스크를 사용하여 사진 식각하여 게이트 라인 및 게이트 전극을 형성하는 제1단계, 도전 물질을 적층하고 포토 레지스트를 도포한 다음, 제2마스크를 사용하여 사진 식각하여 상기 게이트 라인과 연결되는 제1게이트 패드 금속을 형성한 후, 상기 게이트 전극 및 게이트 라인을 양극 산화시켜 양극 산화막을 형성하고 상기 포토 레지스트를 제거하는 제2단계, 절연막과 반도체막 그리고 제2절연막을 차례로 적층한 후 제3마스크를 이용하여 상기 제2절연막을 사진 식각하여 에치 스토퍼를 형성하는 제3단계, 외인성 반도체막과 소스/드레인 도전막을 적층하고 제4마스크를 이용하여 사진 식각하여 소스/드레인 전극을 형성하고, 상기 소스/드레인 전극을 마스크로 하여 상기 외인성 반도체막 및 반도체막을 식각하는 제4단계, 보호막을 적층한 후 제5마스크를 이용하여 상기 절연막과 함께 식각하여 컨택 구멍을 형성하는 제5단계, 투명 도전막을 적층한 후 제6마스크를 이용하여 사진 식각하여 상기 컨택 구멍을 통하여 상기 소스/드레인 전극과 연결되는 화소 전극과 상기 제1게이트 패드 금속과 연결되는 제2게이트 패드 금속을 형성하는 제6단계로 이루어진다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor substrate for a liquid crystal display device, including: a first method of forming a gate line and a gate electrode by stacking a conductive material on a substrate and photolithography using a first mask; In an embodiment, the conductive material is stacked, a photoresist is applied, a photoetch is performed using a second mask to form a first gate pad metal connected to the gate line, and then anodization is performed on the gate electrode and the gate line. A second step of forming an oxide film and removing the photoresist, a third step of sequentially stacking an insulating film, a semiconductor film, and a second insulating film, and then etching the second insulating film using a third mask to form an etch stopper; The exogenous semiconductor layer and the source / drain conductive layer are stacked and photo-etched using a fourth mask to source / drain Forming an electrode, etching the exogenous semiconductor film and the semiconductor film using the source / drain electrodes as a mask, laminating a protective film, and etching the film together with the insulating film using a fifth mask to form contact holes In step 5, the transparent conductive layer is stacked and then photo-etched using a sixth mask to form a pixel electrode connected to the source / drain electrode and a second gate pad metal connected to the first gate pad metal through the contact hole. There is a sixth step.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 제1 및 제2실시예를 상세하게 설명한다.With reference to the accompanying drawings, it will be described in detail the first and second embodiments of the present invention to be easily carried out by those skilled in the art.
제2도는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고, 제3도의 (a)-(g)는 본 발명의 제1실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 상기 제2도의 A-A'부의 단면도이다.2 is a plan view of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention, and FIGS. 3A to 3G are thin film transistor substrates for a liquid crystal display according to a first embodiment of the present invention. It is sectional drawing of the AA 'part of the said FIG. 2 which shows the manufacturing process sequence of the above.
먼저, 제2도 및 제3도의 (a)에 도시한 바와 같이, 기판(10) 위에 도전 물질인 알루미늄을 적층하고 제1마스크를 사용하여 사진 식각하여 게이트 라인(12-1) 및 게이트 전극(12)을 형성한다.First, as shown in FIGS. 2 and 3 (a), aluminum, which is a conductive material, is stacked on the substrate 10 and photo-etched using a first mask to form a gate line 12-1 and a gate electrode ( 12) form.
다음, 제2도 및 제3도의 (b)에 도시한 바와 같이, 도전 물질인 탄탈륨(Ta)을 적층하고 포토 레지스트(PR)를 도포한 다음, 제2마스크를 사용하여 사진 식각하여 게이트 라인(12-2)과 연결되는 제1게이트 패드 금속(12-2)을 형성한다.Next, as shown in FIGS. 2 and 3 (b), tantalum (Ta), which is a conductive material, is laminated, a photoresist PR is applied, and a photo is etched using a second mask to form a gate line ( A first gate pad metal 12-2 connected to 12-2 is formed.
다음, 제2도 및 제3도의 (c)에 도시한 바와 같이, 포토 레지스트(PR)을 제거하기 전에 상기 게이트 전극(12) 및 게이트 라인(12-1)을 양극 산화시켜 양극 산화막(13)을 형성한다. 그리고 포토 레지스트(PR)를 제거한다.Next, as shown in FIGS. 2 and 3 (c), before removing the photoresist PR, the gate electrode 12 and the gate line 12-1 are anodized to anodic oxide film 13. To form. Then, photoresist PR is removed.
다음, 제2도 및 제3도의 (d)에 도시한 바와 같이, 절연막(14)으로 SiNx, 반도체막으로 a-Si, 그리고 외인성 반도체막으로 n+ a-Si을 차례로 적층한 후 제3마스크를 이용하여 상기 반도체막(16)과 상기 외인성 반도체막(18)을 사진 식각하여 액티브층(16,18)을 형성한다.Next, as shown in FIGS. 2 and 3 (d), SiNx is laminated with the insulating film 14, a-Si is deposited with the semiconductor film, and n + a-Si is deposited with the exogenous semiconductor film, and then the third mask is deposited. The semiconductor layer 16 and the exogenous semiconductor layer 18 are photo-etched using the active layers 16 and 18.
다음, 제2도 및 제3도의 (e)에 도시한 바와 같이, 도전 물질인 크롬을 적층한 후 제4마스크를 이용하여 사진 식각하여 소스/드레인 전극(20)을 형성한다. 이어 소스/드레인 전극(20)을 마스크로 하여 외인성 반도체막(18)을 식각한다.Next, as shown in FIGS. 2 and 3 (e), chromium, which is a conductive material, is stacked and then photo-etched using a fourth mask to form a source / drain electrode 20. Next, the exogenous semiconductor film 18 is etched using the source / drain electrode 20 as a mask.
다음, 제2도 및 제3도의 (f)에 도시한 바와 같이, 전면에 보호막(22)인 SiNx를 적층한 후 제5마스크를 이용하여 절연막(14)과 함께 식각하여 제1게이트 패드 금속(12-2)과 소스/드레인 전극(20) 위에 각각 컨택 구멍을 형성한다.Next, as shown in FIGS. 2 and 3 (f), after the SiNx, which is the protective film 22, is laminated on the entire surface, the first gate pad metal (etched together with the insulating film 14 using a fifth mask) is etched. 12-2) and contact holes are formed on the source / drain electrodes 20, respectively.
다음, 제2도 및 제3도의 (g)에 도시한 바와 같이, 투명 도전 물질인 ITO를 적층한 후 제6마스크를 이용하여 사진 식각하여 상기 제1게이트 패드 금속(12-2)의 상부에 제2게이트 패드 금속(24-1)과 상기 액티브층(16,18)의 상부에 화소 전극(24)을 형성한다.Next, as shown in FIGS. 2 and 3 (g), the ITO, which is a transparent conductive material, is laminated, and then photo-etched using a sixth mask to form an upper portion of the first gate pad metal 12-2. The pixel electrode 24 is formed on the second gate pad metal 24-1 and the active layers 16 and 18.
한편, 제4도는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고, 제5도의 (a)-(f)는 본 발명의 제2실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 상기 제4도의 A-A'부의 단면도이다.4 is a plan view of a thin film transistor substrate for a liquid crystal display device according to a second embodiment of the present invention, and FIGS. 5A to 5F are thin films for a liquid crystal display device according to a second embodiment of the present invention. It is sectional drawing of the AA 'part of the said FIG. 4 which shows the manufacturing process sequence of a transistor substrate.
먼저, 제4도 및 제5도의 (a)에 도시한 바와 같이, 기판(10) 위에 도전 물질인 알루미늄을 적층하고 제1마스크를 사용하여 사진 식각하여 게이트 라인(12-1) 및 게이트 전극(12)을 형성한다.First, as shown in FIGS. 4 and 5 (a), aluminum, which is a conductive material, is stacked on the substrate 10 and photo-etched using a first mask to form a gate line 12-1 and a gate electrode ( 12) form.
다음, 제4도 및 제5도의 (b)에 도시한 바와 같이, 도전 물질인 탄탈륨을 적층하고 포토 레지스트를 도포하고 제2마스크를 사용하여 사진 식각하여 상기 게이트 라인과 연결되는 제1게이트 패드 금속(12-2)을 형성하고, 상기 포토 레지스트(PR)를 제거하기 전에 상기 게이트 전극(12) 및 게이트 라인(12-1)을 양극 산화시켜 양극 산화막(13)을 형성한다. 그리고 포토 레지스트를 제거한다.Next, as shown in FIGS. 4 and 5 (b), a first gate pad metal connected to the gate line by stacking tantalum as a conductive material, applying a photoresist, and photolithography using a second mask. Before the photoresist PR is removed, the gate electrode 12 and the gate line 12-1 are anodized to form an anodic oxide film 13. The photoresist is then removed.
다음, 제4도 및 제5도의 (c)에 도시한 바와 같이, 절연막(14)으로 SiNx, 반도체막(16)으로 a-Si 그리고 제2절연막으로 SiNx를 차례로 적층한 후 제3마스크를 이용하여 상기 제2절연막(17)을 사진 식각하여 에치 스토퍼(17)를 형성한다.Next, as shown in FIGS. 4 and 5 (c), SiNx is stacked with the insulating film 14, a-Si is stacked with the semiconductor film 16, and SiNx is stacked with the second insulating film, and then a third mask is used. The second insulating layer 17 is etched to form an etch stopper 17.
다음, 제4도 및 제5도의 (d)에 도시한 바와 같이, n+ a-Si으로 외인성 반도체막(18)과 크롬으로 소스/드레인 도전막을 적층하고 제4마스크를 이용하여 사진 식각하여 소스/드레인 전극(20)을 형성한다. 이어 소스/드레인 전극(20)을 마스크로 하여 상기 외인성 반도체막(18) 및 반도체막(16)을 식각한다.Next, as shown in FIGS. 4 and 5 (d), the exogenous semiconductor film 18 and the source / drain conductive film are laminated with chromium with n + a-Si, and the photo / etched is performed using a fourth mask. The drain electrode 20 is formed. Subsequently, the exogenous semiconductor film 18 and the semiconductor film 16 are etched using the source / drain electrode 20 as a mask.
다음, 제4도 및 제5도의 (e)에 도시한 바와 같이, SiNx로 보호막(22)을 적층한 후 제5마스크를 이용하여 상기 절연막(14)과 함께 식각하여 제1층게이트 패드 금속(12-2)과 소스/드레인 전극(20) 위에 각각 컨택 구멍을 형성한다.Next, as shown in FIGS. 4 and 5 (e), after the protective film 22 is laminated with SiNx, the first layer gate pad metal (etched together with the insulating film 14 using a fifth mask) is etched. 12-2) and contact holes are formed on the source / drain electrodes 20, respectively.
다음, 제4도 및 제5도의 (f)에 도시한 바와 같이, 투명 도전 물질인 ITO를 적층한 후 제6마스크를 이용하여 사진 식각하여 상기 제1게이트 패드 금속(12-2)의 상부에 제2게이트 패드 금속(24-1)과 상기 액티브층(16, 18)의 상부에 화소 전극(24)을 형성한다.Next, as shown in FIGS. 4 and 5 (f), the ITO, which is a transparent conductive material, is laminated and then photo-etched using a sixth mask to form an upper portion of the first gate pad metal 12-2. The pixel electrode 24 is formed on the second gate pad metal 24-1 and the active layers 16 and 18.
그러므로 본 발명은 6매 마스크를 사용하여 액정 표시 장치의 박막 트랜지스터 기판을 형성하므로써 마스크 사용 횟수를 줄여 원가 절감 및 수율 향상을 가져오는 효과가 있다.Therefore, the present invention has the effect of reducing the number of times the mask is used to form a thin film transistor substrate of the liquid crystal display using six masks, resulting in cost reduction and yield improvement.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950031203A KR0169398B1 (en) | 1995-09-21 | 1995-09-21 | Method of making thin film transistor for lcd |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950031203A KR0169398B1 (en) | 1995-09-21 | 1995-09-21 | Method of making thin film transistor for lcd |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018731A KR970018731A (en) | 1997-04-30 |
KR0169398B1 true KR0169398B1 (en) | 1999-01-15 |
Family
ID=19427505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950031203A KR0169398B1 (en) | 1995-09-21 | 1995-09-21 | Method of making thin film transistor for lcd |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0169398B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000027776A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for manufacturing lcd |
-
1995
- 1995-09-21 KR KR1019950031203A patent/KR0169398B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000027776A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Method for manufacturing lcd |
Also Published As
Publication number | Publication date |
---|---|
KR970018731A (en) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699208B1 (en) | Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same | |
KR100482735B1 (en) | Process for forming pattern and method for producing liquid crystal display apparatus | |
KR0175409B1 (en) | Method of making a tft panel for lcd | |
WO2018188160A1 (en) | Thin film transistor (tft) substrate and manufacturing method therefor | |
KR0145900B1 (en) | Thin film transistor liquid crystal display elements and its manufacturing method | |
KR970063783A (en) | Semiconductor device formation method | |
JP2004515045A (en) | Method for increasing conductivity of transparent conductive layer | |
JPH0580650B2 (en) | ||
JP3706043B2 (en) | Manufacturing method of matrix substrate for liquid crystal | |
TW201322340A (en) | Pixel structure and method of fabricating the same | |
KR0169398B1 (en) | Method of making thin film transistor for lcd | |
KR100212272B1 (en) | Manufacturing method of liquid crystal display devce | |
KR0171980B1 (en) | Method for manufacturing liquid crystal display element | |
KR100188107B1 (en) | Method for fabricating thin film transistor substrate for liquid crystal display | |
KR0158642B1 (en) | Liquid crystal display device and its manufacturing method | |
JPS61185783A (en) | Manufacture of thin film transistor | |
JPS61224359A (en) | Manufacture of thin film transistor array | |
KR100560972B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device | |
KR100190035B1 (en) | Fabrication method of liquid crystal display device | |
KR100663288B1 (en) | Method for fabricating tft-lcd | |
JP3168648B2 (en) | Method for manufacturing thin film transistor panel | |
KR100206554B1 (en) | A method of fabricating a thin film transistor liquid crystal display device | |
JP3663743B2 (en) | Manufacturing method of liquid crystal display device | |
KR0175384B1 (en) | Method of producing thin film transistor for liquid crystal device | |
KR100200349B1 (en) | Thin film transistor panel for lcd and its fabrication method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070928 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |