KR0169352B1

KR0169352B1 - 디지탈 자동 셔터 스피트 제어장치

Info

Publication number: KR0169352B1
Application number: KR1019950004973A
Authority: KR
Inventors: 이철규
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-03-10
Filing date: 1995-03-10
Publication date: 1999-03-20
Also published as: KR960035125A

Abstract

이 발명은 디지탈 자동 셔터 스피드 제어 장치에 관한 것으로, 디지탈 신호처리과정에서 획득한 적분 휘도 신호를 데이타를 이용하여 마이크로 컴퓨터에 미리 입력하여둔 2개의 스레소울드 값과 비교하여 셔터 속도의 증가 감소를 결정하고, 안정화된 영상신호의 광량 조절을 위해 미리 계산되어져 고유 어드레스를 갖고 롬에 내장된 전하소거기간 지정 데이타를 타이밍 제너레이터에 시리얼 모드로 입력케 하고, 실제 타이밍을 생성하는 로직 부분에서는 이 데이타를 근거로 하여 전하소거 펄스의 수와 주기를 선택, 생상시켜 고체촬상소자에 축적되는 광량을 조절함으로써 셔터 스피드 기능 및 물리적 조리개 대용의 전자 조리개 기능을 수행하게 하여, 외부 부픔이 대폭적으로 감소되고, 편리한 제어를 할 수 있는 디지탈 자동 셔터 스피드 제어 장치에 관한 것이다.

Description

디지탈 자동 셔터 스피드 제어 장치

제1도는 종래의 고체촬상소자의 전하축전 특성을 나타낸 그래프.

제2도는 종래의 인터라인 전송형 고체촬상소자의 전기적인 셔터의 타이밍도.

제3도는 종래의 아날로그 셔터의 구성도.

제4도는 종래의 아날로그 셔터의 동작결과와 제어신호 생성모드를 나타낸 파형도.

제5도의 종래의 아날로그 셔터의 타이밍 제너레이터의 제어신호에 따른 제어상태를 나타낸 표.

제6도는 이 발명의 실실시예에 따른 자동 셔터 스피드 제어 장치의 블록 구성도.

제7도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치에 사용되는 고체촬상소자 이미지 센서의 영역 활당 및 영역의 확대도.

제8도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치에 사용되는 고체촬상소자 이미지 센서의 영역 활당 및 메모리 영역의 배치도.

제9도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치에 적용되는 고체촬상소자 픽셀 데이타의 적분 알고리즘을 나타낸 블럭도.

제10도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 마이크로 컴퓨터의 비교판단 결과를 나타내는 상태도.

제11도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 16비트 시리얼 데이타의 전송을 나타낸 전송도.

제12도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 셔터펄스 제어 로직의 알고리즘을 나타낸 블록도.

제13도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 주기 선택 제어표이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 렌즈 2 : 고체촬상소자

3 : 샘플 앤드 게인 비교 증폭기 4 : 아날로그 디지탈 컨버터

5 : 디지탈 신호 처리기 6 : 가산기

7 : 마이크로 컴퓨터 8 : 타이밍 제너레이터

9 : 수직 드라이버

이 발명은 디지탈 자동 셔터 스피드 제어 장치에 관한 것으로 더욱 상세하게 말하자면, 카메라 등에서 고체촬상소자에 축적되는 광량을 제어하여 물리적인 셔터 조리개 기구를 대신하게 함으로써 간단한 구조의 카메라 렌즈부 구성을 가능하게 한 디지탈 자동 셔터 스피드 제어 장치에 관한 것이다.

일반적으로 씨씨디(CCD)라 하면 광범위하게 고체촬상소자(Charge Couple Device)를 지칭하지만 카메라 분야에서는 포토 다이오드(Photo Diode)로 구성된 수광부와 수광부에 축적된 전하를 외부로 전송하는 수직 및 수평 전하 전송부를 갖는 2차원 영상 촬상소자를 지칭하게 된다. 이하 고체촬상소자로 지칭하도록 한다.

이하 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.

제1도는 종래의 고체촬상소자의 전하축전 특성을 나타낸 그래프이고,

제2도는 종래의 인터라인 전송형 고체촬상소자의 전기적인 셔터의 타이밍도이고,

제3도는 종래의 아날로그 셔터의 구성도이고,

제4도는 종래의 아날로그 셔터의 동작결과와 제어신호 생성모드를 나타낸 파형도이고,

제5도의 종래의 아날로그 셔터의 타이밍 제너레이터의 제어신호에 따른 제어상태를 나타낸 표이다.

고체촬상소자는 감광부와 수광부로 구성되어 있는데, 감광부의 1화소(Photo Diode 1개)에 일정한 광량의 빛이 입사할 경우 축적되어지는 신호는 제1도에 도시된 바와 같이 선형적량이 된다.

축적신호는 시간에 따라 직선적으로 증가 되는데, 1필드(Field)의 축적 기본 시간이 1/60초이므로, 최대 1/60초의 축적광량(C60)에 도달하게 된다.

1/60초인 경우 포토 다이오드 아래 전하 축적부에는 최대 축적광량(C60)에 해당하는 전하가 축적되지만, 전자셔터를 t1시간에 설정할 경우에 ts = (1/60-t1)의 시간 즉, 제1도의 ts시간 동안 축적되어진 전하(CS1)는 불필요하게 된다.

여기서 전하량(CS1)만큼 축적된 전하를 소거시키면, 포토 다이오드 아래 전하 출력부에는 1/60초 까지의 시간(t1) 만큼에 해당하는 축적시간(Ct1)량의 전하신호가 축적되게 된다.

이것은 전하신호의 전송이 1/60초 마다 한번씩 일어나게 함으로써 계속 입사되는 빛은 같은 경사로 전하를 축적시키는 원리를 이용한 것이다.

실제로 소거시간(CS1) 동안에 소거 펄스를 띄우고, 축적된 전하를 소거하는 개념을 제2도에 도시하였다.

제2도의 (a)는 1/60초시의 모드를 나타낸 것으로서 셔터스피드 1/60초의 타이밍도이다.

포토 다이오드(Photo Diode)에 1/60초 동안 축적되어진 신호전하는 다음의 블랭킹(Blanking) 기간 동안에 1/60초 마다 한번씩 발생하는 리드 아웃(Read Out)신호가 가해짐에 따라서 15.7Khz 마다 한칸씩 전송되는 수직 고체촬상소자 시프트 레지스터로 이동되고, 이 신호는 차례차례로 이동하여 최종단에 위치한 수평 고체촬상소자 시프트 레지스터로 순차이동한다.

수평 고체촬상소자 시프트 레지스터에 순차이동된 영상신호전하는 고속의 클럭에 의해 외부로 출력되어진다.

제2도의 (b)는 1/N초의 고속셔터 스피드 모드로 동작할 때의 타이밍도인데, 펄스(P1)과 펄스(P3)의 시간이 약 1/N 초가 되도록 여타시간(1/60-1/N)초 동안에는 불필요 전하를 소거시키기 위해 전하소거신호를 공급한다.

기타의 동작은 상기 제2도의 (a)에서와 동일하다.

이상에서 서술한 고체촬상소자의 셔터 원리를 이용하여 전기 셔터 알고리즘이 가능하게 된다.

전기 셔터 알고즘은 고체촬상소자의 수광부인 포토 다이오드에 축적되는 전하량을 제어하는 행위로 간단하게 실현 가능하며, 고체촬상소자를 사용하는 카메라에서는 필수기술이다.

축적되는 전하량을 제어하여 일반카메라와 같이 셔터 스피드 기능을 얻는 기술은 조리개가 없는 간단한 카메라 시스템을 가능하게 한다.

물리적인 조리개가 있는 시스템에서는 입사광량을 조리개로 조절하므로 상기한 알고리즘은 순수하게 셔터 스피드 기능을 제어하지만, 물리적인 조리개가 없는 시스템에서는 입사광량의 분포가 시시각각 환경마다 달라질 가능성에 노출되어 있으므로 고체촬상소자의 출력이 포화된 출력으로 될 가능성이 있게 된다.

이때, 전하소거 펄스를 적절하게 이용하면, 물리적 조리개 구조물이 없이도 일정한 광량의 영상신호를 얻을 수가 있다.

제3도는 종래의 기술에 의해 구성된 아날로그 고체촬상소자 카메라의 오토 셔터 스피드 제어장치를 도시하였다.

제3도에 도시되어 있듯이, 종래의 오토 셔터 스피드 제어장치의 구성은, 렌즈(1)로 부터 입사되어진 광원을 2차원 구조의 수광부를 통해 전기적인 영상신호로 바꾸어주는 고체촬상소자(2)와;

상기 고체촬상소자(2)의 출력신호에서 패턴 노이즈를 제거하여 순수한 영상을 얻기 위해 데이타 레벨과 프리차지(Pricharge) 레벨의 신호를 다단으로 셈플링 및 호울딩을 수행하는 샘플 앤드 호울드기(33, 34, 37, 38)와;

상기 샘플 앤드 호울드기(33, 34, 37, 38)로부터 출력되는 신호를 최종적으로 신호 성분만을 뽑아낸 후에 자동으로 제어하는 게인 비교 증폭기(35)와;

상기 게인 비교 증폭기(35)로부터 출력되는 영상신호의 직류레벨을 고체촬상소자의 광학적 블랙 레벨(Optical Black Level)로 바로 잡아주는 클림핑회로(10)와;

모니터의 발광 특성을 보정하여 선형성을 유지시키기 위하여 카메라에서 지수적 보정을 수행하는 감마회로(11)와;

상기 감마회로(11)의 보정 전후의 직류레벨의 변동을 바로 잡아주는 클림핑회로(12)와;

상기 클림핑회로(12)로부터 출력되는 신호를 입력받아 화잇(White) 레벨을 제어하는 화잇 클림핑회로(13)와;

상기 화잇 클림핑회로(13)를 거친 후의 신호를 적절한 블랙 레벨을 갖는 신호로 만들기 위한 셋업회로(14)와;

상기 샘플 앤드 호울드기(33, 34, 37, 38)를 통과한 신호를 게인값을 걸지 않고, 순수하게 뽑아내는 앰프(16)와;

상기 앰프(16)의 출력을 적분하는 적분기(17)와; 상기 적분기(17)의 출력을 저역통과시키는 저역통과기(18)와;

상기 저역통과기(18)의 출력을 기준 레퍼런스 전압과 비교하여 그 결과에 따라 각각의 셔터 스피드 제어신호(EE1, EE2)를 만드는 비교기(19)와;

상기 비교기(19)의 출력을 입력받아 카메라에 필요한 일체의 타이밍 신호를 만들어서 공급하기 위한 타이밍 제너레이터(20)와; 상기 타이밍 제너레이터(20)와 상기 셋업회로(14)의 동기신호를 합성하기 위한 합성회로(15)로 이루어진다.

상기 구성에 의한 종래의 오토 셔터 스피드 제어장치 동작은 다음과 같다.

먼저 사용자에 의해 전원이 인가되면, 앰프(16)를 거쳐 비교기(19)에서 만들어진 2비트(bit)의 제어신호(EE1, EE2)는 카메라 전체에 팔요한 구동신호를 만드는 타이밍 제너레이터(20)에 공급되다.

2비트 제어신호(EE1, EE2)는 제4도의 표와 같은 제어상태를 만든다.

이 제어상태에 의해 타이밍 제너레이터(20)는 전하소거 펄스의 주기 수를 제어하게 되고, 이 신호는 고체촬상소자의 축적부에 축적되는 광량을 항상 일정하게 유지시키게 된다.

제4도의 표와 같은 제어상태는 타이밍 제너레이터(20) 내부에 있는 제어로직의 업/다운(Up/Down) 제어기를 제어하여 자동으로 항상 적절한 레벨의 광량 입력 변환을 수행하는 피드백 제어 회로를 형성하게 된다.

제5도에는 오토 셔터 스피드 제어장치의 동작 결과와 제어신호(EE1, EE2) 생성모드를 나타내었다.

임의의 시상수를 갖는 적분기(17)를 지나 저역 통과기(18)에서 저역통과된 신호는 특정의 펄스형태의 레벨로 나타나게 되는데, 이 주기는 저역통과기(18)전의 적분기(17)의 타임상수와 관계가 있다.

또한 제5도에는 1필드의 시상수를 갖는 적분기(17)의 동작 형태를 보여주고 있다.

하이 레벨 스레시홀드(Hight Level Threshhold)와 로우 레벨 스레시홀드(Low Level Threshhold) 사이에 신호가 존재하면 적절한 셔터 스피드가 선택되어 있는 상태이므로 현재의 셔터 스피드 모드를 유지한다.

신호가 하이 레벨 스레시홀드 위에 있으면 현재의 셔터 스피드가 적절하지 못하여 광량에 의한 축적전하가 오버(Over)되고 있는 상태이므로, 타이밍 제너레이터(20)에서는 적정광량의 입력이 입사되는 것처럼 하기 위해 셔터 스피드를 올려 적정위치에 도달하도록 반복적 작업을 수행한다.

신호가 로우 레벨 스레시홀드 밑에 있으면 현재의 셔터 스피드가 빨라 적절한 광량신호가 유지되지 않으므로, 셔터 스피드를 더욱 낯추어 적정위치에 도달하도록 반복적 작업을 수행한다.

상기한 종래의 오토 셔터 스피드 제어장치는 신호처리 부분이 아날로그인 경우에 아날로그 신호출력을 적분하고, 이를 저역통과를 시켜 직류신호로 만든후에, 이 신호를 기준전압과 비교하여 2비트의 제어신호(EE1, EE2)를 만든후, 이 두 제어신호(EE1, EE2)를 전하소거펄스 제너레이션 파트에 인가하여 펄스의 수와 주기를 제어함으로써 광량을 제어하였다.

그러나, 종래의 오토 셔터 스피드 제어장치를 구성하기 위해서는 많은 외부 부품이 필요하고, 타이밍 제너레이터의 내부 하드웨어의 크기가 증가되며, 향후의 디지탈 신호 처리를 수행하는 카메라의 보급시에는 적용이 어려운 단점이 있다.

그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로 디지탈 신호처리를 수행하는 카메라에 적용가능하며, 외부 부품이 대폭적으로 감소되고, 편리한 제어기능을 갖춘 디지탈 자동 셔터 스피드 제어 장치를 제공하고자 하는데 있다.

상기 목적을 달성하고자 하는 이 발명의 구성은, 렌즈로부터 입사되어진 광원을 2차원 구조로 수광부를 통해 전기적 영상신호로 바꾸어주는 고체촬상소자와;

상기 고체촬상소자의 출력신호에서 패턴 노이즈를 제어하여 순수한 영상을 얻기 위해 테이타 레벨과 프리차지 레벨의 신호를 다단으로 샘플링 및 호울딩을 수행한 후, 최종적으로 신호 성분만을 뽑아낸 후에 자동으로 게인을 제어하는 샘플 앤드 게인 비교 증폭기와;

상기 샘플 엔드 게인 증폭기로부터 출력되는 아날로그 신호를 디지탈 신호로 변환하기 위한 아날로그 디지탈 컨버터와;

상기 아날로그 디지탈 컨버터로부터 출력되는 디지탈 신호를 디지탈 신호처리하여 비디오 신호를 만들기 위한 디지탈 신호 처리기와;

상기 디지탈 신호처리기에서 출력되는 신호를 입력받아 그에 따른 적절한 제어신호를 출력하기 위한 마이크로 컴퓨터와;

상기 마이크로 컴퓨터의 제어신호를 입력 받아 시스템의 동작에 필요한 각종 타이밍 신호를 공급하기 위한 타이밍 제너레이터와;

상기 타이밍 제너레이터의 타이밍 신호를 입력받아 고체촬상소자를 구동하는 구동신호를 출력하기 위한 수직 드라이버와;

상기 타이밍 제너레이터와 상기 디지탈 신호 처리기의 동기신호를 합성하기 위한 가산기로 이루어진다.

상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.

제6도는 이 발명의 실시예에 따른 자동 셔터 스피드 제어 장치의 블럭 구성도이고,

제7도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치에 사용되는 고체촬상소자 이미지 센서의 영역 활당 및 영역의 확대도이고,

제8도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치에 사용되는 고체촬상소자 이미지 센서의 영역 활당 및 메모리 영역의 배치도이고,

제9도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치에 적용되는 고체촬상소자 픽셀 데이타의 적분 알고리즘을 나타낸 블럭도이고,

제10도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 마이크로 컴퓨터의 비교판단 결과를 나타내는 상태도이고,

제11도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 16비트 시리얼 데이타의 전송을 나타낸 전송도이고,

제12도는 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 셔터 펄스 제어 로직의 알고리즘을 나타낸 블록도이고,

제6도에 도시되어 있듯이, 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어 장치의 구성은,

렌즈(1)에 연결된 고체촬상소자(2)와;

상기 고체촬상소자(2)에 연결되어 있는 클림핑회로(31)와; 상기 클림핑회로(31)의 출력에 차례로 연결되어 있는 샘플 앤드 호울드기(32, 33, 34)와;

상기 고체촬상소자(2)의 출력에 상기 클림핑회로(31)와 병렬로 연결되어 있는 클림핑회로(31)와;

상기 클림핑회로(36)의 출력에 차례로 연결되어 있는 샘플 앤드 호울드기(37, 38)와;

상기 샘플 앤드 호울드기(34, 38)에 연결되어 있는 게인 비교 증폭기(35)와;

상기 게인 비교 증폭기(35)에 연결되어 있는 10비트 아날로그 디지탈 컨버터(4)와;

상기 아날로그 디지탈 컨버터(4)의 출력에 연결되어 있는 디지탈 신호 처리기(5)와;

상기 디지탈 신호 처리기(5)의 두 출력을 입력받는 가산기(6)와;

상기 디지탈 신호 처리기(5)와 입출력이 가능한 구조로 연결되어 있는 마이크로 컴퓨터(7)와;

상기 마이크로 컴퓨터(7)의 제어신호를 입력 받고, 샘플 앤드 호울드기(32, 33, 34, 37,38)와, 수직 드라이버(9)와, 클림핑회로(31, 36)와, 아날로그 디지탈 컨버터(4)와, 디지탈 신호 처리기(5) 등에 각종 타이밍 신호를 출력하는 타이밍 제너레이터(8)와;

상기 타이밍 제너레이터(6)의 타이밍 신호 두 개를 입력받아 고체촬상소자(2)로 구동신호를 출력하는 수직 드라이버(9)와;

상기 타이밍 제너레이터(6)와 상기 디지탈 신호 처리기(5)의 두 개의 동기신호를 입력받아 합성하는 가산기(6)로 이루어진다.

상기한 디지탈 신호 처리기(5)는 디지탈 /아날로그 컨버터가 들어 있어 휘도신호 및 칼라신호를 아날로그 신호로 만들어주는 것을 특징으로 한다.

상기 구성에 의한 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어장치의 작용을 상세히 설명하면 다음과 같다.

먼저 사용자에 의해 전원이 인가되면 이 발명의 실시예에 따른 디지탈 자동 셔터 스피드 제어장치의 동작이 시작된다.

동작이 시작되면, 렌즈(1)로부터 입사되어진 광원은 광전변환소자인 고체촬상소자(2)에 의해서 전기적 영상신호로 바뀌어진다.

전기적 영상신호는 샘플 앤드 게인 비교 증폭기(3)에서 고체촬상소자(2)의 출력특성인 패턴노이즈 제거 및 이득이 제거된 후에 적장 수준의 픽셀 신호의 연속적인 신호로써 출력된다.

이 연속적 신호는 샘플 앤드 호울드기(32, 33, 34, 37, 38)에서 이미 정형화 되어 있어 아날로그 디지탈 컨버터(4)에서 손쉽게 디지탈 데이타 싱호로 변환된다.

변환된 디지탈 데이타 신호는 디지탈 신호 처리기(5)에서 디지탈 신호 처리가 된다.

디지탈 신호처리 과정에서 획득한 적분 휘도신호 데이타를 이용하여 마이크로 컴퓨터(7)는 미리 입력하여둔 2개의 스레시홀드 값과 비교하여 셔터 속도의 증가 감소를 결정한다.

다음, 마이크로 컴퓨터(7)는 안정화된 영상신호의 광량 조절을 위해, 미리 계산되어져 고유 어드레스를 갖는 롬에 내장된 전하소거기간 지정 데이타를 타이밍 제너레이터(8)에 시리얼 모드로 입력케 한다.

타이밍 제너레이터(8)의 실제 타이밍을 생성하는 로직 부분에서는 이 데이타를 근거로 하여 전하소거 펄스의 수와 주기를 선택, 생성시켜 고체촬상소자(2)에 축적되는 광량을 조절함으로써 셔터 스피드 기능 및 물리적 조리개 대용의 전자 조리개 기능을 수행한다.

이하, 상기 과정의 디지탈 처리기(5)와 마이크로 컴퓨터(7)와, 타이밍 제너레이터의 동작을 보다 상세히 설명하기로한다.

제7도에 도시되어 있듯이, 고체촬상소자(2)는 디스크릿(Discrete)한 배치를 갖는 포토 다이오드 픽셀들에 의해서 광전변환을 수행한다.

일반적으로 칼라신호 처리용 고체촬상소자에는 포토 다이오드 픽셀 상층부에 특정한 칼라를 투과시키는 칼라필터를 씌우고 있고 흑백 신호처리용에는 필터가 존재하지 않는다.

또한, 고체촬상소자의 출력을 읽어내는 방식에는 인터레이스(interace) 방식과 넌인터레이스(Noninterace) 방식이 있는데, 본 발명은 모든 시스템에 적용이 가능하며, 여기서는 칼라 인테레이스 방식일 경우에 관하여 설명한다.

디스크릿하게 배치된 포토 다이오드 픽셀에는 각기 칼라신호의 밀도(Intencity)에 해당하는 전하가 축적되는데 본 발명을 구현하기 위해서는 각 픽셀들의 칼라성분이 아닌 휘도성분만이 필요하게 된다.

일반적으로 디지탈 방식의 신호처리에서는 고체촬상소자(2)의 영역을 제7도에 도시된 바와 같이 64개나 그 이상의 영역으로 나누어 처리하고 있다.

본 발명에서는 64개의 영역분할을 주로 설명하였으나 시스템 구성에 유연성이 있으므로 확장이 가능하다.

픽셀의 데이타는 순차적으로 읽혀져서 디지탈 변환되므로 제7도와 같이 특정영역에서는 n*m개의 픽셀이 소속되게 된다.

n*m개의 영역은 고체촬상소자의 화소수에 관계가 있게 된다.

그런데 일반적으로 비슷한 이웃한 픽셀 사이의 영상의 휘도는 급격한 변화를 갖지 않으므로 특정 주기로 샘플링을 한 데이타는 3배나 4배의 데이타량과 그 특성이 같게 된다.

이는 연산량을 감소시키기 위해 특정 주기의 휘도신호 데이타 만을 산택하는 것을 의미한다.

따라서 특정하게 선택된 데이타 만을 선택하여 영역 안에서 적분을 하게 되면, 각 고유 영역의 휘도의 적분치가 구해진다.

만일 고체촬상소자(2)의 픽셀 데이타를 디지탈 데이타로 변환하여 적분한 후, 각 고유 영역에 해당하는 메모리에 입력시키는 것을 나타내면 제8도와 같다.

제8도는 고체촬상소자(2)의 각 고유영역의 맵(Map)과 메모리의 맵이 일치하는 것을 전제로 한다.

제9도에는 고체촬상소자 픽셀 데이타의 적분 알고리즘을 블록도로서 나타내었다.

제9도에 도시되어 있듯이, 순차적으로 입력된 고체촬상소자(2)의 픽셀신호는 아날로그 디지탈 컨버터(4)에서 디지탈 데이타화 된다.

이 디지탈 데이타는 10비트나 8비트 이상의 영상 데이타이므로 전체를 전부 적분하기에는 하드웨어 구성에 무리가 따른다.

여기에서 영상데이타의 낮은 하위 비트의 변화는 무시가 가능한 것에 착안 상위 6비트 만을 채택하는 데이타 처리를 수행한다.

처리된 6비트 데이타는 애더(Adder)에서 영역의 변환이 있기 전까지 수평적으로 더하여진다.

더해진 데이타의 영역이 끝나면 16비트 레지스터에 공급되어 안정화 된후 16비트 메모리의 0번째 영역에 저장된다.

데이타는 순차적으로 입력되므로 16비트 애더는 제2영역의 데이타를 수평적으로 순차 합산하고, 0영역에서 수행되던 데이타와 마찬가지로 제1영역의 메모리에 저장된다.

이 동작은 8영역까지 8번째 메모리에 저장된다.

영상신호는 다시 다음 주기의 수평작인 데이타를 반복하여 처리한다.

영역이 바뀌어질때마다 각 영역의 메모리에 저장되어 있던 데이타가 16비트 레지스터에 다시 재 인가되고, 이 값은 16비트 애더의 한쪽 입력으로 들어가게 되어 다음 라인의 영역 데이타와 계속해서 합성된다.

수평 주기의 메모리 어드레스 및 16비트 레지스터 래칭 타임 제어는 픽셀 드라이빙 클럭에 의해 연산되는 수평 카운터의 출력을 메모리 제어 로직에서 받아 제어신호를 만들어 수행한다.

제7도에서와 같이 영역 0에서 7까지의 연산이 끝나면 수직 카운터의 연산에 의해서 메모리의 연산 할당을 어드레스 8∼15로 이동하게 되고, 전술한 동작을 반복하여 연산을 수행한다.

0에서 63개의 영역 즉, 총 64개의 영역의 데이타가 1필드 기간(16.7msec)에 완료하면 16비트 메모리에 저장된 데이타는 마이크로 컴퓨터(7)로 읽혀지게 된다.

결론적으로 포토 다이오드의 출력은 디스크릿한 배열을 갖고 있으므로, 고체촬상소자의 픽셀 단위 출력은 특정영역으로 나누어져 취급될 수 있고, 비디오 신호는 선형적인 연속성을 갖고 있으므로 고체촬상소자의 디스크릿한 특성을 이용하여 0∼63개의 64개 영역으로 나누어 라인별 스캐닝을 이용하여, 64개 영역의 데이타를 나누어 적분치를 구할 수 있으며, 이 적분값을 마이크로 컴퓨터(7)에 공급하게 된다.

고체촬상소자 64개 분할영역의 지정은 수평 픽셀 드라이빙 신호와 같은 주파수의 클럭신호를 카운팅하는 수평 카운터와 1개의 영역이 끝날때마다 1번씩 중가하는 수직 카운터에 위해서 수행된다.

따라서 마이크로 컴퓨터(7)에는 제8도에서 보인 것과 같은 데이타가 공급된다.

마이크로 컴퓨터(7)는 64개 메모리 영역에 저장된 데이타들을 다음 주기의 수직 블랭킹(Vertical Blanking) 즉, 영상신호가 없는 기간 동안에 읽어 들여 필요한 연산처리를 수행하게 된다.

먼저 마이크로 컴퓨터(7)에서는 메모리의 0에서 63까지의 데이타를 연산한 누적치()를 생성시킨다.

이를 수식으로 표현하면 다음과 같다.

N: 1개 영역의 데이타수

Di: 1개 영역의 픽셀 고유값

누적치()가 완성되면 마이크로 컴퓨터(7)는 롬(ROM)에 저장된 로우 스레시홀드() 값과 하이 스레시홀드() 값을 가지고 하기한 알고리즘을 수행한다.

START

상기한 연산의 상태를 제10도에 나타내었다.

제10도에 도시한 바와 같이 근본적인 기본구성은 아날로그 방식과 같으나 연산처리를 디지탈로 수행하며, 이에 대한 기본 알고리즘이 연산값에 의해 비교 판단된다는 것이 큰 차이점이다.

마이크로 컴퓨터(7)는 이 최종 연산치를 갖고서 셔터 스피드 값을 증가 시킬것인지, 감소시킬 것인지를 결정한다.

이 값이 결정되면, 내부의 롬에 저장하여 놓은 셔터 디스에이블(Disable) 기간에 해당하는 롬 데이타를 타이밍 제너레이터(8)로 전송하게 된다.

전송 방식은 시리얼 모드(Serial)로서 4비트의 패리오드 실렉션 밸류(Periode Slection Value)와 12비트의 디스에이블 타이밍 밸류 데이타(Dissable Timing Vaule Date)를 전송한다.

이에 대한 기본적인 개념을 제11도에 도시하였다.

마이크로 컴퓨터(7)로부터 출력된 16비트의 데이타 신호는 타이밍 제너레이터(8)에 입력되어진다.

제12도는 타이밍 제너레이터(8) 내부에 설계되어질 하드웨어의 간략한 블루다이어그램이다.

제12도에 도시되어 있듯이, 16비트의 데이타는 16비트 시리얼 투 패러렐 시프트 레지스터(Serial To Parallel Shift Resister)(82)에서 병렬 16비트 신호로 바뀌어, 디스에이블 타이밍 데이타(D0∼D11)는 12비트 비교기(85)에 입력된다.

또한 셔터 펄스 페리오드 실렉션 데이타(SC3∼SC0)는 고속 셔터 스피드쪽으로 이동해가면서 펄스의 폭이 변경되어야 하기 때문에 이를 제어하기 위한 필드 모드 실렉터(81)에 입력되어 4비트의 제어신호를 만든다.

4비트의 제어신호의 디코딩은 제13도의 표에 도시되어 있다.

제13도에 도시되어 있듯이, 셔터 펄스 패리오드 실렉션 데이타(SC3∼SC0)의 상태값은 마이크로 컴퓨터(7)에서 디스에이블 타이밍의 특정 영역별로 나누어 놓은 값으로 수행하게 된다.

12비트 카운터(84)는 1필드마다 반복되는 카운터로서 1/8H 클락신호 즉, 8FHCLK로 구동된다.

엔티에스씨(NTSC TV MODE) 방식에서는 2104, 팔(PAL TV MODE)방식에서는 2504의 분주수를 갖게 된다.

고체촬상소자(2)의 출력은 이븐(EVEN)시와 아드(ODD)시에 리드 아웃 펄스(READ OUT PULSE)가 1H간 차이가 나므로, 일반적으로 이븐과 아드 타이밍시에 2104, 2504의 카운팅을 하게 되면 고속의 셔터 스피드 모드시에는 필드간 떨림 현상이 발생한다.

따라서 셔터 카운터인 12비트 카운터(84)는 프리 셋 밸류(pre Set Value)를 주어 아드 필드에서는 1H기간 보상하게 된다.

12비트 카운터(81)는 카운팅을 진행하게 되고, 매 필드마다 리셋된다.

12비트 카운터(81)의 출력값이 12비트 비교기(85) 값과 같게 나타나면, 하이상태의 펄스가 뜨게 된다.

이 신호는 신호 선택 및 합성기(83)에 입력되어 소거 펄스 인에이블 기간을 지정하게 된다.

또한 12비트 카운터(84)의 출력은 디코더(86)에 입력되어 소거 펄스 인에이블 기간 내에서 펄스의 주기를 변환하는 제어신호를 공급하게 된다.

신호 선택 및 합성기(83)에서는 전술한 필드 모드 실렉터(81) 출력신호들과 셔터 펄스 인에이블 신호(XSUB), 8FHCLK(1/8HCLK, 1H = 63.5μsec), 4FHCLK(1/4HCLK, 2FHCLK(1/2HCLK), FHCLK(1HCLK)신호들을 받아 합성하여 전하소거펄스(XSUB)를 만든다.

이상의 구조에 의하면 실제 셔터 발생부의 로직 사이즈는 순수 하드웨어 구성시의 1/5으로 줄어들게 되고, 간단한 동작 알고리즘을 구현할 수 있게 되었다.

상기한 본 발명의 특징은 하드웨어 구성시에는 일정하게 디코딩한 스텝으로만 광량의 제어가 가능하였으나 소프트웨어를 이용한 처리 방법에 의해 1/60초 사이에서 임의적으로 조절이 가능하며, 각 필드 스텝 간의 셔터 펄스 제어 간격도 유동성을 갖게 되는 것이다.

제6도에 제시한 본 발명의 일실시예는 적용가능한 한 예로서 임의의 변경이 가능하다.

본 발명은 빛에 의해 발생하는 영상을 전기적으로 변환하기 위해 2차원 고체촬상소자를 사용하는 디지탈 카메라 시스템에서, 디지탈 신호처리 과정에서 획득한 적분 휘도신호 데이타를 이용하여 마이크로 컴퓨터에 미리 입력하여둔 2개의 스레소울드 값과 비교하여 셔터 속도의 증가 감소를 결정하고, 안정화된 영상신호의 광량 조절을 위해 미리 계산되어져 고유 어드레스를 갖고 롬에 내장된 전하소거기간 지정 데이타를 타이밍 제너레이터에 시리얼 모드로 입력케 하고, 실제 타이밍을 생성하는 로직 부분에서는 이 데이타를 근거로 하여 전하소거 펄스의 수와 주기를 선택, 생성시켜 고체촬상소자에 축적되는 광량을 조절함으로써 셔터 스피드 기능 및 물라적 조리개 대용의 전자 조리개 기능을 수행하게 하는 장치로서, 상기한 메카니즘은 반복적으로 수행되어 항상 일정한 광량의 영상이 입사한 것과 같은 전기적 영상신호를 얻게 되어 이로써 물리적 조리개 구조를 생략한 디지탈 카메라를 설계할 수 있고, 종래의 타이밍 집적회로에서 자동으로 셔터속도를 제어하기 위해 사용하였던 많은 하드웨어를 절감할 수 있다.

이상에서와 같이 이 발명의 실시예에서 외부 부픔이 대폭적으로 감소되고, 편리한 제어를 할 수 있는 효과를 가진 디지탈 자동 셔터 스피드 제어 장치를 제공할 수 있다.

Claims

렌즈로 부터 입사되어진 광원을 2차원 구조의 수광부를 통해 전기적 영상신호로 바꾸어주는 고체촬상소자와; 상기 고체촬상소자의 출력신호에서 패턴 노이즈를 제거하여 순수한 영상을 얻기 위해 데이타 레벨과 프리차지 레벨의 신호를 다단으로 샘플링 및 호울딩을 수행한 후, 최종적으로 신호 성분만을 뽑아낸 후에 자동으로 게인을 제어하는 샘플 앤드 게인 비교 증폭기와; 상기 샘플 앤드 게인 비교 증폭기로부터 출력되는 아날로그 신호를 디지탈 신호로 변환하기 위한 아날로그 디지탈 컨버터와; 상기 아날로그 디지탈 컨버터로부터 출력되는 디지탈 신호를 디지탈 신호처리하여 비디오 신호를 만들기 위한 디지탈 신호 처리기와; 상기 디지탈 신호처리기에서 출력되는 신호를 입력받아 미리 입력해둔 2개의 스레시홀드값과 비교하여 셔터 속도를 결정하고, 영상신호의 광량 조절을 위해 미리 계산되어져 고유 어드레스를 갖고 롬에 저장된 전하소거기간 지정 데이타를 출력하기 위한 마이크로 컴퓨터와; 상기 마이크로 컴퓨터로부터 16비트의 데이타를 병렬 신호로 바꾸어, 디스에이블 타이밍 데이타를 출력하기 위한 16비트 시리얼 투 패러렐 시프트 레지스터와,상기 16비트 시리얼 투 패러렐 시프트 레지스터의 병렬 신호인 셔터 펄스 패리오드 실렉션 데이타를 입력받아 고속 셔터 스피드쪽으로 이동해가면서 펄스의 폭을 변경하기 위한 필드 모드 선택기와, 상기 16비트 시리얼 투 패러렐 시프트 레지스터의 병렬 신호를 입력받아 비교하여 그 결과에 따라 하이신호와 로우신호를 출력하기 위한 12비트 비교기와, 상기 12비트 비교기에 카운팅 후 매 12비트 마다 카운팅 신호를 출력하기 위한 12비트 카운터와, 상기 12비트 카운터의 신호를 디코딩하기 위한 디코더(86)와, 상기 디코더와, 12비트 비교기와, 필드 모드 실렉터의 신호를 입력받아, 입력받은 신호들을 합성하여 전하소거펄스를 만들기 위한 신호 선택 및 합성기로 이루어져, 시스템에 필요한 전하소거 펄스를 타이밍 신호로서 공급하기 위한 타이밍 제너레이터와; 상기 타이밍 제너레이터의 타이밍 신호를 입력받아 고체촬상소자를 구동하는 구동신호를 출력하기 위한 수직 드라이버와; 상기 타이밍 제너레이터와 상기 디지탈 신호 처리기의 동기신호를 가산하기 위한 가산기로 디지탈 자동 셔터 스피드 제어 장치로 구성되어 짐을 특징으로 하는 디지탈 자동 셔터 스피드 제어 장치.
제1항에 있어서, 상기한 마이크로 컴퓨터는 내부에 롬이나 여타의 내장된 메모리를 사용하지 않고, 외부의 롬이나 여타 메모리의 어드레스 데이타 만을 출력하고, 출력된 어드레스를 외부의 롬이나 여타의 메모리에 공급하여, 내장된 데이타를 출력하는 것을 특징으로 하는 디지탈 자동 셔터 스피드 제어 장치.
제1항에 있어서, 상기한 마이크로 컴퓨터는 롬에 저장된 로우 스레시홀드 값과 하이 스레시홀드 값을 가지고 하기한 알고리즘을 수행하는 것을 특징으로 하는 디지탈 자동 셔터 스피드 제어 장치.
제1항에 있어서, 상기한 디지탈 신호 처리기는 고체촬상소자의 픽셀 단위 출력을 특정영역으로 나누어, 고체촬상소자의 디스크릿한 특성을 이용하여 0∼63개의 64개 영역으로 나누어 라인별 스캐닝을 이용하여, 64개 영역의 데이타를 나누어 적분치를 구하는 것을 특징으로 하는 디지탈 자동 셔터 스피드 제어 장치.
제1항 또는 제4항에 있어서, 상기한 디지탈 신호 처리기는 디지탈 /아날로그 컨버터가 들어 있어 휘도신호 및 칼라신호를 아날로그 신호로 만들어주는 것을 특징으로 하는 디지탈 자동 셔터 스피드 제어 장치.