KR0168943B1 - Automatic initializing apparatus of limited common memory type atm switch - Google Patents
Automatic initializing apparatus of limited common memory type atm switch Download PDFInfo
- Publication number
- KR0168943B1 KR0168943B1 KR1019950039427A KR19950039427A KR0168943B1 KR 0168943 B1 KR0168943 B1 KR 0168943B1 KR 1019950039427 A KR1019950039427 A KR 1019950039427A KR 19950039427 A KR19950039427 A KR 19950039427A KR 0168943 B1 KR0168943 B1 KR 0168943B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- initialization
- common memory
- address
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/557—Error correction, e.g. fault recovery or fault tolerance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM 스위치 내부의 셀을 저장하는 공통 메모리, 공통 메모리의 번지를 저장하는 FIFO, 공통 메모리의 번지를 발생시키는 휴지 번지부 등에서 에러가 발생하여 셀의 손실이 증가하거나 전체적인 스위치의 성능이 저하될 때, 스위치 제어기에서 자체적으로 장애 상태를 감시하여 초기화를 자동적으로 실현할 수 있는 장치를 제공하는데 그 목적이 있다.According to the present invention, an error occurs in a common memory for storing a cell inside an ATM switch, a FIFO for storing a common memory address, and an idle address for generating a common memory address, resulting in an increase in cell loss or deterioration of the overall switch performance. It is an object of the present invention to provide a device capable of automatically realizing an initialization by monitoring a failure state by itself in a switch controller.
상기의 목적을 달성하기 위하여 본 발명은 FIFO 읽기 제어부(21), 휴지 어드레스에러 검증부(22), 스위치 에러 경보 발생부(23), FIFO 엠프티 경보 발생부(24), 자동 초기화 선택부(25)를 구비하며, 제한적 공통 메모리형 스위치의 초기화 조건을 선택할 수 있어 스위치 내부의 셀을 저장하는 공통 메모리, 공통 메모리의 번지를 저장하는 FIFO, 공통 메모리의 번지를 발생시키는 휴지 번지부 등에서 에러가 발생하여 스위치 내부에서 셀의 손실이 증가하거나 전체적인 스위치의 성능이 저하될 때, 스위치 제어기에서 자체적으로 장애 상태를 감시하여 초기화를 자동적으로 실현하며, 또한 스위치 제어계의 경보가 발생하지 않아도 유휴(IDLE) 셀이 계속 입력되어 스위치 내부의 버퍼가 비어 있는 경우에도 자동적으로 초기화를 수행하는 특유의 효과가 있다.In order to achieve the above object, the present invention provides a FIFO read control unit 21, an idle address error verification unit 22, a switch error alarm generation unit 23, a FIFO empty alarm generation unit 24, an automatic initialization selection unit ( 25), it is possible to select the initialization condition of the limited common memory type switch, so that there is an error in the common memory for storing the cells inside the switch, the FIFO for storing the address of the common memory, and the idle address for generating the address of the common memory. In the event of an increase in cell loss within the switch or deterioration of the overall switch performance, the switch controller monitors the fault condition by itself and automatically initiates initialization, and is idle even without an alarm in the switch control system. Even if the cell is continuously input and the buffer inside the switch is empty, there is a unique effect of automatically initializing.
Description
제1도는 종래의 제한적 공통 메모리형 스위치의 초기화 장치의 고성 블록도.1 is a block diagram of a conventional initialization device of a limited common memory type switch.
제2도는 본 발명에 따른 제한적 공통 메모리형 비동기 전달 모드 스위치의 자동 초기화 장치의 일 실시 예 구성 블록도.Figure 2 is a block diagram of an embodiment of an automatic initialization of a limited common memory type asynchronous transfer mode switch according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 제1 장애 검출부 22 : 제2 장애 검출부21: first failure detection unit 22: second failure detection unit
23 : 초기화 제어부 24 : 선입선출 초기화 제어부23: initialization control unit 24: first-in, first-out initialization control unit
25 : 초기화부25: initialization unit
본 발명은 제한적 공통 메모리형 비동기 전달 모드(Asynchronous Transfer Mode : 이하 ATM이라 함) 스위치의 자동 초기화 장치에 관한 것으로서, 특히 ATM 스위치 내부에서 국부적으로 발생되는 장애를 검출하여, 장애가 발생된 부분을 자동으로 초기화할 수 있는 자동 초기화 장치에 관한 것이다.The present invention relates to an automatic initialization device of a limited common memory type asynchronous transfer mode (hereinafter referred to as ATM) switch, and in particular, to detect a failure occurring locally within an ATM switch and automatically detect a failure portion. An automatic initialization device that can be initialized.
종래의 제한적 공통 메모리를 이용한 ATM 스위치의 구조에서 초기화 때, 공통 메모리의 어드레스를 발생시키는 시간 동안 스위치 서비스를 중단하므로 그 시간 동안 입력되는 NxM(단, N은 공통 메모리의 어드레스 개수이고, M은 MxM으로 표시되는 스위치 규모임.)개의 셀에 대하여 셀 손실을 유발시킬 수 있다.(참고 문헌 : H. Lee, etal A Limitted Shared Output Buffer Switch for ATM, Proc. Of Fourth Int'l Conf. On Data Communication Systems and their Performance, Barcelona, Spain, June 1990)In the conventional ATM switch structure using a limited common memory, the switch service is interrupted during the time for generating the address of the common memory, so that NxM input during the time (where N is the number of addresses of the common memory and M is MxM). (Refer to H. Lee, etal A Limitted Shared Output Buffer Switch for ATM, Proc. Of Fourth Int'l Conf. On Data Communication) Systems and their Performance, Barcelona, Spain, June 1990)
그러나, 기 출원된 국내 특허(국내 특허 출원번호 : 95-16960, 95. 6.22)의 휴지 어드레스 제어부는 초기 상태에 외부 인에이블 신호에 의하여 공통 메모리의 번지를 N비트 카운터를 이용하여 발생시키고, N비트 카운터의 최대 비트 발생 이후에는 외부 인에이블 신호가 초기 상태의 외부 인에이블 신호의 반대 로직을 발생시켜 어드레스 FIFO(First In First Out)에서 출력된 데이터를 휴지 번지부에 입력하여 공통 메모리의 번지를 발생시키므로, 종래의 제한적 공통 메모리 ATM 스위치 구조에서 초기 상태에 발생할 수 있는 NxM개의 입력 셀 손실을 방지할 수 있다.However, the dormant address control unit of a previously applied domestic patent (Domestic Patent Application No .: 95-16960, 95. 6.22) generates an address of a common memory using an N bit counter by an external enable signal in an initial state, and N After the maximum bit of the bit counter, the external enable signal generates the logic opposite to the external enable signal in the initial state, and inputs the data output from the address FIFO (First In First Out) to the pause address to input the address of the common memory. In this case, it is possible to prevent the loss of N × M input cells that may occur in an initial state in the conventional limited common memory ATM switch structure.
제1도는 종래의 제한적 공통 메모리 스위치의 초기화 장치의 블록 구성도로서, 장애정보 저장부(11)와, 프로세서(12)와, 초기호부(13)로 구성된다.FIG. 1 is a block diagram of a conventional initialization device of a limited common memory switch, and includes a failure information storage unit 11, a processor 12, and an initial call unit 13. As shown in FIG.
장애정보 저장부(11)는 스위치 내부에 장애가 발생되면, 이에 대한 장애정보를 저장한다.The failure information storage unit 11 stores a failure information when a failure occurs in the switch.
프로세서(12)는 장애 정보 저장부(11)에 장애 정보가 저장되어 있는지를 검색하여, 장애 정보 저장부(11)에 장애 정가 저장되어 있으면, 스위치 내부에 장애가 발생된 것으로 판단하고, 초기화부(13)를 구동시킨다. 이렇게, 프로세서(12)에 의해 지어된 초기화부(13)는 스위치를 초기화시키게 된다.The processor 12 searches whether the failure information is stored in the failure information storage unit 11, and if the failure information is stored in the failure information storage unit 11, the processor 12 determines that a failure has occurred in the switch, and determines an initialization unit ( 13). In this way, the initialization unit 13 built by the processor 12 initializes the switch.
그러나, 이와 같이 스위치를 초기화시키는 경우에, 프로세서가 초기화부를 제어하여 스위치를 초기화시키는 동안에도 셀의 입/출력이 계속 진행되므로써, 셀의 손실이 증가하게 되어 효율적인 초기화 기능을 수행할 수 없는 문제점이 있었다.However, in the case of initializing the switch as described above, the input / output of the cell continues while the processor controls the initialization unit to initialize the switch, thereby increasing the loss of the cell and thus preventing the efficient initialization function. there was.
한편, 상기 제1도에서 설명되지 않은 다른 기존의 스위치의 초기화 방법으로는, 스위치에 장애가 발생되었음을 경고하여 주기 위하여 스위치 내부에 장착된 발광 다이오드를 구동시켜, 사용자에게 스위치에 장애가 발생되었음을 경고하여 주는 방법이 있는데, 이러한 경우 사용자는 발광다이오드로부터 발생되는 장애 발생 경고 신호를 육안으로 확인한 다음 직접 스위치를 초기화시킨다.On the other hand, as another method of initializing the switch, which is not described in FIG. 1, a light emitting diode mounted inside the switch is driven to warn that the switch has failed, thereby warning the user that the switch has failed. In this case, the user visually checks the failure warning signal generated from the light emitting diode and directly initializes the switch.
그러나, 이와 같이 사용자가 수동적인 방법으로 스위치를 초기화하는 경우에, 사용자가 항상 스위치 시스템을 감시하면서, 장애 발생시 스위치 시스템을 초기화시켜야 하는 상당히 비효율적인 점이 있었다.However, in the case where the user initializes the switch in a manual manner, there is a significant inefficiency in that the user always monitors the switch system and initializes the switch system in the event of a failure.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 제한적 공통 메모리 비동기 전달 모드 스위치를 초기화함에 있어, 스위치 내부에 장애가 발생하여 셀의 손실이 증가하거나, 전체적인 스위치의 성능이 저하될 때, 자체적으로 스위치 내부의 장애 상태를 감시하여 유효 셀의 손실 없이 스위치를 자동으로 초기화시킬 수 있는 비동기 전달 모드 스위치의 자동 초기화 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, when initializing the limited common memory asynchronous transfer mode switch, when a failure occurs inside the switch to increase the loss of the cell, or overall performance of the switch It is an object of the present invention to provide an automatic initialization device of an asynchronous transfer mode switch that can automatically initialize a switch without losing a valid cell by monitoring a fault state inside the switch.
이와 같은 목적을 달성하기 위하여 본 발명은, 선입선출 수단과, 선입선출 읽기 제어수단과, 휴지 어드레스 발생수단을 구비한 제한적 공통 메모리형 비동기 전달 모드 스위치를 초기화하기 위한 장치에 있어서, 상기 선입선출 읽기 제어수단에서 발생되는 장애를 검출하기 위한 제1 장애 검출 수단; 상기 휴지 어드레스 발생 수단에서 발생되는 장애를 검출하기 위한 제2 장애 검출 수단; 상기 선입선출 수단이 비어있는(empty) 상태인지를 검증하여, 검증 결과에 따라 상기 선입선출 수단의 초기화를 제어하기 위한 선입선출 초기화 제어수단; 상기 제1 및 제2 장애 검출 수단에 의해 검출된 검출값을 입력받아, 상기 선입선출 읽기 제어 수단과 상기 휴지 어드레스 발생 수단의 초기화를 제어하기 위한 초기화 제어 수단; 및 상기 선입선출 초기화 제어 수단의 제어에 따라 상기 선입선출 수단을 초기화하고, 상기 초기화 제어 수단의 제어에 따라 상기 선입선출 읽기 제어 수단과 상기 휴지 어드레스 발생 수단을 초기화하기 위한 초기화 수단을 포함한다.In order to achieve the above object, the present invention is a device for initializing a limited common memory type asynchronous transfer mode switch having first-in first-out means, first-in first-out read control means and idle address generating means, wherein the first-in first-out read First failure detecting means for detecting a failure generated in the control means; Second failure detecting means for detecting a failure generated in said idle address generating means; First-in, first-out initialization control means for verifying whether the first-in, first-out means is empty and controlling the initialization of the first-in, first-out means according to the verification result; Initialization control means for receiving the detection values detected by the first and second failure detection means and controlling initialization of the first-in, first-out read control means and the idle address generation means; And initialization means for initializing the first-in, first-out means under the control of the first-in, first-out initialization control means, and initializing the first-in, first-out read control means and the idle address generation means under the control of the initialization control means.
이하, 제2도를 참조하여 본 발명의 바람직한 일 실시 예를 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to FIG.
제2도는 본 발명에 따른 제한적 공통 메모리형 비동기 전달 모드 스위치의 자동 초기화 장치의 구성 블록도로서, 제한적 공통 메모리형 ATM 스위치에 구비된 선입선출(FIFO)부와, 선입선출 읽기 제어부와, 휴지 어드레스 발생부를 자동으로 초기화시키기 위한 것이다.2 is a block diagram of an automatic initialization device of a limited common memory type asynchronous transfer mode switch according to the present invention, and includes a first-in first-out (FIFO) unit, a first-in-first-out read control unit, and an idle address provided in a limited common memory ATM switch. To initialize the generator automatically.
제2도에 도시된 바와 같이, 본 발명의 제한적 공통 메모리형 ATM 스위치의 자동 초기화 장치는, 상기 선입선출 읽기 제어부에서 발생되는 장애를 검출하기 위한 제1 장애 검출부(21)와, 상기 휴지 어드레스 발생부에서 발생되는 장애를 검출하기 위한 제2 장애 검출부(22)와, 상기 제1 및 제2 장애 검출부(21,22)에 의해 검출된 검출값을 입력받아, 상기 선입선출 읽기 제어부와 상기 휴지 어드레스 발생부 의 초기화를 제어하기 위한 초기화 제어부(23)와, 상기 선입선출부가 비어있는(empty) 상태인지를 검증하여, 검증 결과에 따라 상기 선입선출부의 초기화를 제어하기 위한 선입선출 초기화 제어부(24)와, 선입선출 초기화 제어부(24)의 제어에 따라 상기 선입선출부를 초기화하고, 초기화 제어부(23)의 제어에 따라 상기 선입선출 읽기 제어부와 상기 휴지 어드레스 발생부를 초기화하기 위한 초기화부(25)를 구비한다.As shown in FIG. 2, the automatic initialization device of the limited common memory ATM switch of the present invention includes a first failure detection unit 21 for detecting a failure occurring in the first-in first-out read control unit and the idle address generation. A second failure detection unit 22 for detecting a failure occurring in a mobile unit, and a detection value detected by the first and second failure detection units 21 and 22, and receives the first-in first-out read control unit and the idle address. An initialization control unit 23 for controlling the initialization of the generation unit and a first-in, first-out initialization control unit 24 for controlling the initialization of the first-in first-out unit according to a verification result by verifying whether the first-in first-out unit is empty. And the first-in, first-out unit under the control of the first-in, first-out initialization control unit 24, and the first-in, first-out read control unit and the pause address under the control of the initialization control unit 23. Generation provided with the initialization unit 25 for initializing portion.
참고적으로, 상기 선입선출부, 상기 선입선출 읽기 제어부 및 상기 휴지 어드레스 발생부에 관해서는, 본원 출원인에 의한 국내 특허 출원 제 95-16960호(95. 6. 22)에 상세하게 소개되어 있다.For reference, the first-in first-out section, the first-in first-out read control section and the pause address generation section are described in detail in Korean Patent Application No. 95-16960 (95. 22) by the present applicant.
상기한 바와 같은 구조를 본 발명에 따른 제한적 공통 메모리 비동기 전달 모드 스위치의 자동 초기화 장치의 동작을 상세하게 설명하면 다음과 같다.Referring to the structure described above in detail the operation of the automatic initialization device of the limited common memory asynchronous transfer mode switch according to the present invention.
상기 선입선출 읽기 제어부에 장애가 발생되면, 제1 장애 검출부(21)는 이를 검출하여 검출한 장애 검출값을 초기화 제어부(23)로 전달하게 된다. 이어서, 초기화 제어부(23)는 제1 장애 검출부(21)로부터 전달된 장애 검출값을 입력받아, 상기 선입선출 읽기 제어부를 초기화시키기 위하여 초기화부(25)를 제어한다. 이에 따라, 초기화부(25)는 장애가 발생된 상기 선입선출 읽기 제어부를 초기화시키게 되는 것이다.When a failure occurs in the first-in, first-out read control unit, the first failure detection unit 21 detects this and transfers the detected failure detection value to the initialization control unit 23. Subsequently, the initialization controller 23 receives the failure detection value transmitted from the first failure detection unit 21 and controls the initialization unit 25 to initialize the first-in, first-out read control unit. Accordingly, the initialization unit 25 is to initialize the first-in, first-out read control that has a failure.
상기 휴지 어드레스 발생부에 장애가 방생되면, 제2 장애 검출부(22)는 이를 검출하여 검출한 장애 검출값을 초기화 제어부(23)로 전달하게 된다. 이어서, 초기화 제어부(23)는 제2 장애 검출부(22)로부터 전달된 장애 검출값을 입력받아, 상기 휴지 어드레스 발생부를 초기화시키기 위하여 초기화부(25)를 제어한다. 이에 따라 초기화부(25)는 장애가 발생된 상기 휴지 어드레스 발생부를 초기화시키게 되는 것이다.When a failure occurs in the idle address generation unit, the second failure detection unit 22 detects this and transfers the detected failure detection value to the initialization controller 23. Subsequently, the initialization controller 23 receives the failure detection value transmitted from the second failure detection unit 22 and controls the initialization unit 25 to initialize the idle address generator. Accordingly, the initialization unit 25 is to initialize the idle address generation unit is a failure.
그리고, 상기 선입선출부가 데이터가 전혀 저장되어 있지 않은 상태이면, 선입선충 초기화 제어부(24)는 이를 검증한 후 상기 선입선출부를 초기화시키기 위하여 초기화부(25)를 제어한다. 이렇게, 상기 선입선출부가 비어있는 상태인 경우에, 초기화부(25)는 선입선출 초기화 제어부(24)에 의해 제어되어 상기 선입선출부를 초기화시킨다.If the first-in first-out unit does not store any data, the first-in first-out nematode initialization control unit 24 controls the initialization unit 25 to initialize the first-in first-out unit after verifying this. In this way, when the first-in first-out part is in an empty state, the initialization unit 25 is controlled by the first-in first-out initialization control unit 24 to initialize the first-in first-out part.
한편, 상기 선입선출 읽기 제어부와 상기 휴지 어드레스 발생부에 장애가 동시에 발생되면, 초기화부(25)는 이들을 동시에 초기화시키고, 또는 상기 선입선출 읽기 제어부와 상기 휴지 어드레스 발생부에 장애가 동시에 발생되지 않은 경우에, 초기화부(25)는 장애가 발생된 것만을 초기화시킨다.On the other hand, when a failure occurs simultaneously in the first-in, first-out read control unit and the idle address generation unit, the initialization unit 25 initializes them at the same time, or when a failure does not occur simultaneously in the first-in-first-out read control unit and the idle address generation unit. The initialization unit 25 initializes only that a failure occurs.
이상에서 설명한 바와 같이 본 발명은, 제한적 공통 메모리 비동기 전달 모드 스위치 초기화함에 있어, 기존의 스위치 초기화 시에 발생할 수 있는 입력 셀 손실을 방지하고, 스위치 내부의 셀을 저장하는 공통 메모리, 공통 메모리의 번지를 저장하는 FIFO, 공통 메모리의 번지를 발생시키는 휴지 번지부 등에서 장애가 발생하여 셀의 손실이 증가하거나 도는 스위치 제어부의 경보가 발생되지 않아도 아이들 셀이 계속 입력되어 FIFO가 엠프티(empty) 상태일 때, 외부 클럭 신호의 순간적인 비동기 및 잡음에 의하여 발생할 수 있는 유니크(unipue)하지 않은 번지가 휴지 번지부에 중복 저장되어 전체적인 스위치의 성능이 저하될 때, 그리고 전술한 두 가지 모드 중 어느 하나라도 발생할 때 스위치 제어부에서 자체적으로 장애 상태를 감시하여 자동적으로 초기화를 수행하여 스위치의 신뢰도를 향상시킬 수 있고, 또한 각 모드에 대하여 임의의 초기화 신호를 선택적으로 발생하여 스위치의 오프 라인(off line) 기능 검증을 가능하게 하는 효과가 있다.As described above, the present invention, in initializing a limited common memory asynchronous transfer mode switch, prevents an input cell loss that may occur when an existing switch is initialized, and addresses a common memory and a common memory that store cells inside the switch. When the FIFO is empty because the idle cell continues to be input even if a failure occurs in the FIFO that stores the data, or the idle address that generates the address of the common memory. When a nonunique address, which may be caused by instantaneous asynchronous and noise of an external clock signal, is stored in the idle address repeatedly, the performance of the overall switch is degraded, and any of the two modes described above occurs. When the switch control unit monitors its own fault status automatically It is possible to improve the reliability of the switch by performing the conversion, and to selectively generate an arbitrary initialization signal for each mode, thereby enabling the offline function verification of the switch.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 도한 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039427A KR0168943B1 (en) | 1995-11-02 | 1995-11-02 | Automatic initializing apparatus of limited common memory type atm switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039427A KR0168943B1 (en) | 1995-11-02 | 1995-11-02 | Automatic initializing apparatus of limited common memory type atm switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970031579A KR970031579A (en) | 1997-06-26 |
| KR0168943B1 true KR0168943B1 (en) | 1999-02-01 |
Family
ID=19432782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039427A KR0168943B1 (en) | 1995-11-02 | 1995-11-02 | Automatic initializing apparatus of limited common memory type atm switch |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168943B1 (en) |
-
1995
- 1995-11-02 KR KR1019950039427A patent/KR0168943B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970031579A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283905A (en) | Power supply for computer system manager | |
| EP0520766A2 (en) | Innate bus monitor for computer system manager | |
| KR970056289A (en) | ATM layer receiving operation and maintenance (OAM) cell processing device | |
| KR960009756A (en) | Automatic turn off / on device for error correction | |
| KR0168943B1 (en) | Automatic initializing apparatus of limited common memory type atm switch | |
| KR19990005390A (en) | Redundancy Device and Method of ATM Switch Board | |
| US6012108A (en) | Device for dualizing main processors in an asynchronous transfer mode switch and method therefor | |
| JPH09319475A (en) | Power source control system-integrated computer | |
| CN101605076A (en) | Test access point and data link monitoring method | |
| JP2746284B2 (en) | OAM cell insertion device | |
| JP3011162B2 (en) | Self-recovery method for address destruction and self-recovery device | |
| KR100533135B1 (en) | Remote Power Control Method and Apparatus in Distributed Communication System | |
| KR100365332B1 (en) | Crosspoint switching control circuit in atm exchanger | |
| KR100372871B1 (en) | ATM Cell Data Protecting Apparatus of ATM Switching System | |
| KR100221536B1 (en) | ATM Subscriber Interface Module having a Generating Means of CCT-OAM cells | |
| US6295278B1 (en) | ATM device | |
| KR100194612B1 (en) | Alarm Cell Generation and Release Method in Subscriber Registration Device of Small and Medium ATM Switching System | |
| KR100353714B1 (en) | Dual switching method between rt/qrt cell data | |
| JPH09224039A (en) | No-hit switching device and switching method for delay priority control buffer | |
| JP3132650B2 (en) | Virtual path switching device | |
| JPH07264212A (en) | Alarm information transfer system | |
| KR100196428B1 (en) | Atm switching apparatus | |
| KR100724881B1 (en) | Switching system for implementing line access unit switching and control method thereof | |
| KR200310649Y1 (en) | Dual active protection on redundant trunk boards | |
| KR100285546B1 (en) | Node board fifo(first in first out) control apparatus of inter-processor communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091006 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |