KR0168336B1 - Semiconductor memory device fabrication method - Google Patents
Semiconductor memory device fabrication method Download PDFInfo
- Publication number
- KR0168336B1 KR0168336B1 KR1019950049683A KR19950049683A KR0168336B1 KR 0168336 B1 KR0168336 B1 KR 0168336B1 KR 1019950049683 A KR1019950049683 A KR 1019950049683A KR 19950049683 A KR19950049683 A KR 19950049683A KR 0168336 B1 KR0168336 B1 KR 0168336B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- forming
- conductive layer
- layer
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Abstract
반도체 메모리장치의 제조방법에 대해 기재되어 있다.A method for manufacturing a semiconductor memory device is described.
이는, 반도체기판 상에 형성된 층간절연층을 식각하여 트랜지스터의 소오스와 커패시터의 스토리지 전극을 접속시키기 위한 접촉창을 형성하는 단계, 결과물 상에 도전물질을 증착하여 접촉창을 채우며, 층간절연층의 표면으로부터 일정 두께를 갖는 도전층을 형성하는 단계, 도전층 상에, 제1 및 제2 절연층을 차례로 형성하는 단계, 제2 절연층을 패터닝하는 단계, 제2 절연층의 측벽에 스페이서 형태의 제3 절연층을 형성하는 단계, 제2 및 제3 절연층을 마스크로 사용하여 도전층을 일정량 식각하는 단계, 도전층의 일부가 식각된 결과물 상에, 제4 절연층을 형성하는 단계, 제2 절연층을 제거하는 단계, 제3 및 제4 절연층을 마스크로 사용하여 도전층을 이방성 식각함으로써, 각 셀 단위로 한정된 스토리지 전극 패턴을 형성하는 단계 및 제3 및 제4 절연층을 제거하는 단계를 포함하는 것을 특징으로하여 이루어진다.It forms a contact window for connecting the source of the transistor and the storage electrode of the capacitor by etching the interlayer insulating layer formed on the semiconductor substrate, depositing a conductive material on the resultant to fill the contact window, the surface of the interlayer insulating layer Forming a conductive layer having a predetermined thickness from the substrate, sequentially forming first and second insulating layers on the conductive layer, patterning the second insulating layer, and forming a spacer in a sidewall of the second insulating layer. Forming an insulating layer, etching a predetermined amount of the conductive layer using the second and third insulating layers as a mask, forming a fourth insulating layer on a resultant portion of the conductive layer etched, and a second Removing the insulating layer, anisotropically etching the conductive layer using the third and fourth insulating layers as a mask, thereby forming a storage electrode pattern defined for each cell unit, and forming the third and fourth insulating layers. It is achieved by comprising the step of removing.
따라서, 종래의 방법에 비해 온도에 대한 안정성과 제조시 재현성을 확보할 수 있다.Therefore, compared to the conventional method, it is possible to secure stability with respect to temperature and reproducibility during manufacturing.
Description
제1a도 내지 제1h도는 종래의 방법에 의한 실린더형 커패시터의 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.1A to 1H are cross-sectional views shown in a process sequence to explain a method of manufacturing a cylindrical capacitor by a conventional method.
제2a도 내지 제2g도는 본 발명에 의한 실린더형 커패시터의 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.2A to 2G are cross-sectional views according to a process sequence for explaining a method of manufacturing a cylindrical capacitor according to the present invention.
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 특히 넓은 표면적을 갖는 실린더형 커패시터를 용이하게 제조할 수 있는 반도체 메모리장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of manufacturing a semiconductor memory device capable of easily manufacturing a cylindrical capacitor having a large surface area.
디램(DRAM)과 같은 반도체장치에서의 셀 커패시턴스는, 메모리 셀의 독출 능력 및 소프트 에러(soft error) 등과 같은 특성과 깊은 관계가 있으므로, 매우 중요한 인자이다. 그러나, 메모리 소자가 고집적화되면서 메모리 셀의 면적은 급속도로 감소하게 되어 충분한 커패시턴스를 얻지 못하는 문제가 대두되었다. 그에 따라, 좁은 면적에서도 충분한 셀 커패시턴스를 확보할 수 있는 스토리지 전극의 구조를 개선하려는 연구가 꾸준히 진행되어 왔다.Cell capacitance in a semiconductor device such as a DRAM is a very important factor because it has a deep relationship with characteristics such as a readability of a memory cell and a soft error. However, as the memory devices are highly integrated, the area of the memory cells is rapidly reduced, and thus a problem of not obtaining sufficient capacitance has emerged. Accordingly, studies have been made to improve the structure of the storage electrode capable of securing sufficient cell capacitance even in a small area.
스토리지 전극의 구조를 개선한 대표적인 방법으로, 3차원적 구조의 커패시터를 제안하여 커패시턴스 향상을 도모하고 있다. 상기 3차원적 구조로는 이중 스택(Double stack)구조, 핀(Fin) 구조, 실린더형 전극(Cylindrical electrode) 구조, 스프레드 스택(Spread stack) 구조 및 박스(box) 구조등이 그것들이다.As a representative method of improving the structure of the storage electrode, a capacitor having a three-dimensional structure is proposed to improve capacitance. The three-dimensional structure includes a double stack structure, a fin structure, a cylindrical electrode structure, a spread stack structure, and a box structure.
이들 중에서 특히 실린더 구조는 실린더의 외면뿐만 아니라 내면까지 유효 커패시터 영역으로 이용할 수 있어서, 64Mb급 메모리 셀이나 그 이상 급으로 고집적화되는 메모리 셀에 적합한 구조로 채택되고 있다. 최근에는 실린더의 내부에 원기둥 또는 다른 실린더를 첨가함으로써 셀 커패시턴스를 더욱 향상시키기 위한 구조가 제안되고 있다.In particular, the cylinder structure can be used as an effective capacitor area not only on the outer surface of the cylinder but also on the inner surface thereof, and has been adopted as a structure suitable for a 64 Mb-class memory cell or a higher-density memory cell. Recently, a structure for further improving cell capacitance has been proposed by adding a cylinder or another cylinder to the inside of the cylinder.
제1a도 내지 제1h도는 종래의 실린더형 커패시터의 제조방법을 설명하기 위한 단면도들로서, 국내특허 91-153250호(1991, 08, 31)를 참조한 것이다.1A to 1H are cross-sectional views illustrating a conventional method of manufacturing a cylindrical capacitor, and refer to Korean Patent Nos. 91-153250 (1991, 08, 31).
제1a도는 층간 절연막(3)에 접촉창(5)을 형성하는 단계를 나타낸다.FIG. 1A shows the step of forming the contact window 5 in the interlayer insulating film 3.
상세하게, 반도체기판(1)의 전면에 실리콘 산화막 또는 실리콘 산화막과 실리콘 질화막의 조합으로 이루어진 층간 절연막(3)을 형성하고, 상기 반도체기판(1)의 표면을 노출시키는 접촉창(5)을 상기 층간 절연막(3)에 형성한다.In detail, an interlayer insulating film 3 made of a silicon oxide film or a combination of a silicon oxide film and a silicon nitride film is formed on the entire surface of the semiconductor substrate 1, and the contact window 5 exposing the surface of the semiconductor substrate 1 is exposed. It is formed in the interlayer insulating film 3.
제1b도는 상기 층간 절연막(3) 위에, 상기 접촉창(5)을 통하여 반도체기판(1)에 접촉하는 다결정 실리콘막(7)을 증착하는 단계를 나타낸다. 이 때, 상기 다결정 실리콘막(7)의 두께는 실린더 모양으로 형성될 스토리지 전극의 높이와 같아지도록, 약 7,000Å 정도로 증착한다.FIG. 1B shows a step of depositing a polycrystalline silicon film 7 on the interlayer insulating film 3 in contact with the semiconductor substrate 1 through the contact window 5. At this time, the thickness of the polycrystalline silicon film 7 is deposited to about 7,000 kPa so as to be equal to the height of the storage electrode to be formed in a cylindrical shape.
제1c도는 상기 다결정 실리콘막(7) 위에 포토레지스트를 도포하고, 정렬 노광을 거쳐서 스토리지 노드의 모양을 한정하기 위한 포토레지스트 패턴(9)을 형성한 후, 저온 공정을 이용하여 상기 포토레지스트 패턴(9) 위의 전면에 저온 실리콘 산화막(11)을 형성하는 단계를 나타낸다.FIG. 1C shows a photoresist pattern 9 for forming a photoresist on the polycrystalline silicon film 7 and defining a shape of a storage node through alignment exposure, and then using a low temperature process to form the photoresist pattern ( 9) shows the step of forming a low temperature silicon oxide film 11 on the entire surface.
제1d도는 상기 저온 실리콘 산화막(11)을 이방성 식각하여 상기 포토레지스트 패턴(9)의 측벽을 따라서 스페이서(13)를 형성하는 단계를 나타낸다.FIG. 1d illustrates anisotropic etching of the low temperature silicon oxide layer 11 to form spacers 13 along sidewalls of the photoresist pattern 9.
제1e도는 상기 포토레지스트 패턴(9) 및 상기 스페이서(13)를 마스크로 사용하여 상기 다결정 실리콘막(7)을 부분적으로 이방성 식각하는 단계를 나타낸다.FIG. 1E illustrates a step of partially anisotropically etching the polycrystalline silicon film 7 using the photoresist pattern 9 and the spacer 13 as a mask.
제1f도는 상기 포토레지스트 패턴(9)을 제거하고, 상기 스페이서(13)를 마스크로 상기 다결정 실리콘막(7)을 부분적으로 식각함으로써, 각 셀 단위로 한정된 실린더 모양의 스토리지 전극(15)을 형성하는 단계를 나타낸다. 이 때, 실린더 모양의 안쪽에 남는 상기 다결정 실리콘막(7)의 두께는 1,500Å 정도이고, 각 스토리지 전극(15) 사이의 상기 다결정 실리콘막(7)은 모두 식각되어 서로 전기적으로 절연된다.FIG. 1F illustrates the removal of the photoresist pattern 9 and partially etching the polycrystalline silicon film 7 using the spacer 13 as a mask to form a cylindrical storage electrode 15 defined for each cell. It shows the step to perform. At this time, the thickness of the polycrystalline silicon film 7 remaining inside the cylindrical shape is about 1,500 m 3, and the polycrystalline silicon film 7 between each storage electrode 15 is etched and electrically insulated from each other.
제1g도는 예를 들어, 희석된 불산(HF) 용액을 사용하여 상기 스페이서(13)를 제거함으로써, 상기 층간 절연막(3) 위에 실린더 모양의 스토리지 전극(15)이 남도록 하는 단계를 나타낸다.FIG. 1g shows the step of leaving the cylindrical storage electrode 15 on the interlayer insulating film 3, for example, by removing the spacer 13 using diluted hydrofluoric acid (HF) solution.
제1h도는 상기 스토리지 전극(15) 위에 유전체막(17)을 증착하고, 상기 유전체막(17) 위에 플레이트 전극(19)을 형성하여 커패시터를 완성하는 단계를 나타낸다.FIG. 1h illustrates a step of depositing a dielectric film 17 on the storage electrode 15 and forming a plate electrode 19 on the dielectric film 17 to complete a capacitor.
상기한 종래의 커패시터 제조방법에 있어서, 상기 다결정 실리콘막을 식각하여 상기 스토리지 전극을 형성하는 단계에서 식각 마스크로 포토레지스트와 그 바깥쪽 측면에 형성된 산화막 스페이서를 사용한다. 그러나, 포토레지스트는 열에 약하여 고온 공정이 불가능할뿐만아니라, 측면에 산화막 스페이서를 형성시키는 데에도 많은 제약이 있게 된다. 즉, 산화막 스페이서 형성 온도가 조금만 높아져고 포토레지스트가 변형되는 문제등이 발생한다. 이를 위해 포토레지스트를 고온 베이크시켜야 하는데, 이 때 포토레지스트 패턴의 변형이 일어나기 쉽다.In the conventional capacitor manufacturing method, a photoresist and an oxide spacer formed on an outer side surface thereof are used as an etching mask in the step of etching the polycrystalline silicon film to form the storage electrode. However, the photoresist is weak in heat, and thus, a high temperature process is impossible and there are many limitations in forming the oxide spacer on the side surface. That is, a problem arises in that the oxide film spacer formation temperature is slightly increased and the photoresist is deformed. To this end, the photoresist must be baked at a high temperature, and deformation of the photoresist pattern is likely to occur.
따라서, 본 발명의 목적은 온도에 대한 안정성과 제조시 재현성을 확보할 수 있는 반도체 메모리장치의 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor memory device that can ensure stability against temperature and reproducibility in manufacturing.
상기 목적을 달성하기 위하여 본 발명에 의한 반도체 메모리장치의 제조방법은, 반도체기판 상에 형성된 층간절연층을 식각하여 트랜지스터의 소오스와 커패시터의 스토리지 전극을 접속시키기 위한 접촉창을 형성하는 단계; 결과물 상에 도전물질을 증착하여 상기 접촉창을 채우며, 상기 층간절연층의 표면으로부터 일정 두께를 갖는 도전층을 형성하는 단계; 상기 도전층상에, 제1 및 제2 절연층을 차례로 형성하는 단계; 스토리지 전극이 형성될 영역의 제2 절연층을 제거하는 단계; 상기 제2 절연층의 측벽에 스페이서 형태의 제3 절연층을 형성하는 단계; 상기 제2 및 제3 절연층을 마스크로 사용하여 상기 도전층을 일정량 식각하여 상기 도전층에 홈을 형성하는 단계; 도전층의 일부가 식각된 결과물 상에, 제4 절연층을 형성하는 단계; 상기 제2 절연층을 제거하는 단계; 상기 제3 및 제4 절연층을 마스크로 사용하여 상기 도전층을 이방성 식각함으로써, 각 셀 단위로 한정된 스토리지 전극 패턴을 형성하는 단계; 및 제3 및 제4 절연층을 제거하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor memory device, the method comprising: forming a contact window for connecting a source of a transistor and a storage electrode of a capacitor by etching an interlayer insulating layer formed on a semiconductor substrate; Depositing a conductive material on a resultant to fill the contact window, and forming a conductive layer having a predetermined thickness from a surface of the interlayer insulating layer; Sequentially forming first and second insulating layers on the conductive layer; Removing the second insulating layer in the region where the storage electrode is to be formed; Forming a third insulating layer in the form of a spacer on sidewalls of the second insulating layer; Forming a groove in the conductive layer by etching a predetermined amount of the conductive layer using the second and third insulating layers as a mask; Forming a fourth insulating layer on the resultant portion of the conductive layer etched; Removing the second insulating layer; Anisotropically etching the conductive layer using the third and fourth insulating layers as a mask to form a storage electrode pattern defined for each cell unit; And removing the third and fourth insulating layers.
본 발명에 있어서, 상기 제1 절연층의 두께가 80Å 정도인 것이 바람직하다.In this invention, it is preferable that the thickness of a said 1st insulating layer is about 80 kPa.
상기 제2 절연층은 소정의 식각공정에 대해 상기 제1, 제3 및 제4 절연층과 식각 선택비를 갖는 물질로 형성되는 것이 바람직하다.The second insulating layer may be formed of a material having an etch selectivity with respect to the first, third and fourth insulating layers for a predetermined etching process.
더욱 바람직하게는, 상기 제2 절연층은 질화막 계열의 물질로 형성되고, 상기 제1, 제3 및 제4 절연층은 산화막 계열의 물질로 형성된다.More preferably, the second insulating layer is formed of a nitride film-based material, and the first, third and fourth insulating layers are formed of an oxide film-based material.
또한, 상기 제4 절연층은 상기 노출된 부분의 도전층을 산화시켜 형성할 수 있으며, 그 두께는 300Å 정도로 형성하는 것이 바람직하다.The fourth insulating layer may be formed by oxidizing the exposed conductive layer, and the thickness of the fourth insulating layer may be about 300 GPa.
본 발명에 따르면, 본 발명은 스토리지 전극을 패터닝하기 위한 식각 마스크로 종래의 포토레지스트 대신에 산화막과 질화막을 사용함으로써, 온도에 대한 안정성과 제조기 재현성을 확보할 수 있다.According to the present invention, by using an oxide film and a nitride film instead of a conventional photoresist as an etching mask for patterning the storage electrode, it is possible to ensure stability with respect to temperature and reproducibility of the manufacturer.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제2a도 내지 제2g도는 본 발명의 일 실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위하여 공정순서에 따라 도시한 단면도들이다.2A through 2G are cross-sectional views illustrating a method of manufacturing a semiconductor memory device in accordance with an embodiment of the present invention, according to a process sequence.
제2a도는 반도체기판(21) 상에 스토리지 전극용 도전층(25) 내지 포토레지스트 패턴(31)을 형성하는 단계를 도시한 것이다.FIG. 2A illustrates a step of forming the conductive layer 25 to the photoresist pattern 31 for the storage electrode on the semiconductor substrate 21.
상세하게는, 활성영역과 비활성영역으로 구분되어진 반도체기판(21) 상에 게이트 절연막, 게이트 전극 및 소오스/드레인을 구비하는 트랜지스터를 형성하는 공정을 통상의 방법으로 진행한 후(이상 도시되지 않음), 그 결과물 상에, 예컨대 보론-인을 함유하는 실리카(BPSG)와 같은 산화물을 침적한 다음 평탄화하여 층간 절연막(23)을 형성한다.In detail, a process of forming a transistor including a gate insulating film, a gate electrode, and a source / drain on a semiconductor substrate 21 divided into an active region and an inactive region is performed in a conventional manner (not shown above). On the resultant, for example, an oxide such as silica (BPSG) containing boron-phosphorus is deposited and then planarized to form an interlayer insulating film 23.
이어서, 트랜지스터의 소오스 영역 상의 상기 층간 절연막(23)을 식각하여 소오스와 커패시터의 스토리지 전극을 접속시키기 위한 접촉창을 형성하고, 예컨대 불순물이 도우프된 다결정 실리콘을 실린더 모양으로 형성될 스토리지 전극의 높이와 같아지도록, 약 8,000Å 정도의 두께로 증착하여 스토리지 전극용 도전층(25)을 상기 결과물 상에 형성한다.Subsequently, the interlayer insulating layer 23 on the source region of the transistor is etched to form a contact window for connecting the source and the storage electrode of the capacitor, and for example, the height of the storage electrode to be formed in the shape of a cylinder of doped polycrystalline silicon. The thickness of about 8,000, to form a conductive electrode 25 for the storage electrode is formed on the resultant to be equal to.
계속해서, 상기 도전층(25) 상에 얇은 제1 절연층, 예컨대 80Å 정도 두께의 고온 산화막(HTO)(27)과, 제2 절연층, 예컨대 실리콘 질화막(29)을 순차적으로 적층하고, 스토리지 전극이 형성될 부분에 개구부를 갖는 포토레지스트 패턴(31)을 형성한다.Subsequently, a thin first insulating layer, for example, a high temperature oxide film (HTO) 27 and a second insulating layer, such as a silicon nitride film 29, are sequentially stacked on the conductive layer 25, and then stored. A photoresist pattern 31 having an opening is formed in a portion where the electrode is to be formed.
제2b도는 상기 포토레지스트 패턴(제2a도의 31)을 마스크로 사용하여 상기 실리콘 질화막(29)을 이방성 식각한 후, 그 위에 예컨대 고온산화막(33)을 1,000Å 정도의 두께로 침적하여 제3 절연층을 형성하는 단계를 도시한 것이다.FIG. 2B shows anisotropic etching of the silicon nitride film 29 using the photoresist pattern 31 of FIG. The steps of forming a layer are shown.
이 때, 상기 제3 절연층(33)은 상기 제2 절연층(29)과는 소정의 이방성 식각에 대해 식각선택비를 갖는 물질로 형성되는 것이 바람직하다. 예컨대, 본 발명의 상기 실시예와 같이, 상기 제2 절연층(29)이 실리콘 질화막으로 형성될 경우, 상기 제3 절연층(33)은 고온산화막과 같은 산화물 계열로 형성되는 것이 바람직하다.In this case, the third insulating layer 33 may be formed of a material having an etching selectivity with respect to a predetermined anisotropic etching with the second insulating layer 29. For example, as in the embodiment of the present invention, when the second insulating layer 29 is formed of a silicon nitride film, the third insulating layer 33 is preferably formed of an oxide-based, such as high temperature oxide film.
제2c도는 상기 제3 절연층을 이방성 식각하여 상기 실리콘 질화막(29)의 측벽에 스페이서(33)를 형성하고, 상기 실리콘 질화막(29) 및 스페이서(33)를 마스크로 사용하여 상기 제1 절연층(27)을 이방성 식각하는 단계를 도시한 것이다.FIG. 2C illustrates anisotropic etching of the third insulating layer to form a spacer 33 on sidewalls of the silicon nitride layer 29, and using the silicon nitride layer 29 and the spacer 33 as a mask. Anisotropic etching of 27 is shown.
제2d도는 상기 실리콘 질화막(29) 및 스페이서(33)를 마스크로 사용하여 노출된 부분의 스토리지 전극용 도전층(25)을, 예컨대 4,000Å 정도 이방성 식각하는 단계를 도시한 것이다.FIG. 2d illustrates anisotropic etching of the exposed portion of the conductive layer 25 for the storage electrode using, for example, the silicon nitride film 29 and the spacer 33 as a mask.
제2e도는 스토리지 전극용 도전층(25)의 일부가 식각되어 홈이 형성된 상기 결과물 상에, 예컨대 300Å 정도의 얇은 산화막을 형성하여 제4 절연층(35)을 형성하는 단계를 도시한 것이다.FIG. 2E illustrates a step of forming a fourth insulating layer 35 by forming a thin oxide film of, for example, about 300 GPa on the resultant portion of which the conductive layer 25 for the storage electrode is etched to form a groove.
상기 제4 절연층(35)은 스토리지 전극용 도전층(25)이 일부 식각된 결과물 상에 산화물을 증착시키거나, 상기 노출된 부분의 다결정 실리콘(25)을 산화시키는 방법으로 형성할 수 있다.The fourth insulating layer 35 may be formed by depositing an oxide on a result of the etching of the conductive layer 25 for the storage electrode or by oxidizing the polycrystalline silicon 25 of the exposed portion.
제2f도는 상기 실리콘 질화막(제2e도의 29)을 소정의 등방성 식각공정을 사용하여 제거한 후, 상기 제1 절연층(제2e도의 27)과 스토리지 전극용 도전층(25)을 이방성 식각하여 스토리지 노드를 각 셀 단위로 한정하는 단계를 도시한 것이다.FIG. 2F illustrates the removal of the silicon nitride film (29 of FIG. 2E) using a predetermined isotropic etching process, and then anisotropically etching the first insulating layer (27 of FIG. 2E) and the conductive layer 25 for the storage electrode. It shows the step of limiting to each cell unit.
이 때, 상기 제1 절연층 및 스토리지 전극용 도전층에 대한 이방성 식각시 상기 스페이서(33) 및 제4 절연층(35)이 식각 마스크로 사용된다.In this case, the anisotropic etching of the first insulating layer and the conductive layer for the storage electrode, the spacer 33 and the fourth insulating layer 35 is used as an etching mask.
제2g도는 상기 제4 절연층과 스페이서를 등방성 식각으로 제거함으로써 각 셀 단위로 한정된 실린더 모양의 스토리지 전극(25a)을 완성하는 단계를 도시한 것이다.FIG. 2G illustrates a step of completing the cylindrical storage electrode 25a defined for each cell by removing the fourth insulating layer and the spacer by isotropic etching.
이어서, 도시는 되지 않았지만, 상기 스토리지 전극 상에 유전체막 및 플레이트 전극을 통상의 방법으로 형성함으로써 커패시터를 완성한다.Subsequently, although not shown, a capacitor is completed by forming a dielectric film and a plate electrode on the storage electrode in a conventional manner.
상술한 본 발명에 의한 실린더형 커패시터의 제조방법에 따르면, 스토리지 전극용 도전층 상에 형성된 산화막 스페이서와 산화막으로 구성된 제4 절연층을 마스크로 사용하여 스토리지 전극을 패터닝함으로써, 종래의 포토레지스트를 마스크로 사용할 때에 비해 온도에 대한 안정성과 제조시 재현성을 확보할 수 있다.According to the method of manufacturing a cylindrical capacitor according to the present invention described above, a conventional photoresist is masked by patterning a storage electrode using a fourth insulating layer composed of an oxide film spacer and an oxide film formed on the conductive layer for the storage electrode as a mask. Compared to when used as to ensure the stability to temperature and reproducibility during manufacturing.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.The present invention is not limited to the above embodiments, and many modifications are possible by those skilled in the art within the technical spirit of the present invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049683A KR0168336B1 (en) | 1995-12-14 | 1995-12-14 | Semiconductor memory device fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049683A KR0168336B1 (en) | 1995-12-14 | 1995-12-14 | Semiconductor memory device fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054002A KR970054002A (en) | 1997-07-31 |
| KR0168336B1 true KR0168336B1 (en) | 1998-12-15 |
Family
ID=19439936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950049683A KR0168336B1 (en) | 1995-12-14 | 1995-12-14 | Semiconductor memory device fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168336B1 (en) |
-
1995
- 1995-12-14 KR KR1019950049683A patent/KR0168336B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054002A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| US5432116A (en) | Method for the fabrication of dynamic random access memory capacitor | |
| KR960009998B1 (en) | Semiconductor memory device fabrication process | |
| KR0138317B1 (en) | Manufacture of semiconductor device | |
| US5631185A (en) | Method for manufacturing capacitor of semiconductor memory device | |
| JPH1050947A (en) | Manufacture of capacitor of semiconductor memory element | |
| JP2780156B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2001077325A (en) | Method for forming trench exceeding resolution of picture process inside insulation film | |
| US5780334A (en) | Method of fabricating capacitor of semiconductor memory device | |
| KR0168336B1 (en) | Semiconductor memory device fabrication method | |
| US6051476A (en) | Method for manufacturing capacitor of semiconductor memory device | |
| KR100278643B1 (en) | Semiconductor Memory Device Manufacturing Method | |
| US6319790B1 (en) | Process for fabricating semiconductor device with multiple cylindrical capacitor | |
| KR0179556B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR0168335B1 (en) | Semiconductor device & its fabrication method | |
| KR0143347B1 (en) | Semiconductor Memory Manufacturing Method | |
| KR0124576B1 (en) | Capacitor apparatus of semiconductor memory | |
| KR0165387B1 (en) | Capacitor fabrication method of semiconductor memory device | |
| KR100215695B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR960015526B1 (en) | Semiconductor device and the manufacturing method | |
| KR19990005450A (en) | Method of manufacturing semiconductor memory device | |
| KR0168341B1 (en) | Cylinderical capacitor fabrication method of semiconductor device | |
| KR0165304B1 (en) | Self align contact structure semiconductor device & its fabrication method | |
| KR940006677B1 (en) | Method of fabricating a capacitor for semiconductor memory device | |
| KR100252542B1 (en) | Method for fabricating a storage node of dram cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |