KR0167997B1 - The preprocessing circuit for time axis compensation - Google Patents
The preprocessing circuit for time axis compensation Download PDFInfo
- Publication number
- KR0167997B1 KR0167997B1 KR1019920012890A KR920012890A KR0167997B1 KR 0167997 B1 KR0167997 B1 KR 0167997B1 KR 1019920012890 A KR1019920012890 A KR 1019920012890A KR 920012890 A KR920012890 A KR 920012890A KR 0167997 B1 KR0167997 B1 KR 0167997B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tbc
- synchronizing
- outputting
- frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
TBC와 연결되어 영상신호의 처리를 행하는 회로는 휘도복조된 신호를 인가되는 클럭 주파수에 따라 디지탈 변환하여 TBC용 메모리로 출력하는 변환수단과, 상기 휘도복조된 신호를 동기분리하여 수평동기 주파수 및 수직 동기 주파수를 출력하는 동기분리수단과, 상기 동기 분리 수단으로부터 인가되는 수평동기 주파수와 TBC로부터 인가되는 상기 클럭주파수에 응답하여 위상동기 신호를 출력하고 이를 미리설정된 비율로 분주하는 위상 동기 수단과, 고역성분으로 변환된 색신호를 상기 위상 동기 신호에 따라 위상 시프팅하여 색차신호를 발생하는 디코딩 수단과, 상기 디코딩 수단으로 인가되는 색차신호를 TBC로부터 인가되는 선택신호에 응답하여 다중화하고 인가되는 상기 클럭 주파수로 디지탈 변환하여 출력하는 다중화 변환수단으로 구성되어 있다.A circuit for processing an image signal in connection with a TBC includes conversion means for digitally converting a luminance demodulated signal according to an applied clock frequency and outputting the same to a TBC memory; Synchronizing separation means for outputting a synchronizing frequency, phase synchronizing means for outputting a phase synchronizing signal in response to the horizontal synchronizing frequency applied from the synchronizing separation means and the clock frequency applied from the TBC, and dividing it at a predetermined ratio; Decoding means for generating a color difference signal by phase shifting the color signal converted into the component according to the phase synchronizing signal, and multiplexing and applying the color difference signal applied to the decoding means in response to a selection signal applied from TBC. It consists of multiplexing conversion means for digitally converting and outputting The.
Description
제1도는 종래의 TBC(Time Base Corrector) 전단에 위치한 시간축 보정의 전처리 회로도1 is a pre-processing circuit diagram of time-base correction located in front of a conventional time base corrector (TBC).
제2도는 본 발명에 따른 시간축 보정을 위한 전처리 회로도2 is a preprocessing circuit diagram for time-base correction according to the present invention.
본 발명은 VTR 등과 같은 영상신호 처리 장치에 관한 것으로, 특히 효율적인 TBC를 할 수 있도록 하기 위한 전처리 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing apparatus such as a VTR, and more particularly, to a preprocessing circuit for enabling efficient TBC.
일반적으로, 시간축 보정을 하기 위한 TBC회로는 디지탈 영상신호의 처리에서 휘도 및 색신호의 인터리브(interleave)유지 및 지터(Jitter) 성분을 없애기 위하여 사용되는데, 보다 효과적인 시간축 보정을 위해서는 상기 TBC회로의 전단에 전처리(pre-processing)의 필요성이 대두되어진다.In general, a TBC circuit for time-base correction is used to remove interleaving and jitter components of luminance and color signals in the processing of digital video signals. The need for pre-processing emerges.
제1도를 참조하여 종래의 기술을 간략히 설명하면, 예를 들어, VTR의 헤드 등으로부터 재생된 영상신호는 VHS일 경우 FM휘도신호에 저역 변환(629KHZ)된 색(color)신호가 중첩되어 있는 신호이다.Referring to FIG. 1, a conventional technology is briefly described. For example, when a video signal reproduced from a head of a VTR or the like is a VHS, a low-conversion (629 KHZ) color signal is superimposed on an FM luminance signal. It is a signal.
Y/C분리기(2)는 상기 헤드로부터 인가되는 신호를 콤필터등으로써 Y(휘도신호) 및 C(색신호)로써 각기 분리한다.The Y / C separator 2 separates the signal applied from the head into Y (luminance signal) and C (color signal), respectively, with a comb filter or the like.
상기 Y/C분리기(2)로부터 출력되는 Y신호는 휘도신호 복조기(4)로 인가되어 FM복조된 휘도 신호로써 출력된다.The Y signal output from the Y / C separator 2 is applied to the luminance signal demodulator 4 and output as an FM demodulated luminance signal.
상기 Y/C분리기(2)로부터 출력되는 C신호는 제2주파수 변환기(6)에 의해 저역에서 고역(3,58MHZ) 성분이 색신호로 변환 출력된다.The C signal output from the Y / C separator 2 is converted by the second frequency converter 6 into a color signal with a high frequency (3,58MHZ) component at low frequency.
여기서, 상기 제2주파수 변환기(6)의 고역변환은 PPL방식에 의해서 이루어지는데, 칼라버스트 분리기(10)에 의해 분리되어진 오차 주파수 즉, fsc±△fs의 성분은 위상비교기(12)에 의해 fsc(3,58MHZ)와 위상 비교되어 그 위상차 만큼의 오차전압이 FS제어 발전기(14)에 인가된다. 따라서 상기 FS제어발진기(14)는 이에 응답하여 fs±△fs 주파수를 발진하여 제1주파수 변환기(16)에 인가된다. 상기 제1주파수 변환기(16)는 상기 fs±△fs와 상기 fsc를 혼합하여 fsc+fs±△fs의 주파수를 상기 제2주파수 변환기(6)로 출력하는 것이다.Here, the high frequency conversion of the second frequency converter 6 is performed by the PPL method, and the error frequency separated by the color burst separator 10, that is, the component of fsc ± Δfs is determined by the phase comparator 12. Phase comparison with (3,58MHZ) and an error voltage corresponding to the phase difference is applied to the FS control generator 14. Accordingly, the FS controlled oscillator 14 oscillates fs ± Δfs frequency and is applied to the first frequency converter 16 in response thereto. The first frequency converter 16 outputs a frequency of fsc + fs ± Δfs to the second frequency converter 6 by mixing the fs ± Δfs and the fsc.
그러나, 컴포넌트(Component)방식의 TBC에 있어서 믹서(8)를 통하여 인가되는 Y 및 C신호를 시간축 보정할 경우에 상기 Y신호에는 지터 성분±△FH가 존재하지만 C신호의 3,58MHZ에는 지터성분이 없으므로 Y/C에 대한 인터리브가 어긋나게 됨을 알 수 있다.However, in case of time-base correction of the Y and C signals applied through the mixer 8 in the component type TBC, there is a jitter component ± ΔFH in the Y signal, but a jitter component in the 3,58MHZ of the C signal. It can be seen that there is no interleaving for Y / C because there is no.
즉, Y/C간의 인터리브가 없어져서 TBC를 했을 경우에 휘도신호에 반송색 신호가 겹쳐 버리므로 심각한 화질의 열화를 가져오며, TBC후단의 디지탈 처리가 어려운 문제점이 있었다.In other words, the carrier color signal is superimposed on the luminance signal when the TBC is performed because there is no interleaving between Y / C, resulting in serious deterioration of image quality, and it is difficult to perform digital processing after the TBC.
또한 상기 색신호는 지터가 없는데도 불구하고 TBC를 함에 의해 오히려 지터 성분을 유발 시키는 경우가 있었으며 상기와 같이 콤포넌트가 아닌 콤포지트(Composite)로 TBC전단의 전처리를 함으로써 또다른 디지탈 처리(예를 들어 다중화면 또는 PIP화면)를 행하는데 곤란한 문제점이 발생하였다.In addition, even though there is no jitter, the color signal sometimes causes jitter components by performing TBC. As described above, the preprocessing of the TBC shear with a composite rather than a component is performed by another digital process (for example, multi-screen or A problem has arisen in performing the PIP screen).
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결할 수 있는 시간축 교정을 위한 전처리 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a preprocessing circuit for time-base calibration that can solve the above conventional problems.
본 발명의 다른 목적은 구성이 간단하며 후단의 디지탈 처리에 적합한 시간축 교정용 전처리 회로를 제공함에 있다.Another object of the present invention is to provide a pre-processing circuit for time-base calibration, which is simple in construction and suitable for digital processing at a later stage.
본 발명의 또다른 목적은 화질의 열화를 개선할 수 있는 TBC를 위한 전처리회로를 제공함에 있다.Another object of the present invention is to provide a preprocessing circuit for a TBC that can improve the deterioration of image quality.
상기의 목적을 달성하기 위한 본 발명에 따르면, 휘도신호 복조기로부터 휘도복조된 신호를 인가되는 클럭 주파수에 따라 디지탈 변환하여 TBC용 메모리로 출력하는 변환수단과, 상기 휘도복조된 신호를 동기분리하여 수평동기 주파수 및 수직 동기 주파수를 출력하는 동기분리수단과, 상기 동기 분리 수단으로부터 인가되는 수평동기 주파수와 TBC로부터 인가되는 상기 클럭주파수에 응답하여 위상동기 신호를 출력하고 이를 미리설정된 비율로 분주하는 위상 동기 수단과, 고역성분으로 변환된 색신호를 상기 위상 동기 신호에 따라 위상 시프팅하여 색차신호를 발생하는 디코딩 수단과, 상기 디코딩 수단으로 인가되는 색차신호를 TBC로부터 인가되는 선택신호에 응답하여 다중화하고 인가되는 상기 클럭 주파수로 디지탈 변환하여 출력하는 다중화 변환수단이 상기 TBC전단에 마련된다.According to the present invention for achieving the above object, the conversion means for digitally converting the luminance demodulated signal from the luminance signal demodulator in accordance with the applied clock frequency to the TBC memory, and horizontally by synchronously separating the luminance demodulated signal Synchronous separation means for outputting a synchronous frequency and a vertical synchronous frequency, and a phase synchronous signal for outputting a phase synchronous signal in response to the horizontal synchronous frequency applied from the synchronous separation means and the clock frequency applied from the TBC and dividing it at a predetermined ratio Means for decoding the color signal converted into a high frequency component according to the phase synchronization signal to generate a color difference signal, and multiplexing and applying the color difference signal applied to the decoding means in response to a selection signal applied from the TBC. Multiplexing by digitally converting and outputting the clock frequency Ring means is provided in the front end TBC.
상기의 수단들에 의해 상기한 본 발명의 목적들은 달성되어 질 수 있을 것이다.The above objects of the present invention can be achieved by the above means.
이하 본 발명은 첨부한 제2도를 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 전체블럭도로서, TBC부(100)는 상술한 시간축 교정기이다.2 is an overall block diagram of the present invention, wherein the TBC unit 100 is the time base calibrator described above.
A/D변환기(20) 및 동기분리기(22)로 공통 입력되는 입력신호는 전술한 제1도의 휘도신호 복조기로부터 출력되는 신호이며, 칼라디코더(30)로부터 입력되는 신호는 전술한 제1도의 제2주파수 변환기로부터 출력되는 신호이다.The input signal commonly input to the A / D converter 20 and the sync separator 22 is a signal output from the luminance signal demodulator of FIG. 1 described above, and the signal input from the color decoder 30 is of FIG. It is the signal output from the 2 frequency converter.
또한, 상기 TBC부(100)의 내부 표시 단자에 대하여 설명하면, M1 및 M2은 상기 TBC부(100)내의 램(RAM) 등으로 구성된 메모리 입력단이며 통상 8비트 정도이다.In addition, the internal display terminal of the TBC unit 100 will be described. M1 and M2 are memory input terminals composed of RAMs or the like in the TBC unit 100 and are usually about 8 bits.
WC는 라이트 콘트롤 주파수를 의미하며 A/D변환기(20) 및 A/D변환기(34)의 샘플링 클럭으로써도 제공되며, PLL(24)의 일측입력 주파수로써도 인가된다.WC means the light control frequency and is also provided as the sampling clock of the A / D converter 20 and the A / D converter 34 and is also applied as one side input frequency of the PLL 24.
여기서, 상기 WC의 주파수는 통상 910(fH±△fH)이다.In this case, the frequency of the WC is usually 910 (fH ± ΔfH).
상기 PLL(24)과 연결된 분주기(26)는 상기 910(fH±△fH)에 응답하여 상기 제2주파수 변환기로부터 출력되는 고역 변환된 색신호의 주파수 즉, fsc±CBW를 0°, 90°상기 분주기의 주파수로써 위상 시프팅에 의해 2개의 색차신호(R-Y, B-Y)를 출력한다.The frequency divider 26 connected to the PLL 24 adjusts the frequency of the high frequency converted color signal output from the second frequency converter in response to 910 (fH ± ΔfH), that is, fsc ± CBW at 0 ° and 90 °. Two color difference signals RY and BY are output by phase shifting as the frequency of the divider.
따라서 상기의 색차신호는 멀티플렉서(32)에 의해 다중화되어 A/D변환기(34)에 입력된다.Therefore, the color difference signal is multiplexed by the multiplexer 32 and input to the A / D converter 34.
상기 A/D변환기(34)는 상기 클럭주파수(WC)에 응답하여 8비트의 디지탈 데이터를 상기 TBC부(100)의 메모리로 출력한다.The A / D converter 34 outputs 8-bit digital data to the memory of the TBC unit 100 in response to the clock frequency WC.
이와 같은 전처리를 함에 의해 상기 색차신호는 상기 Y신호와 같이 지터성분인 △fH를 가지고 있게되므로 완전한 Y/C인터리이브가 성립되어진다.By this preprocessing, the color difference signal has the jitter component ΔfH like the Y signal, so that a complete Y / C interleave is established.
따라서 상기 TBC부(100)의 전단계에서 이미 완전한 인터리이브가 되게 처리함으로써 보다 좋은 TBC를 할 수 있게 되어 화질의 열화가 방지되어짐을 알 수 있다.Accordingly, it can be seen that better TBC can be achieved by processing the entire interleaving already at the previous stage of the TBC unit 100 to prevent deterioration of image quality.
상술한 바와 같이 본 발명은 TBC전단에서 완전한 Y/C인터리이브가 이루어지게 하여 정확한 시간축 보정을 할 수 있는 이점이 있고, 이에 따라 재생화질이 개선되는 장점을 지닌다.As described above, the present invention has the advantage that accurate Y-C interleaving can be made at the TBC shear, so that correct time-base correction can be made, and thus the reproduction quality is improved.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920012890A KR0167997B1 (en) | 1992-07-20 | 1992-07-20 | The preprocessing circuit for time axis compensation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920012890A KR0167997B1 (en) | 1992-07-20 | 1992-07-20 | The preprocessing circuit for time axis compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940003402A KR940003402A (en) | 1994-02-21 |
KR0167997B1 true KR0167997B1 (en) | 1999-03-20 |
Family
ID=19336607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920012890A KR0167997B1 (en) | 1992-07-20 | 1992-07-20 | The preprocessing circuit for time axis compensation |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0167997B1 (en) |
-
1992
- 1992-07-20 KR KR1019920012890A patent/KR0167997B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940003402A (en) | 1994-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0730860A (en) | Phase locked loop synchronization device for re-sampling system having incompatible input output sampling rate | |
US4985757A (en) | Digital video signal processing system | |
JPH03238973A (en) | Picture-superposition control circuit | |
JPH0544880B2 (en) | ||
KR910010112B1 (en) | Synthesizing device for video signal | |
US5444495A (en) | Muse-NTSC converter having two oscillators | |
US4731675A (en) | Dropout correcting apparatus wherein dropout detecting flog signal is superimposed on reproduced video signal | |
US4870490A (en) | Television receiver | |
KR0167997B1 (en) | The preprocessing circuit for time axis compensation | |
JPS63261976A (en) | Chroma demodulator | |
KR920007606B1 (en) | Method and apparatus for image signal process | |
JPH09238362A (en) | Information processor with television display function | |
JPH05199543A (en) | Digital video signal processing circuit | |
KR100469233B1 (en) | Tv video signal decoder | |
JP2773863B2 (en) | Video signal synthesizer | |
EP0293217A2 (en) | Memory system for a television video signal | |
JP3338188B2 (en) | Superimpose circuit | |
KR940008803B1 (en) | Ntsc/pal converting circuit | |
KR0123724B1 (en) | Sync signal generation apparatus and video signal processing apparatus using it | |
JP2001112016A (en) | Video signal processing unit | |
JPS61267489A (en) | Time base compensating device of color picture signal | |
KR890003519B1 (en) | Video tape recorder | |
JPH01177794A (en) | Digital video encoder | |
JPS60180290A (en) | Television receiver | |
JPH09205656A (en) | Video signal sampling rate converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050830 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |