KR0166827B1 - 반도체 칩의 실장구조 - Google Patents

Abstract

본 발명은 반도체 칩의 실장구조에 관한 것으로, 기판의 본딩패드와 칩의 범프와의 상호 접촉을 견고히 하여 전기적 특성 및 평탄도를 향상시키는데 적당한 반도체 칩의 실장구조를 제공하기 위한 것이다.

이를 위한 본 발명의 반도체 칩의 실장구조는 기판의 본딩패드와 칩의 범프와의 인터 켄넥션에 있어서, 전도 볼에 의한 기판의 본딩패드와 칩의 범프와의 상호 접촉부위가 요철형성용 펀처에 의해 돌기형태를 갖도록 형성됨을 특징으로 한다.

Description

반도체 칩의 실장구조

제1도는 일반적인 ACA/ACF를 이용한 인터 컨넥션을 나타낸 도면.

제2도(a),(b)는 종래 이방성 전도필름을 이용한 인터 컨넥션을 나타낸 도면.

제3도는 본 발명에 따른 요철형성용 펀처를 나타낸 도면.

제4도(a)~(c)는 본 발명의 인터 컨넥션에 따른 실시예를 나타낸 도면.

본 발명은 반도체 칩의 실장구조에 관한 것으로, 특히, 기판의 본딩패드와 칩의 범프와의 상호 접촉(Interconnection)을 견고히 하여 전기적 특성 및 평탄도를 향상시키는데 적당하도록 한 반도체 칩의 실장구조에 관한 것이다.

반도체 패키지 기술의 급격한 변화는 기존의 와이어 본딩에 의한 상호연결 기술에서 범프(Bump)를 이용한 TAB, 플립-칩(Flip-chip)으로 발전되었다.

최근에는 이방성 전도체(ACA : Anisotropic Conductive Adhesive), 또는 이방성 전도필름(ACF : Anisotropic Conductive Adhesive)을 범프가 형성된 칩과 기판패드 사이에 삽입시켜 상호 연결한다.

제1도는 일반적인 ACF/ACA를 이용한 인터 컨넥션을 나타낸 단면도로서, 이방성 전도체와 이방성 전도필름의 상호연결 공정은 이방성 전도체는 액상의 인터 컨넥션의 매개체로서, 이방성 전도필름은 필름형태의 인터 컨넥션의 매개체로서, 상호 연결하고자 하는 부위에 상기 ACA 및 ACF를 분배한 후 압착하면 전도성 입자(Particle)가 Z축 방향으로만 전송선 역할을 한다.

이때 자외선을 이용한 큐어링 공정을 통해 완전한 전기적 패스(Path)를 구현한다.

이하, 첨부도면을 참조하여 종래의 반도체 칩의 실장구조를 설명하면 다음과 같다.

첨부도면 제2도(a)~(b)는 종래 이방성 전도필름(ACF)을 이용한 기판의 패드와 칩의 범프와의 인터 컨넥션을 나타낸 단면도로서, 제2도(a)에서와 같이, 기판의 본딩패드(1)와 반도체 칩의 범프(2) 사이에 이방성 전도필름(3)을 삽입하여 이를 가열(약 150~400℃)한 상태에서 제2도(b)에서와 같이, 압력을 가하면 반도체 칩의 범프(2) 부분과 기판의 본딩패드(1) 사이의 전도 볼(Ball)(3a)에 의해 전기적 패스(Path)가 형성되어 인터 컨넥션이 구현된다.

그러나 상기와 같은 종래의 반도체 칩의 실장구조는 범프표면의 평탄도가 불량하였을 때는 전도 볼(Ball)이 전기적인 패스를 형성하지 못하거나 패스를 형성했다 하더라도, 신뢰성이 현격히 저하되는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 기판의 전극단자 및 칩의 범프를 요철형태로 구성하여 범프와 기판의 본딩패드와의 전기적 특성을 향상시키는 반도체 칩의 실장구조를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 반도체 칩의 실장구조는 기판의 본딩패드와 칩의 범프와의 인터 컨넥션에 있어서, 전도 볼에 의한 기판의 본딩패드와 칩의 범프와의 상호 접촉부위가 요철형성용 펀처에 의해 돌기형태를 갖도록 형성됨을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명의 반도체 칩의 실장구조를 설명하면 다음과 같다.

첨부도면 제3도는 본 발명에 따른 기판의 본딩패드 및 칩의 범프에 요철을 형성하기 위한 요철형성용 펀처를 나타낸 것이고, 제4도는 요철형성된 칩의 범프 및 기판의 본딩패드에 대한 실시예를 나타낸 것이다.

먼저, 요철형성용 펀처는 제3도에서와 같이, 금형가공법을 이용하는데 아래와 같은 조건을 만족해야 한다.

W₃≥ 전도 볼 사이즈, H ≥ 전도 볼 사이즈, W₂≥ 1.5 × W₁

여기서 W₃은 골(요부)의 폭이고, W₂는 마루면의 폭이며, W₁은 마루면간의 간격이다. 그리고 H는 마루면과 골면간의 높이를 말한다.

상기와 같은 조건은 전도 볼 사이즈에 따라 범프 및 기판의 본딩패드에 형성될 요철의 사이즈를 최적화하여 전기적 특성을 향상시키기 위함이다.

일반적으로 가장 많이 사용되는 범프의 사이즈는 약 50~150㎛이고, 전도 볼 사이즈는 약 5~15㎛이다.

한편 펀처의 코우닝 공정시 요철형성 부위의 조정에 있어서, 칩 범프에 요철 가공시에는 사전에 FAB 공정에서 제작된 얼라인 키(Key)를 이용하고 기판의 본딩패드에 요철 가공시에는 미리 기판에 제작된 얼라인 키를 이용하며 펀처의 금속돌기의 개수는 코우닝 가공에 의해 임의로 설정한다.

이어서, 제4도 (a)~(c)는 본 발명에 따른 요철형성된 칩 범프 및 기판의 본딩패드에 대한 실시예를 나타낸 것으로서, (a)는 요철이 칩 범프에만 형성된 예를 나타낸 것이고, (b)는 기판의 본딩패드에만 요철이 형성됨을 나타낸 것이며, (c)는 상기 범프 및 기판의 본딩패드 양쪽에 요철이 상,하 매칭(Matching)되도록 형성됨을 나타낸 것으로서, 요철을 형성하고자 하는 칩의 범프 및 기판의 본딩패드 부위에 요철형성용 펀처를 이용하여 상온상태 또는 가열상태에서 펀칭가공한다.

이때 상온상태 또는 가열상태에서 펀칭가공을 실시하는 것은 펀처에 의해 형성된 전극돌기 주위부의 평탄도를 가압 과정에서 향상시키기 위함이다.

이상 상술한 바와 같이 기판의 본딩패드와 칩의 범프와의 인터 컨넥션에 의한 전기적 패스형성시 본딩패드 및 칩의 범프에 요철을 형성하여 전도 볼에 의한 전기적 특성 및 요철부위의 평탄도를 향상시키는 효과가 있다.

Claims (7)

1. 기판의 본딩패드와 칩의 범프와의 인터 컨넥션에 있어서, 전도 볼에 의한 기판의 본딩패드와 칩의 범프와의 상호 접촉부위가 요철형성용 펀처에 의해 돌기형태를 갖도록 형성됨을 특징으로 하는 반도체 칩의 실장구조.
2. 제1항에 있어서, 상기 돌기형태는 칩의 범프부위에만 형성함을 특징으로 하는 반도체 칩의 실장구조.
3. 제1항에 있어서, 상기 돌기형태는 기판의 본딩패드 부위에만 형성함을 특징으로 하는 반도체 칩의 실장구조.
4. 제1항에 있어서, 상기 돌기형태는 기판의 본딩패드와 칩의 범프와 상호 매칭되도록 양쪽 모두 형성함을 특징으로 하는 반도체 칩의 실장구조.
5. 제1항에 있어서, 요철형성용 펀처의 외부 금속돌기는 마루면의 폭(W₂) ≥ 마루면간의 간격(W₁) × 1.5, 골의 폭(W₃) ≥ 전도 볼 사이즈, 마루면과 골면간의 높이(H) ≥ 전도 볼 사이즈 조건을 만족함을 특징으로 하는 반도체 칩의 실장구조.
6. 제1항에 있어서, 상기 돌기형성시 미세가공을 위해 사전에 웨이퍼에 제작된 얼라인 키, 기판에 제작된 얼라인 키를 이용함을 특징으로 하는 반도체 칩의 실장구조.
7. 제5항에 있어서, 상기 외부금속 돌기는 상온 또는 가열상태에서 복수개의 형성됨을 특징으로 하는 반도체 칩의 실장구조.