KR0166746B1 - 시분할 다중화방식의 동보상장치 - Google Patents

시분할 다중화방식의 동보상장치 Download PDF

Info

Publication number
KR0166746B1
KR0166746B1 KR1019950021359A KR19950021359A KR0166746B1 KR 0166746 B1 KR0166746 B1 KR 0166746B1 KR 1019950021359 A KR1019950021359 A KR 1019950021359A KR 19950021359 A KR19950021359 A KR 19950021359A KR 0166746 B1 KR0166746 B1 KR 0166746B1
Authority
KR
South Korea
Prior art keywords
pixel data
latch
data
nibble
input
Prior art date
Application number
KR1019950021359A
Other languages
English (en)
Other versions
KR970009409A (ko
Inventor
김제익
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950021359A priority Critical patent/KR0166746B1/ko
Publication of KR970009409A publication Critical patent/KR970009409A/ko
Application granted granted Critical
Publication of KR0166746B1 publication Critical patent/KR0166746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 동화상 복호기의 동보상장치에서 하드웨어적 규모가 큰 배럴시프터의 하드웨어양을 줄일 수 있도록 한 시분할 다중화방식의 동보상장치에 관한 것이다. 본 발명의 동보상장치는 래치와 멀티플렉서 등의 수단을 이용하여 바이트단위 입력을 니블단위로 변환하여 배럴시프터의 데이타폭을 줄일 수 있도록 하고, 후에 니블단위를 다시 바이트단위로 하여 반화소 동보상을 위한 데이타를 출력할 수 있도록 구성된다.

Description

시분할 다중화방식의 동보상장치
제1도는 종래의 동화상 복호기에서 동보상장치의 일부를 나타내는 구성도.
제2도는 제1도의 동보상장치에서 배럴시프터에 대한 동작을 설명하기 위한 개념도.
제3도는 본 발명의 바람직한 실시예에 따른 시분할 다중화방식의 동보상장치를 나타내는 구성도.
* 도면의 주요부분에 대한 부호의 설명
31,32,33,37,38,39,41 : 래치 34,35,40,41 : 멀티플렉서
36 : 배럴시프터
본 발명은 동화상 복호기에서의 동보상(Motion Compensation)장치에 관한 것으로, 보다 상세하게는, 반화소(Half-Pixel) 동보상을 위한 데이타 처리에서 처리단위를 바이트(Byte)에서 니블(Nibble)로 하는 시분할 다중화방식을 통해 수행하므로써 배럴시프터의 크기를 줄일 수 있도록 한 시분할 다중화방식의 동보상장치에 관한 것이다.
최근에는 화질의 개선을 위하여 영상신호를 디지탈데이타로 부호화하여 처리하는 방식이 보편화되고 있다. 그러나 영상신호를 디지탈데이타로 부호화하는 경우, 데이타량이 상당히 많게 된다. 이러한 문제를 해결하기 위한 종래의 영상부호화시스템은 변환부호화, DPCM(Differential Pulse Code Modulation), 벡터양자화 및 가변장부호화(Variable Length Coding) 등을 사용하여 디지탈 영상신호에 포함되어 있는 용장성 데이타(Redundancy Data)를 제거하여 전체 데이타량을 감소시킨다. 일반적인 동화상부호기에서는 한 프레임의 디지탈 영상신호를 M×N화소들의 비데오블록들로 나누고, 이 M×N화소들로 이루어진 비데오블록들에 대해 DCT(Discrete Cosine Transform), WHT(Walsh-Hadamard Transform), DFT(Discrete Fourier Transform), 또는 DST(Discrete Sine Transform)중의 하나를 사용하여 변환을 수행한 후 변환계수값들을 양자화한다. 소정의 양자화제어신호(Qss)에 따라 입력하는 데이타를 양자화시키는 양자화에 관련한 기술은 잘 알려진 것이므로 그 구체적인 설명은 생략한다. 양자화된 데이타는 가변장부호화하여 데이타량을 더욱 압축시키며, 양자화된 데이타를 역양자화 및 역변환하여 동보상을 수행한다.
한편, 부호화된 영상데이타는 제1도와 같은 동보상장치를 구비하고 있는 동화상 복호기로 입력된다. 동화상 복호기에서는 부호화된 영상데이타를 가변장복호화하고 동화상 부호기에서의 역양자화 및 역변환과의 동일한 기능을 수행한다. 한편, 제1도에 도시한 바와 같은 동보상장치를 통해 동화상 부호기에서의 동보상과정을 통해 구한 동벡터(MV)에 대응하는 화소값들을 메모리로부터 읽어내는 동보상을 수행한다.
제1도의 동보상장치는 바이트단위의 화소 16개로 나타낸 데이타(16×8bit)를 메모리(미도시됨)로부터 교대로 입력받아 래칭하기 위한 두개의 래치(11,12)와, 두 래치(11,12)에서 래칭된 데이타를 입력받아 동벡터의 수평성분(MV-H)에 따라 시프트된 윈도우내에 들어있는 바이트단위의 화소 17개로 나타내어진 데이타(17×8bit)를 출력하는 배럴시프터(Barrel Shifter)(13)를 구비하고 있다. 배럴시프터(13)에는 배럴시프터(13)에서 출력되는 데이타(17×8bit의 화소)를 래칭하여 출력하는 래치(14)가 연결되도록 구성된다.
제1도에서, 메모리(미도시)로부터 공급되는 16×8-비트 데이타는 먼저, 제1래치(11)에 입력되어 래칭된다. 다음에 공급되는 16×8-비트 데이타는 제2래치(12)에 입력되어 래칭된다. 이때 배럴시프터(13)는 제1래치(11)와 제2래치(12)에서 래칭되어 출력되는 각각의 16×8-비트 데이타를 인가받아, 동화상 부호기로부터 전송된 동벡터의 수평성분(MV-H)에 따라 17×8-비트 데이타를 선택하여 출력한다. 보다 상세하게는, 동보상을 실시간 처리하기 위해서는 한번에 여러개의 화소(Pixel)를 동시에 처리해야 하며, 이를 위해 메모리의 데이타폭을 동시에 처리하고자 하는 화소수만큼 늘려준다. MPEG(Moving Picture Experts Group)에서의 일반적인 동보상단위인 매크로블록(Macro Block;MB)은 휘도신호(Y)에 대해 16화소×16행이며, 이 16화소를 한번에 처리하도록 한다. 이때, 제2도에 도시한 바와 같이 매크로블록(MB)내에서 1행을 처리하기 위해서는 반화소(Half Pixel)를 고려할 경우 17화소가 필요하다. 그래서 동일한 행의 인접한 매크로블록 ①과 ②의 16화소들을 읽어내고 동벡터의 수평성분에 따라 32개의 화소중 16개의 반화소를 구하기 위한 17개의 화소를 선택한다. 32개의 화소에서 17개의 화소를 선택하는 역할은 배럴시프터(13)에서 수행한다. 이렇게 선택된 17화소 즉, 17×8-비트 데이타는 제3래치(14)로 인가되어 래칭된 후 반화소 동보상을 위한 데이타로 출력된다.
하지만, 위와 같은 종래의 동보상장치에서 배럴시프터는 바이트단위의 화소 31개를 입력받아 17개를 출력하므로 이 데이타폭이 넓어서 배선을 하기 곤란하며 이에 따른 하드웨어 구현에 부담이 생기는 문제점이 있었다. 또한 입력 데이타율에 비해 출력데이타율이 거의 절반으로 낮아지는 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 문제점들을 해결할 수 있도록 다수의 래치와 멀티플렉서를 추가 구성하여 입력데이타의 바이트단위를 니블로 분할하는 시분할 다중화방식을 통해 반화소 동보상에 필요한 데이타 처리를 함으로써 배럴시프터의 데이타폭을 줄이는 시분할 다중화방식의 동보상장치를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명의 시분할 다중화방식의 동보상장치는 동화상 복호기에서의 반화소 동보상을 위한 데이타를 처리하는 동보상장치에 있어서 입력되는 바이트단위의 M개 화소데이타들을 니블단위의 M개 화소데이타들로 분할하여, 그중 인접하게 입력돠는 M개 화소데이타들의 상위 니블부분과 인접하게 입력되는 M개 화소데이타들의 하위 니블부분을 교대로 출력하는 분할수단과, 상기 분할수단으로부터 두개의 니블단위 M개 화소데이타를 인가받고, 입력되는 동벡터의 수평성분에 따라 시프트되는 윈도우내에 들어있는 니블단위의 N개 화소데이타를 선택하여 출력하는 배럴시프터, 및 상기 배럴시프터에서 선택된 니블단위의 N개 화소데이타를 n개 화소데이타로 나누고, 그중 인접하게 선택되는 N개 화소데이타의 상위 n개 화소데이타와 인접하게 선택되는 N개 화소데이타의 하위 n개 화소데이타를 합쳐서 바이트단위로 만들고, 그 바이트단위의 n개 화소데이타를 반화소 동보상을 위한 데이타로 출력하는 합침수단을 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제3도는 본 발명에 따른 시분할 다중화방식의 동보상장치를 나타내는 구성도이다. 도시한 바와 같이, 본 발명의 동보상장치는 메모리(미도시)로부터 공급되는 바이트단위의 16화소 데이타들을 니블단위로 변환하기 위해, 입력데이타를 교대로 래칭하기 위한 두개의 래치(31,32)와, 제1래치(31)에서 래칭된 16화소 데이타중 상위 니블(High Nibble;H)부분을 입력받아 래칭하기 위한 제3래치(33)를 구비하고 있다. 제3래치(33)와 제1래치(31)에는 제3래치(33)에서 래칭된 16화소 데이타의 상위 니블부분(16×4bit)과 제1래치(31)에서 래칭된 16화소 데이타의 하위 니블부분(16×4bit)을 입력받아 교대로 선택하여 출력하는 제1멀티플렉서(34)가 연결된다. 제2래치(32)에는 제2래치(32)에서 래칭된 16화소 데이타의 상위 니블부분(16×4bit)과 하위 니블부분(16×4bit)을 교대로 입력받아 출력하는 제2멀티플렉서(35)가 연결된다. 제1멀티플렉서(34)와 제2멀티플렉서(35) 사이에는 멀티플렉서(34,35)에서 선택하여 출력되는 니블단위의 16화소 데이타들을 각각 인가받고 동벡터의 수평성분(MV-H)에 따라 32화소중 17화소를 선택하여 출력하는 배럴시프터(36)가 연결된다. 배럴시프터(36)에는 배럴시프터(36)에서 선택하여 출력된 니블단위의 17화소 데이타들을 바이트단위로 변환하기 위해, 하위 니블부분의 17화소 데이타를 입력받아 래칭하기 위한 제4래치(37)와, 상위 니블부분의 17화소 데이타를 입력받아 래칭하기 위한 제5래치(38), 및 제4래치 (37)에서 래칭된 하위 니블부분의 17화소 데이타중 상위 9화소 데이타를 입력받아 래칭하기 위한 제6래치(39)를 구비하고 있다. 제6래치(39)와 제4래치(37) 사이에는 제6래치(39)에서 래칭된 하위 니블부분의 상위 9화소 데이타와 제4래치(37)에서 래칭된 하위 니블부분의 하위 9화소데이타를 입력받아 교대로 선택하여 출력하기 위한 제3멀티플렉서(40)가 연결된다. 제5래치(38)에는 제5래치(38)에서 래칭된 상위 니블부분의 16화소 데이타중 상위 9화소 데이타와 하위 9화소 데이타를 교대로 입력받아 출력하기 위한 제4멀티플렉서(41)가 연결된다. 제3멀티플렉서(40)와 제4멀티플렉서(41) 사이에는 멀티플렉서(40,41)에서 선택하여 출력되는 니블단위의 9화소 데이타들을 각각 인각받아 래칭한 후 9화소 데이타를 바이트단위로 하여 출력하는 제7래치(42)가 연결되도록 구성된다.
이와 같이 구성된 본 발명의 시분할 다중화방식의 등보상장치에 대한 동작을 좀더 구체적으로 설명한다.
메모리(미도시)로부터 공급되는 바이트단위 16화소 데이타들을 니블단위로 처리하기 위해, 먼저 제1래치(31)는 클럭(미도시)에 따라 입력되는 바이트단위 16화소 데이타를 래칭한다. 제2래치(32)는 다음 클럭에 따라 입력되는 바이트단위 16화소 데이타를 래칭한다. 이때, 제1래치(31)는 래칭하고 있던 바이트단위의 16화소 데이타들을 니블단위로 구분하고, 그중 상위 니블에 해당하는 데이타를 제3래치(33)로 인가한다. 제3래치(33)는 제1래치(31)로부터 인가되는 상위 니블의 16화소 데이타를 래칭한다. 여기서, 제3래치(33)는 한 명령어의 수행이 끝나기 전에 다른 명령어의 수행을 시작하는 연산방법인 파이프라인(Pipeline)동작중에 상위 니블의 값이 파손되지 않도록 저장하는 역할을 한다. 다시, 다음 클럭에 따라 메모리로부터 새로운 데이타가 제1래치(31)에 인가되면 제1래치(31)는 래칭하고 있던 나머지 하위 니블에 해당되는 데이타를 제1멀티플렉서(34)로 출력함과 동시에 인가된 데이타를 래칭한다. 제1멀티플렉서(34)는 제1래치(31)로부터 인가되는 하위니블의 데이타를 배럴시프터(36)로 출력한다. 이때, 제2래치(32)도 래칭하고 있던 바이트단위의 16화소 데이타를 니블단위로 구분하고, 그중 하위니블에 해당되는 데이타를 제2멀티플렉서(35)로 인가한다. 제2멀티플렉서(35)는 제2래치(32)로부터 인가되는 하위 니블의 데이타를 배럴시프터(36)로 출력한다. 배럴시프터(36)는 제1멀티플렉서(34)와 제2멀티플렉서(35)로부터 인가되는 동일 행(Row)의 인접한 매크로블록(MB) 각각의 16화소 데이타(제2도 참조)중 하위 니블단위에 해당되는 데이타를 각각 인가받고, 동벡터의 수평성분(MV-H)에 따라 시프트된 윈도우내에 들어있는 니블단위의 17화소 데이타를 선택하여 제4래치(37)로 출력한다. 제4래치 (37)는 배럴시프터(36)에서 선택하여 출력된 데이타를 래칭한다. 한편, 다시 메모리로부터 바이트단위의 16화소 데이타가 공급되어 제2래치(32)로 인가되면 제2래치(32)는 래칭하고 있던 나머지 상위 니블의 16화소 데이타를 제2멀티플렉서(35)로 출력하고 인가된 데이타를 래칭한다. 이때, 제3래치(33)도 래칭하고 있던 니블단위 16화소 데이타를 제1멀티플렉서(34)로 출력한다. 제1멀티플렉서(34)와 제2멀티플렉서(35)는 제3래치(33)와 제2래치(32)로부터 인가되는 상위 니블의 16화소 데이타를 각각 배럴시프터(36)로부터 인가되는 동일 행의 인접한 매크로블록 각각의 16화소 데이타중 상위 니블단위에 해당하는 데이타를 각각 인가받고, 동벡터의 수평성분(MV-H)에 따라 시프트된 윈도우내에 들어있는 니블단위의 17화소 데이타를 선택하여 제5래치(38)로 출력한다. 여기서, 배럴시프터(36)의 출력이 저장되는 동작과 메모리로부터 공급되는 데이타를 저장하는 동작이 동시에 이루어진다.
제4래치(37)는 래칭하고 있는 하위 니블단위의 17화소 데이타중 상위 9화소 데이타(16-8화소)를 제6래치(39)로 출력하고, 하위 9화소 데이타(8∼0화소)를 제3멀티플렉서(40)로 출력한다. 여기서 9번째 화소 데이타 (8화소)를 오버랩(Overlap)하는 이유는 바이트단위 17화소 데이타에서 반화소 동보상을 위한 16화소 데이타를 구하는 경우에 마찬가지로, 니블단위로 분할되어진 화소 데이타들로부터 반화소 동보상을 위한 각각의 8화소 데이타를 구하기 위해서이다. 제6래치(39)는 제4래치(37)로부터 인가되는 하위 니블단위의 상위 9화소 데이타를 래칭한다. 이때, 제5래치(38)는 래칭하고 있는 상위 니블단위의 17화소 데이타중 9개 화소 데이타를 제4멀티플렉서(41)로 출력한다. 제3멀티플렉서(40)와 제4멀티플렉서(41)는 제4래치(37)와 제5래치(38)로부터 인가되는 니블단위 17화소 데이타중 하위 9화소 데이타들 각각을 선택하여 제7래치(42)로 출력한다. 제7래치(42)는 멀티플렉서(40,41)에서 선택하여 출력된 두개의 니블단위 하위 9화소 데이타들을 합하여 래칭한 후 바이트단위 9화소 데이타를 출력한다. 한편, 제6래치(39)에 래칭되어 있는 니블단위 9화소 데이타와 제5래치(38)에 래칭되어 있는 상위 니블의 9화소 데이타를 제3멀티플렉서(40) 및 제4멀티플렉서(41)를 통해 제7래치(42)로 인가된다. 제7래치(42)는 멀티플렉서(40,41)에서 선택하여 출력된 두개의 니블단위 상위 9화소 데이타들을 합하여 래칭한 후 바이트단위 9화소 데이타를 출력한다. 제7래치(42)에서 출력되는 바이트단위 9화소 데이타들은 반화소 동보상을 위한 데이타이다.
이와 같은 모든 동작은 서로 독립적으로 파이프라인동작이 가능하므로 최초의 데이타가 입력된 후 5클럭 이후에 결과가 연속하여 출력된다.
상술한 바와 같이, 본 발명은 시분할 다중화방식의 동보상장치에 관한 것으로 반화소 동보상을 위한 데이타를 취사 선택하기 위해 사용하던 배럴시프터의 데이타폭이 바이트단위이던 종래에 비해서 바이트를 니블단위로 하는 시분할 다중화방식을 통해 처리 하므로써 하드웨어적으로 부담이 되던 배럴시프터의 데이타폭을 대폭 줄일 수 있는 효과를 갖는다.

Claims (6)

  1. 동화상 복호기에서의 반화소 동보상을 위한 데이타를 처리하는 동보상장치에 있어서, 입력되는 바이트단위의 M개 화소데이타들을 니블단위의 M개 화소데이타들로 분할하여, 그중 인접하게 입력되는 M개 화소데이타들의 상위 니블부분과 인접하게 입력되는 M개 화소데이타들의 하위 니블부분을 교대로 출력하는 분할수단; 상기 분할수단으로부터 두개의 니블단위 M개 화소데이타를 인가받고, 입력되는 동벡터의 수평성분에 따라 시프트되는 윈도우내에 들어있는 니블단위의 N개 화소데이타를 선택하여 출력하는 배럴시프터 ; 및 상기 배럴시프터에서 선택된 니블단위의 N개 화소데이타를 n개 화소데이타로 나누고, 그중 인접하게 선택되는 N개 화소데이타의 상위 n개 화소데이타와 인접하게 선택되는 N개 화소데이타의 하위 n개 화소데이타를 합쳐서 바이트단위로 만들고 그 바이트단위의 n개 화소데이타를 반화소 동보상을 위한 데이타로 출력하는 합침수단을 포함하는 시분할 다중화방식의 동보상장치.
  2. 제1항에 있어서, 상기 분할수단은 입력되는 바이트단위의 M개 화소데이타를 교대로 래칭하기 위한 두개의 래치; 상기 두개의 래치중 제2래치에 데이타가 입력되면 제1래치에서 래칭하고 있는 바이트단위의 M개 화소데이타중 상위 니블단위의 M개 화소데이타를 인가받아 래칭하기 위한 제3래치; 상기 제1래치에 데이타가 입력되면 제1래치에서 래칭하고 있는 바이트단위의 M개 화소데이타중 하위 니블단위의 M개 화소데이타를 인가받고 제2래치에 데이타가 입력되면 제3래치에서 래칭하고 있는 상위 니블단위의 M개 화소데이타를 인가받아 교대로 선택하여 출력하는 제1멀티플렉서; 및 상기 제1래치에 데이타가 입력되면 제2래치에서 래칭하고 있는 바이트단위의 M개 화소데이타중 하위 니블단위의 M개 화소데이타를 인가받고 제2래치에 데이타가 입력되면 제2래치에서 래칭하고 있는 바이트단위의 M개 화소데이타중 상위 니블단위의 M개 화소데이타를 인가받아 교대로 선택하여 출력하는 제2멀티플렉서를 구비함을 특징으로 하는 시분할 다중화 방식의 동보상장치.
  3. 제1항에 있어서, 상기 합침수단은 상기 배럴시프터로부터 인가되는 니블단위의 N개 화소데이타를 교대로 래칭하기 위한 두개의 래치; 상기 두개의 래치중 제5래치에 데이타가 입력되면 제4래치에서 래칭하고 있는 니블단위의 N개 화소데이타중 상위 n개 화소데이타를 인가받아 래칭하기 위한 제6래치; 상기 제4래치에 데이타가 입력되면 제4래치에서 래칭하고 있는 니블단위의 N개 화소데이타중 하위 n개 화소데이타를 인가받고 제5래치에 데이타가 입력되면 제6래치에서 래칭하고 있는 상위 n개 화소데이타를 인가받아 교대로 선택하여 출력하는 제3멀티플렉서; 상기 제4래치에 데이타가 입력되면 제5래치에서 래칭하고 있는 니블단위의 N개 화소데이타중 하위 n개 화소데이타를 인가받고 제5래치에 데이타가 입력되면 제5래치에서 래칭하고 있는 니블단위의 N개 화소데이타중 상위 n개 화소데이타를 인가받아 교대로 선택하여 출력하는 제4멀티플렉서; 및 상기 제3멀티플렉서와 제4멀티플렉서로부터 각각 인가되는 니블단위의 n개 화소데이타를 합하여 래칭한 후 바이트단위의 n개 화소데이타를 출력하기 위한 제7래치를 구비함을 특징으로 하는 시분할 다중화방식의 동보상장치.
  4. 제2항에 있어서, 상기 분할수단에서 제1래치와 제2래치에는 바이트단위의 16개 화소데이타들이 각각 입력되고, 제3래치에는 제1래치에서 래칭하고 있는 바이트단위의 16개 화소데이타중 상위 니블단위의 16개 화소데이타가 입력되는 것을 특징으로 하는 시분할 다중화방식의 동보상장치.
  5. 제3항에 있어서, 상기 합침수단에서 제4래치와 제5래치에는 하위 니블단위의 17개 화소데이타와 상위니블단위의 17개 화소데이타가 각각 입력되고, 제6래치에는 제4래치에서 래칭하고 있는 하위니블단위의 17개 화소데이중 상위 9개 화소데이타가 입력되며, 제3멀티플렉서에는 제4래치에서 래칭하고 있는 하위니블단위의 17개화 소데이타중 하위 9개 화소데이타와 제6래치에서 래칭하고 있는 상위 9개 화소데이타가 교대로 입력되고, 제4멀티플렉서에는 제5래치에서 래칭하고 있는 상위니블단위의 17개 화소데이타중 하위 9개 화소데이타와 상위 9개 화소데이타가 교대로 입력되는 것을 특징으로 하는 시분할 다중화방식의 동보상장치.
  6. 제5항에 있어서, 상기 합침수단에서는 니블단위의 17개 화소데이타중 9번째 화소데이타가 오버랩되는 것을 특징으로 하는 시분할 다중화방식의 동보상장치.
KR1019950021359A 1995-07-20 1995-07-20 시분할 다중화방식의 동보상장치 KR0166746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021359A KR0166746B1 (ko) 1995-07-20 1995-07-20 시분할 다중화방식의 동보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021359A KR0166746B1 (ko) 1995-07-20 1995-07-20 시분할 다중화방식의 동보상장치

Publications (2)

Publication Number Publication Date
KR970009409A KR970009409A (ko) 1997-02-24
KR0166746B1 true KR0166746B1 (ko) 1999-03-20

Family

ID=19421021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021359A KR0166746B1 (ko) 1995-07-20 1995-07-20 시분할 다중화방식의 동보상장치

Country Status (1)

Country Link
KR (1) KR0166746B1 (ko)

Also Published As

Publication number Publication date
KR970009409A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
KR0134483B1 (ko) 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder)
US6823016B1 (en) Method and system for data management in a video decoder
KR940023246A (ko) 예측 인코드 비디오 신호 재생 장치 및 방법
EP0592351B1 (en) Image decoder
JPH06252775A (ja) 復号化装置
KR100275933B1 (ko) 엠펙디코더의 역이산여현변환장치
KR19990036188A (ko) 부호화된 디지탈 비디오 신호의 복호화 방법 및 장치
US7319794B2 (en) Image decoding unit, image encoding/ decoding devices using image decoding unit, and method thereof
JP3615241B2 (ja) ビデオデータデコーダのアーキテクチャ
KR20010072420A (ko) 이미지 프로세싱 동안에 2차원 변환을 실행하기 위한 회로및 방법
JP4440776B2 (ja) Ｍｐｅｇビデオビットストリームデコーダシステム及び方法
KR100204475B1 (ko) 개선된 프레임 재배열 장치
KR0166746B1 (ko) 시분할 다중화방식의 동보상장치
US5805483A (en) Method of converting data outputting sequence in inverse DCT and circuit thereof
KR950006769B1 (ko) 고선명 텔레비젼의 색차신호 동벡터 추출방법 및 움직임 보상장치
KR0178746B1 (ko) 매크로블럭의 반픽셀처리장치
US7391909B2 (en) Data manipulation
US7072400B2 (en) Inverse zigzag scanning of a matrix of video data values and manipulation
JP3744018B2 (ja) ブロック画像シフト装置及び画像復号器
KR970002480B1 (ko) 화면분할구조에 적용되는 움직임보상장치
US20050025247A1 (en) Apparatus for parallel calculation of prediction bits in a spatially predicted coded block pattern and method thereof
KR100269426B1 (ko) 개선된프레임메모리를갖는움직임보상장치
KR970004917Y1 (ko) 파이프라인 방식 화상처리장치의 번지지정장치
KR0128883B1 (ko) 영상 복호기에 있어서 개선된 구조의 메모리부를 갖는 반픽셀 움직임 보상회로
KR0180168B1 (ko) 영상부호화를 위한 프레임 재배열 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee