KR0165492B1 - Method and circuit for controlling static ram card for 8-bit - Google Patents
Method and circuit for controlling static ram card for 8-bit Download PDFInfo
- Publication number
- KR0165492B1 KR0165492B1 KR1019950005263A KR19950005263A KR0165492B1 KR 0165492 B1 KR0165492 B1 KR 0165492B1 KR 1019950005263 A KR1019950005263 A KR 1019950005263A KR 19950005263 A KR19950005263 A KR 19950005263A KR 0165492 B1 KR0165492 B1 KR 0165492B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- ram card
- static
- significant bit
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/221—Static RAM
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Static Random-Access Memory (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
본 발명에 따른 8비트용 스테이틱-램 카드의 제어 방법은, 입력되는 주소 버스의 최하위비트의 논리값에 따라, 기록 또는 판독될 8비트 데이터를 짝수 및 홀수 바이트로 구분하여 수용하는 8비트용 스테이틱-램 카드의 제어 방법이다. 이 방법은, 스테이틱-램 카드에 주소를 공급하는 카운터에서, 최하위비트 출력에 대한 반전신호와 반전되지 않은 신호를 얻는 단계를 포함한다. 다음에, 읽기 모드인 경우, 상기 반전신호를 상기 스테이틱-램 카드의 어드레스의 최하위비트로 사용한다. 또한, 쓰기 모드인 경우, 상기 반전되지 않은 신호를 상기 스테이틱-램 카드의 어드레스의 최하위비트로 사용한다.The control method of the 8-bit static RAM card according to the present invention is for 8-bit for accommodating 8-bit data to be written or read, divided into even and odd bytes according to the logic value of the least significant bit of the input address bus. It is a control method of a static RAM card. The method includes obtaining an inverted signal and an uninverted signal for the least significant bit output at a counter that supplies an address to the static-RAM card. Next, in the read mode, the inverted signal is used as the least significant bit of the address of the static RAM card. In the write mode, the uninverted signal is used as the least significant bit of the address of the static RAM card.
Description
제1도는 통상적인 방식에 따라 8비트용 스테이틱-램 카드를 제어하는 블럭의 회로도이다.1 is a circuit diagram of a block for controlling an 8-bit static-ram card in a conventional manner.
제2도는 본 발명에 따라 8비트용 스테이틱-램 카드를 제어하는 블럭의 회로도이다.2 is a circuit diagram of a block for controlling a 8-bit static-ram card according to the present invention.
제3도는 본 발명을 디지탈 스틸 카메라에 적용한 경우의 블럭도이다.3 is a block diagram when the present invention is applied to a digital still camera.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1a,2a,3a : 카운터 1b,2b,3b : 스테이틱-램 카드1a, 2a, 3a: Counter 1b, 2b, 3b: Static-ram card
1c,2c : 인터페이스 2c : 압축/복원기1c, 2c: Interface 2c: Compressor / Restorer
2d,3d : 인버터 2e,3e : 멀티플렉서2d, 3d: Inverter 2e, 3e: Multiplexer
3f : 렌즈 장치 3g : CCD 및 예비 처리기3f: lens unit 3g: CCD and preprocessor
3h : DCP (Digital Camera Processor)3h: Digital Camera Processor (DCP)
3i : 부호화 DAC(Didital to Analog Converter)3i: Coding DAC (Didital to Analog Converter)
본 발명은 8비트용 스테이틱-램 카드를 제어하는 방법 및 회로에 관한 것이다.The present invention relates to a method and circuit for controlling a 8-bit static-ram card.
스테이틱-램 카드(Static-Random Access Memory card)란 일종의 보조 기억매체로써, CCD(Charge-Coupled Device)를 이용한 카메라 등의 영상장치에서 디지탈 영상신호를 저장하고 재생하는 용도로써 많이 사용된다. 통상적으로 사용되는 스테이틱-램 카드는 16비트용과 8비트용의 두 가지로 분류되어지며, 연속되는 비트 스트림(bit-stream)의 데이터에 유효하다. 입출력장치가 16비트인 경우에는 16비트용 스테이틱-램 카드가 사용되며, 입출력장치가 8비트인 경우에는 8비트용 스테이틱-램 카드가 사용된다.A static-random access memory card is a kind of auxiliary storage medium, and is widely used for storing and reproducing digital video signals in an imaging device such as a camera using a charge-coupled device (CCD). State-of-the-art static-ram cards are classified into two types, 16-bit and 8-bit, and are valid for data of consecutive bit-streams. If the input / output device is 16 bits, a 16-bit static RAM card is used. If the input / output device is 8 bits, a 8-bit static RAM card is used.
제1도는 통상적인 방식에 따라 8비트용 스테이틱-램 카드를 제어하는 블럭의 회로도이다. 제1도에서 1a는 제1 제어신호에 의거하여 스테이틱 램 카드에 주소(address)를 공급하는 카운터, 1b는 상기 카운터(1a)에서 공급되는 주소에 맞게 데이터를 일시 저장하는 8비트용 스테이틱-램 카드, 1c는 상기 스테이틱-램 카드(1b)의 데이터를 읽거나(Read) 쓰는(Write) 인터페이스, 그리고 1d는 제2 제어신호의 논리값을 반전시키는 인버터이다. 통상적으로 주소 버스의 최하위비트(LSB : Least Significant Bit)의 논리값은, 데이터의 짝수 바이트와 홀수 바이트에 따른 주소의 영역 분류를 결정짓는다. 예를 들어, 주소 버스의 최하위비트가 논리 '0'이면 데이터의 짝수 바이트를 수용(access)하게 되고, 주소 버스의 최하위비트가 논리 '1'이면 데이터의 홀수 바이트를 수용하게 된다. 제1도에서도 최하위비트 A0의 논리값에 따라 데이터의 짝수 바이트와 홀수 바이트에 따른 주소의 영역 분류를 결정짓는다. 아울러 제2 제어신호의 값에 따라 읽기 또는 쓰기 모드가 결정된다. 즉, 제2 제어신호가 논리 '0'인 경우에 읽기 모드가 되고, 논리 '1'인 경우에 쓰기 모드가 된다.1 is a circuit diagram of a block for controlling an 8-bit static-ram card in a conventional manner. In FIG. 1, 1a is a counter for supplying an address to a static RAM card based on a first control signal, and 1b is an 8-bit static for temporarily storing data in accordance with an address supplied from the counter 1a. A RAM card, 1c is an interface for reading or writing data of the static RAM card 1b, and 1d is an inverter for inverting the logic value of the second control signal. Typically, the logical value of the least significant bit (LSB) of the address bus determines the area classification of the address according to even and odd bytes of data. For example, if the least significant bit of the address bus is logical '0', the even byte of data is accessed. If the least significant bit of the address bus is logical '1', the odd byte of data is accommodated. FIG. 1 also determines the area classification of the address according to the even and odd bytes of data according to the logical value of the least significant bit A 0 . In addition, the read or write mode is determined according to the value of the second control signal. That is, the read mode is set when the second control signal is logic '0' and the write mode when the second control signal is logic '1'.
그러나 현존하는 8비트용 스테이틱-램 카드의 대부분은, 읽기 모드(Read mode)에서 데이터의 짝수 바이트와 홀수 바이트가 뒤바뀌어 출력되는 구조적 문제점을 안고 있다. 예를 들어, 쓰기 모드(Write mode)에 의하며 B0, B1, B2, B3, ..... 의 순서로 입력된 데이터가, 읽기 모드에서는 B1, B2, B3, B4, ..... 의 순서로 읽혀진다는 것이다. 따라서 16비트용 스테이틱-램 카드가 사용되는 경우와 비교하여, 8비트용 스테이틱-램 카드가 사용되는 경우에는 상대적으로 정확한 영상이 복원되지 못하는 문제점을 안고 있었다.However, most existing 8-bit static RAM cards have a structural problem in that even and odd bytes of data are reversed in read mode. For example, the data entered in the write mode (B 0 , B 1 , B 2 , B 3 , .....) in the read mode is B 1 , B 2 , B 3 , B in the read mode. 4 , ..... are read in order. Therefore, compared with the case where the 16-bit static-ram card is used, when the 8-bit static-ram card is used, a relatively accurate image cannot be restored.
본 발명은 상기와 같은 문제점을 감안해서 창안된 것으로, 8비트용 스테이틱-램 카드가 사용되는 경우에 영상의 복원도를 증진시킬 수 있는 방법 및 회로를 제공하는 데에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a method and a circuit which can improve the reconstruction degree of an image when an 8-bit static RAM card is used.
상기 목적을 달성하기 위한 본 발명의 제어 방법은, 입력되는 주소 버스의 최하위비트의 논리값에 따라, 기록 또는 판독될 8비트 데이터를 짝수 및 홀수 바이트로 구분하여 수용하는 8비트용 스테이틱-램 카드의 제어 방법이다. 이 방법은, 상기 스테이틱-램 카드에 주소를 공급하는 카운터에서, 최하위비트 출력에 대한 반전신호와 반전되지 않은 신호를 얻는 단계를 포함한다. 다음에 읽기 모드인 경우, 상기 반전신호를 상기 스테이틱-램 카드의 어드레스의 최하위비트로 사용한다. 또한, 쓰기 모드인 경우, 상기 반전되지 않은 신호를 상기 스테이틱-램 카드의 어드레스의 최하위비트로 사용한다.The control method of the present invention for achieving the above object is, 8-bit static-RAM for accommodating the 8-bit data to be written or read, divided into even and odd bytes according to the logic value of the least significant bit of the input address bus The control method of the card. The method includes obtaining, at the counter for supplying an address to the static-RAM card, an inverted signal and an uninverted signal for the least significant bit output. In the next read mode, the inverted signal is used as the least significant bit of the address of the static RAM card. In the write mode, the uninverted signal is used as the least significant bit of the address of the static RAM card.
또한 상기 또다른 목적을 달성하기 위한 본 발명의 제어 회로는, 입력되는 주소 버스의 최하위비트의 논리값에 따라, 기록 또는 판독될 8비트 데이터를 짝수 및 홀수 바이트로 구분하여 수용하는 8비트용 스테이틱-램 카드의 제어 회로이다. 이 회로는 카운터, 인버터 및 멀티플렉서를 포함한다. 상기 카운터는 제어신호에 의하여 지정된 주소를 지정한다. 상기 인버터는 상기 카운터의 출력 중에서 최하위비트 신호를 반전시킨다. 상기 멀티플렉서는, 상기 최하위비트의 반전된 신호와 반전되지 않은 신호를 읽기/쓰기 모드에 따라 선택적으로 출력하여, 상기 스테이틱-램 카드의 어드레스 포트의 최하위비트 단자에 입력시킨다.In addition, the control circuit of the present invention for achieving the above another object, the 8-bit stay to accommodate the 8-bit data to be written or read divided into even and odd bytes according to the logic value of the least significant bit of the input address bus The control circuit of the tick-ram card. This circuit includes a counter, an inverter and a multiplexer. The counter designates an address designated by a control signal. The inverter inverts the least significant bit signal among the outputs of the counter. The multiplexer selectively outputs the least significant inverted signal and the inverted signal according to a read / write mode, and inputs the least significant bit terminal of the address port of the static RAM card.
이하 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.
제2도는 본 발명에 따라 8비트용 스테이틱-램 카드를 제어하는 블럭의 회로도이다. 제2도에서 2a는 제1 제어신호에 의거하여 스테이틱-램 카드에 주소(address)를 공급하는 카운터, 2b는 상기 카운터(2a)에서 공급되는 주소에 맞게 데이터를 일시 저장하는 8비트용 스테이틱-램 카드, 2c는 상기 스테이틱-램 카드(1b)의 데이터를 읽거나(Read) 쓰는(Write) 인터페이스, 2d는 상기 카운터(2a)에서 출력되는 최하위비트의 논리값을 반전시키는 인버터, 그리고 2e는 상기 최하위비트의 반전되지 않은 출력과 반전된 출력을 이용하여 스테이틱-램 카드(2b)를 제어하는 멀티플렉서이다.2 is a circuit diagram of a block for controlling a 8-bit static-ram card according to the present invention. In FIG. 2, 2a is a counter for supplying an address to the static RAM card based on the first control signal, and 2b is an 8-bit stay for temporarily storing data in accordance with the address supplied from the counter 2a. A tick-ram card, 2c is an interface for reading or writing data of the static-ram card 1b, 2d is an inverter for inverting the logic value of the least significant bit output from the counter 2a, And 2e is a multiplexer for controlling the static-ram card 2b using the least significant bit of the uninverted output and the inverted output.
제2도를 중심으로 본 발명에 따른 제어회로의 동작 과정을 설명하기로 한다. 스테이틱-램 카드(2b)의 기능에 따르면, 최하위비트 A0의 논리값에 따라 데이터의 짝수 바이트와 홀수 바이트에 따른 주소의 영역이 분류된다. 즉, 스테이틱-램 카드(2b)의 최하위비트가 논리 '0'이면 데이터의 짝수 바이트를 수용(access)하게 되고, 주소 버스의 최하위비트가 논리 '1'이면 데이터의 홀수 바이트를 수용하게 된다. 카운터(2a)의 최하위비트 출력에 있어서, 반전되지 않은 출력과 인버터(2d)를 통하여 반전된 출력은 2×1 멀티플렉서(2e)에 각각 입력된다. 제2 제어신호의 논리상태에 따라 2×1 멀티플렉서(2e)의 출력이 결정될 뿐만 아니라 읽기 모드와 쓰기 모드가 결정된다. 2×1 멀티플렉서(2e)의 출력은 스테이틱-램 카드(2b)의 짝수 또는 홀수 영역을 결정짓는다.The operation of the control circuit according to the present invention will be described with reference to FIG. 2. According to the function of the static-ram card 2b, the area of the address according to the even and odd bytes of data is classified according to the logical value of the least significant bit A 0 . That is, if the least significant bit of the static RAM card 2b is logical '0', the even byte of data is accessed. If the least significant bit of the address bus is logical '1', the odd byte of data is accommodated. . In the least significant bit output of the counter 2a, the uninverted output and the inverted output through the inverter 2d are input to the 2x1 multiplexer 2e, respectively. The output of the 2x1 multiplexer 2e is determined not only in accordance with the logic state of the second control signal, but also in the read mode and the write mode. The output of the 2x1 multiplexer 2e determines the even or odd area of the static-ram card 2b.
제2 제어신호가 논리 '1'이면, 2×1 멀티플렉서(2e)의 출력은 입력 A를 선택하게 되고, 스테이틱-램 카드(2b)는 쓰기 모드가 된다. 또한 제2 제어신호가 논리 '0'이면, 2×1 멀티플렉서(2e)의 출력은 입력 B를 선택하게 되고, 스테이틱-램 카드(2b)는 읽기모드가 된다. 따라서 읽기 모드와 쓰기 모드시의 주소 형태는 서로 반대가 된다. 즉, 쓰기 모드에서 데이터의 주소가 홀수 바이트의 형태로써 저장되면, 읽기 모드에서는 데이터의 주소가 짝수 바이트의 형태로써 읽혀진다. 반대로 쓰기 모드에서 데이터의 주소가 짝수 바이트의 형태로써 저장되면, 읽기 모드에서는 데이터의 주소가 홀수 바이트의 형태로써 읽혀진다. 예를 들어, 쓰기 모드에 의하여 B0, B1, B2, B3, ..... 의 순서로 입력된 데이터는, 읽기 모드에서는 B1, B2, B3, B4, ..... 의 순서로 읽혀진다. 또한 쓰기 모드(Write mode)에 의하여 B1, B2, B3, B4, ..... 의 순서로 입력된 데이터가, 읽기 모드에서는 B0, B1, B2, B3, ..... 의 순서로 읽혀진다.If the second control signal is logic '1', the output of the 2x1 multiplexer 2e selects the input A, and the static-ram card 2b is in the write mode. Also, if the second control signal is logic '0', the output of the 2x1 multiplexer 2e selects the input B, and the static-ram card 2b is in the read mode. Therefore, the address types in the read mode and the write mode are reversed. That is, if the address of the data is stored in the form of odd bytes in the write mode, the address of the data is read in the form of even bytes in the read mode. Conversely, if the address of the data is stored in the form of even bytes in write mode, the address of the data is read in the form of odd bytes in read mode. For example, data input in the order of B 0 , B 1 , B 2 , B 3 , ..... by the write mode is B 1 , B 2 , B 3 , B 4 , .. Are read in order of ... In addition, the data input in the order of B 1 , B 2 , B 3 , B 4 , ..... by the write mode is B 0 , B 1 , B 2 , B 3 ,. It is read in order of ....
결과적으로 본 발명에 의한 8비트용 스테이틱-램 카드의 제어 방식 및 회로에 의하면, 현존하는 8비트용 스테이틱-램 카드의 대부분이 갖고 있는 구조적 문제점 즉, 읽기 모드(Read mode)에서 데이터의 짝수 바이트(even byte)와 홀수 바이트(odd byte)가 뒤바뀌어 출력되는 현상을 효율적으로 개선하여, 정확도가 높은 영상을 재현할 수 있다.As a result, according to the control method and circuit of the 8-bit static RAM card according to the present invention, there is a structural problem that most existing 8-bit static RAM card has, namely, the data in the read mode. It is possible to efficiently improve the phenomenon that the even byte and the odd byte are reversed and output, thereby reproducing an image with high accuracy.
제3도는 본 발명을 디지탈 스틸 카메라에 적용한 경우의 블럭도이다. 제3도에서, 참조부호 3a는 제1 제어신호에 의거하여 스테이틱-램 카드에 주소를 공급하는 카운터; 3b는 상기 카운터(3a)에서 공급되는 주소에 맞게 데이터를 일시 저장하는 8비트용 스테이틱-램 카드; 3c는 상기 스테이틱-램 카드(3b)의 데이터를 읽거나 쓰는 인터페이스; 3d는 상기 카운터(3a)에서 출력되는 최하위 비트의 논리값을 반전시키는 인버터; 3e는 상기 최하위비트의 반전되지 않은 출력과 반전된 출력을 이용하여 스테이틱-램 카드(3b)를 제어하는 멀티플렉서; 3f는 피사체의 빛 에너지를 조정하는 렌즈 장치(Lens unit); 3g는 렌즈 장치(3f)를 통하여 들어온 광신호(光信號)를 전기적 신호로 변환시켜 주는 CCD(Charge Coupled Device) 및 예비 처리기(Pre-processor); 3h는 아날로그 영상신호를 16비트의 디지탈 신호로 변환시키는 DCP(Digital Camera Processor); 그리고 3i는 DCP(3h) 또는 인터페이스(3c)의 디지탈 데이터를 입력받아 부호화된 아날로그신호를 발생시키는 부호화 DAC(Digital to Analog Converter)이다.3 is a block diagram when the present invention is applied to a digital still camera. In FIG. 3, reference numeral 3a includes a counter for supplying an address to the static RAM card based on the first control signal; 3b, an 8-bit static-ram card for temporarily storing data in accordance with an address supplied from the counter 3a; 3c, an interface for reading or writing data of the static-ram card 3b; 3d is an inverter for inverting the logic value of the least significant bit output from the counter (3a); 3e comprises: a multiplexer for controlling the static-ram card 3b by using the least inverted output and the inverted output; 3f is a lens unit for adjusting the light energy of the subject; 3g includes a charge coupled device (CCD) and a pre-processor (CCC) for converting an optical signal received through the lens device 3f into an electrical signal; 3h is a digital camera processor (DCP) for converting analog video signals into 16-bit digital signals; 3i is a coded digital to analog converter (DAC) that receives digital data of the DCP 3h or the interface 3c and generates an encoded analog signal.
실제적으로 디지탈 스틸 카메라의 인터페이스(3c)는, DCP(3h)로부터 입력된 디지탈 색신호를 압축(Compress)하여 스테이틱-램 카드(3b)에 쓰거나(Write), 또는 스테이틱-램 카드(3b)에 저장된 데이터를 읽고 (Read) 복원(Decompress)하여 상기 부호화 DAC(3i)에 입력시키는 압축/복원기이다. 제3도를 중심으로 전체적인 신호 흐름을 살펴보기로 한다.In practice, the interface 3c of the digital still camera compresses the digital color signal input from the DCP 3h and writes it to the static RAM card 3b or writes to the static RAM card 3b. Read / Decompress the data stored in the decoder and input it to the encoded DAC 3i. The overall signal flow will be described with reference to FIG.
렌즈 장치(3f)를 통하여 들어온 광신호(光信號)는 CCD 및 예비 처리기(3g)에서 전기적 신호로 변환되는데, 상기 전기적 신호는 아날로그 형태의 색신호이다. CCD 및 예비 처리기(3g)의 출력신호는 DCP(3h)에서 16비트의 디지탈 색신호로 변환된다. 즉, 동기신호와 함께 전송되는 색도신호(R-Y 신호와 B-Y 신호)와 휘도신호(Y신호)가 디지탈 형태로 출력된다. DCP(3h)에서 출력된 디지탈 영상신호는 카메라의 동작 형태에 따라 상기 부호화 DAC(3i)에 입력되거나, 또는 압축/복원기(3c)를 통하여 스테이틱-램 카드에 저장될 수도 있다. 제2도에서 설명된 바와 같이, 본 발명에 따른 8비트용 스테이틱-램 카드의 제어 방식에서는 읽기 모드와 쓰기 모드시의 주소 형태는 서로 반대가 된다.The optical signal entered through the lens device 3f is converted into an electrical signal by the CCD and the preprocessor 3g, which is an analog color signal. The output signals of the CCD and the preprocessor 3g are converted into 16-bit digital color signals in the DCP 3h. That is, chromaticity signals (R-Y and B-Y signals) and luminance signals (Y signals) transmitted together with the synchronization signal are output in digital form. The digital video signal output from the DCP 3h may be input to the encoded DAC 3i according to the operation type of the camera, or may be stored in the static-ram card through the compressor / restor 3c. As illustrated in FIG. 2, in the control method of the 8-bit static RAM card according to the present invention, the address forms in the read mode and the write mode are opposite to each other.
이상 설명된 바와 같이 본 발명에 의한 8비트용 스테이틱-램 카드의 제어 방식 및 회로에 의하면, 현존하는 8비트용 스테이틱-램 카드의 대부분이 갖고 있는 구조적 문제점 즉, 읽기 모드에서 데이터의 짝수 바이트(even byte)와 홀수 바이트(odd byte)가 뒤바뀌어 출력되는 현상을 효율적으로 개선하여, 정확도가 높은 영상을 재현할 수 있다.As described above, according to the control method and circuit of the 8-bit static-ram card according to the present invention, there is a structural problem that most existing 8-bit static-ram cards have, namely the even number of data in the read mode. It is possible to efficiently improve the phenomenon in which the output of the inverted bytes and odd bytes is reversed, thereby reproducing an image with high accuracy.
본 발명은, 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005263A KR0165492B1 (en) | 1995-03-14 | 1995-03-14 | Method and circuit for controlling static ram card for 8-bit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005263A KR0165492B1 (en) | 1995-03-14 | 1995-03-14 | Method and circuit for controlling static ram card for 8-bit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036677A KR960036677A (en) | 1996-10-28 |
| KR0165492B1 true KR0165492B1 (en) | 1999-03-20 |
Family
ID=19409779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950005263A KR0165492B1 (en) | 1995-03-14 | 1995-03-14 | Method and circuit for controlling static ram card for 8-bit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165492B1 (en) |
-
1995
- 1995-03-14 KR KR1019950005263A patent/KR0165492B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960036677A (en) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3781449B2 (en) | Digital image storage device for electronic camera | |
| JP4907764B2 (en) | Dual-mode digital camera for video and steel operation | |
| US5920343A (en) | Imaging system with image processing for re-writing a portion of a pixel block | |
| WO1990013964A1 (en) | Electronic still camera utilizing image compression and digital storage | |
| JPH0211064B2 (en) | ||
| US5261049A (en) | Video RAM architecture incorporating hardware decompression | |
| JPH04199981A (en) | Prompt processing type one-dimensional coder | |
| US4955061A (en) | Method and apparatus for processing an image signal | |
| EP0229379A2 (en) | Digital picture signal coding/decoding circuit | |
| KR0165492B1 (en) | Method and circuit for controlling static ram card for 8-bit | |
| US4870479A (en) | Video graphics memory storage reduction technique | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| US20040246264A1 (en) | Image display apparatus | |
| US4313138A (en) | Image information reading system of facsimile apparatus | |
| US5727087A (en) | Image processor using image data compression coding of fixed compression rate | |
| US7340101B2 (en) | Device and method for compressing and decompressing data for graphics display | |
| US6950127B1 (en) | Digital camera | |
| US5481737A (en) | Image data quantizing circuit with a memory for storing unquantized and quantized image data | |
| US6992708B1 (en) | Signal processing circuit of image input apparatus | |
| KR0166853B1 (en) | Digital image signal manufacturing memory system | |
| CN100409657C (en) | Image processing method and device | |
| KR100260889B1 (en) | Circuit and method of generating addresses for processing 8 bit digital image signal | |
| JP3029863B2 (en) | Compressed data decoding device | |
| JP3342380B2 (en) | Encoding and decoding apparatus and image processing apparatus to which the same is applied | |
| JPH0439829B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |