KR0165356B1 - Process of fabricating selective tungsten nitride thin film and capacitor using it - Google Patents
Process of fabricating selective tungsten nitride thin film and capacitor using it Download PDFInfo
- Publication number
- KR0165356B1 KR0165356B1 KR1019950049709A KR19950049709A KR0165356B1 KR 0165356 B1 KR0165356 B1 KR 0165356B1 KR 1019950049709 A KR1019950049709 A KR 1019950049709A KR 19950049709 A KR19950049709 A KR 19950049709A KR 0165356 B1 KR0165356 B1 KR 0165356B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten nitride
- contact hole
- etching
- protective film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Abstract
신규한 선택적 텅스텐 질화박막 형성방법 및 이를 이용한 캐패시터 제조방법이 개시되어 있다. 본 발명은 텅스텐 질화막의 선택성을 향상시키기 위하여 콘택 홀 이외의 영역에 보호막을 형성하고, 이 보호막을 마스크로 이용하여 상기 콘택 홀의 내부를 표면 처리하는 단계와, 상기 보호막을 제거한 후, 선택적으로 텅스텐 질화막을 증착하는 단계로 구성된다. 본 발명의 선택적 텅스텐 질화박막은 파티클 생성 요인인 선택비 손실(Selectivity Loss)이 없으며 콘택 홀의 측벽(side wall)과 기저부(bottom)에서의 막질 두께를 균일하며 안정되게 형성할 수 있다. 이러한 선택적 텅스텐 질화박막의 특성을 이용하여 신뢰성 있는 캐패시터를 제작할 수 있다.A novel selective tungsten nitride thin film forming method and a capacitor manufacturing method using the same are disclosed. The present invention provides a step of forming a protective film in a region other than the contact hole in order to improve the selectivity of the tungsten nitride film, and using the protective film as a mask to surface-treat the inside of the contact hole, and after the protective film is removed, optionally a tungsten nitride film It consists of depositing. The selective tungsten nitride thin film of the present invention has no selectivity loss, which is a particle generation factor, and can uniformly and stably form the thickness of the film at the side walls and the bottom of the contact hole. By using the characteristics of the selective tungsten nitride thin film it is possible to manufacture a reliable capacitor.
Description
제1a도 및 제1b도는 종래기술에 의한 선택적 텅스텐 질화박막 형성방법을 설명하기 위한 공정단면도이다.1A and 1B are process cross-sectional views for explaining a method for forming a selective tungsten nitride thin film according to the prior art.
제2도는 종래기술에 의해 성장된 텅스텐 질화박막의 단면 구조를 관측한 SEM(Scanning Electron Microscope) 사진이다.2 is a SEM (Scanning Electron Microscope) photograph of the cross-sectional structure of a tungsten nitride thin film grown by the prior art.
제3a도 내지 제3c도는 본 발명에 의한 선택적 텅스텐 질화박막의 형성방법을 순차적으로도시한 공정단면도이다.3A to 3C are process cross-sectional views sequentially showing a method of forming a selective tungsten nitride thin film according to the present invention.
제4도는 본 발명에 의해 형성된 텅스텐 질환 박막의 단면구조를 관측한 SEM 사진이다.Figure 4 is a SEM photograph of the cross-sectional structure of the tungsten disease thin film formed by the present invention.
제5a도 내지 제5g도는 본 발명의 실시예에 의한 반도체장치의 캐패시터 제조방법을 설명하기 위한 단면도들.5A to 5G are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 절연막상에서는 증착되지 않고 실리콘 상에서만 증착되는 선택적 텅스텐 질화박막(Slective WNx)을 형성하는 방법 및 이를 이용한 캐패시터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a selective tungsten nitride thin film (Slective WNx) which is not deposited on an insulating film but only on silicon, and a method of manufacturing a capacitor using the same.
반도체 집적회로의 집적도가 증가함에 따라 금속배선의 폭이 줄어들고 콘택 홀에서는 종횡비(aspect ratio)가 계속 증가하고 있다.As the degree of integration of semiconductor integrated circuits increases, the width of metal interconnections decreases, and the aspect ratio of contact holes continues to increase.
이에 따라, 현재 금속배선의 재료로 사용되고 있는 알루미늄 합금과같은 스퍼터링에 의한 금속막은 콘택홀 내에서의 단차 도포성(step coverage)이 불량하거나 보이드(void)와 같은 결함이 발생하게 된다. 그결과, 금속배선들 간의 단선 등이 유발되어 집적회로의 신뢰성이 저하되게 된다.Accordingly, the metal film by sputtering, such as an aluminum alloy, which is currently used as a material for metal wiring, has poor step coverage in the contact hole or defects such as voids. As a result, disconnection or the like between metal wirings is caused, thereby reducing the reliability of the integrated circuit.
따라서, 최근에는 이러한 문제를 해결하기 위한 방법으로 선택적 텅스텐화학기상증착(selective chemical vapor deposition-W; SCVD-W) 공정이 주목받고 있는데, 이 방법은 실리콘산화막과 같은 절연막 상에서는 증착되지 않고 실리콘이나 금속 상에서만 증착되는 특성을 이용한 것이다.Therefore, in recent years, the selective chemical vapor deposition (SCVD-W) process has attracted attention as a method for solving this problem, which is not deposited on an insulating film such as a silicon oxide film, but instead of silicon or metal. It utilizes the property deposited only on the phase.
또한, 이러한 특성을 갖으며 고유전막의 산소 확산에 대한 확산장벽층의 역할을 수행하는 선택정 텅스텐 질화박막을 캐패시터의 하부전극으로 이용하여 제조 공정이 단순화된 캐패시터를 제작하는 방법이 널리 이용되고 있다.In addition, a method of manufacturing a capacitor having a simplified manufacturing process by using a selective tungsten nitride thin film having such characteristics and serving as a diffusion barrier layer for oxygen diffusion of a high dielectric film as a lower electrode of a capacitor is widely used. .
선택적 텅스텐 질화박막을 캐패시터의 수토리지 노드패턴으로 사용할 경우, 텅스텐 질화박막은 산화막 위에서는 증착이 되지 않고 실리콘 상에만 선택적으로 증착되어야 한다.When the selective tungsten nitride thin film is used as the storage node pattern of the capacitor, the tungsten nitride thin film should be selectively deposited only on the silicon, not on the oxide film.
그러나, 현실적으로는 이러한 선택적 성장이 불가능하여 산화막 위에도 약간의 텅스텐 질화박막이 증착되고 있다.In reality, however, such selective growth is not possible, so that a slight tungsten nitride film is deposited on the oxide film.
제1a도 및 제1b도는 종래기술에 의한 선택적 텅스텐 질화박막의 형성방법을 성명하기 위한 도면을, 제2도는 종래기술에 의해 성장된 텅스텐 질화박막의 단면 구조를 전자주사현미경(SEM)으로 관측한 사진을 각각 나타낸다.1A and 1B are views for explaining a method of forming a selective tungsten nitride thin film according to the prior art, and FIG. 2 is a cross-sectional structure of a tungsten nitride thin film grown by the prior art using an electron scanning microscope (SEM). Each photograph is shown.
제1a도는 절연막(5)이 형성되어 있는 반도체기판(1)에 콘택 홀을 형성하는 단계를 도시한 것으로서, 참조부호 3은 고농도의 이온주입 영역을 나타낸다.FIG. 1A shows a step of forming a contact hole in the semiconductor substrate 1 on which the insulating film 5 is formed, and reference numeral 3 denotes a high concentration ion implantation region.
제1b도는 화학기상증착 방법으로 상기 콘택홀의 내부에만 선택적으로 텅스텐 질화 박막(7)을 증착하는 단계를 나타낸다.FIG. 1B shows the step of selectively depositing the tungsten nitride thin film 7 only inside the contact hole by chemical vapor deposition.
그러나, 제1b도 및 제2도의 관측사진에서 도시한 바와 같이, 텅스텐 질화박막(7)이 콘택 홀 내에만 성장되지 않으며, 상기 절연막(5)상에도 존재함을 알 수 있다.However, as shown in the observation photographs of FIGS. 1B and 2, it can be seen that the tungsten nitride thin film 7 does not grow only in the contact hole, but also exists on the insulating film 5.
이와 같이, 상기 절연막(5) 상에 덩어리로 증착된 텅스텐 질화박막(7a)을 '선택비 손실(Selectivity loss)' 이라 칭하며, 이는 회로의 단락(short), 후속 공정에서의 파티클 발생 등의 주 요인이 되고 있다.As such, the tungsten nitride thin film 7a deposited in the form of agglomerates on the insulating film 5 is called a 'selectivity loss', which is mainly used for short circuits and particle generation in subsequent processes. It is a factor.
또한, 제1b도에 도시한 바와 같이, 상기 콘택 홀의 상부 양측면(제1b도의 'A')에 형성된 텅스텐 질화박막은 콘텍 홀기저부(Bottom)에 비해 그 두께가 얇고 표면이 거칠어 캐패시터의 신뢰성 저하의 요인이 되고 있다.In addition, as shown in FIG. 1B, the tungsten nitride thin film formed on both sides of the upper portion of the contact hole ('A' in FIG. 1B) has a thinner thickness and a rougher surface than the contact hole bottom, thereby reducing the reliability of the capacitor. It is a factor.
따라서, 본 발명의 제 1목적은 상술한 종래방법의 문제점들을 해결하여 선택성을 향상시킬 수 있는 반도체장치의 선택적 텅스텐 질화박막의 형성방법을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a method for forming a selective tungsten nitride thin film of a semiconductor device which can solve the problems of the conventional method described above and improve selectivity.
본 발명의 제 2목적은 선택비가 향상된 본 발명의 선택적 텅스텐 질화박막을 이용하여 반도체 장치의 캐패시터를 용이하게 제조하는 방법을 제공하는데 있다.A second object of the present invention is to provide a method for easily manufacturing a capacitor of a semiconductor device using the selective tungsten nitride thin film of the present invention having an improved selectivity.
상기 제1목적을 달성하기 위한 본 발명은 반도체 장치의 제조방법에 있어서, 텅스텐 질화막의 선택성을 향상시키기 위하여 콘택 홀 이외의 영역에 보호막을 형성하고, 이 보호막을 마스크로 이용하여 상기 콘택홀의 내부를 표면 처리하는 단계와, 상기 보호막을 제거한 후, 선택적으로 텅스텐 질화막을 증착하는 단계로 구성되는 것을 특징으로 한다.According to the present invention for achieving the first object, a protective film is formed in a region other than the contact hole in order to improve the selectivity of the tungsten nitride film, and the inside of the contact hole is used as the mask. Surface treatment, and after removing the protective film, selectively depositing a tungsten nitride film.
바람직하게, 상기 보호막은 통상의 산화막들과의 식각 선택비가 우수한 실리콘 질화막 또는 실리콘 탄화막으로 구성되며, 이 보호막의 제거는 습식 식각법을 사용하는 것을 특징으로한다.Preferably, the protective film is composed of a silicon nitride film or a silicon carbide film having excellent etching selectivity with conventional oxide films, and the removal of the protective film is characterized by using a wet etching method.
또한, 상기 표면 처리방법은 RF 크리닝(Cleaning), RF 식각, 및 ECR(Electron Cyclotron Resonance) 식각으로 이루어진 건식 식각방법에서 선택된 어느 하나를 사용하는 것이 바람직하다.In addition, the surface treatment method is preferably any one selected from the dry etching method consisting of RF cleaning (Cleaning), RF etching, and ECR (Electron Cyclotron Resonance) etching.
바람직하게, 상기 선택적 텅스텐 질화막 증착방법은 WF6, WCl6과 같은 텅스텐 원소를 함유하고 있는 반응가스, 화학반응 회원제, 및 질소가 함유되어 있는 무기 또는 유기계 화합물을 포함하는 화학기상 증착법을 사용하는 것을 특징으로 한다.Preferably, the selective tungsten nitride film deposition method uses a chemical vapor deposition method including a reaction gas containing a tungsten element such as WF 6 , WCl 6 , a chemical reaction member, and an inorganic or organic compound containing nitrogen. It features.
상기 제2목적을 달성하기 위하여 본 발명은, 반도체기판 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막을 식각하여 상기 반도체기판의 접합영역을 노출시키는 제1 콘택홀을 형성하는 단계와, 상기 결과물 전면에 폴리실리콘, 제2 절연막, 및 보호막을 차례로 증착한 후 상기 보호막 및 제2 절연막을 식각하여 하부전극이 형성 될 제2 콘택홀을 형성하는 단계와, 상기 제2 콘택홀내에 균일한 선택성 향상을 위해 인위적으로 표면에 손상(damage)을 가하는 단계와, 상기 보호막을 제거하고, 상기 제2 콘택홀에 텅스텐 질화막을 선택적 화학기상증착법으로 증착하여 실린더형 스토리지 노드패턴을 형성하는 단계와, 상기 제2 절연막을 제거하는 단계, 및 상기 스토리지 노드패턴을 마스크로 상기 폴리실리콘을 식각하는 단계를 구비하는 선택적 텅스텐 질화막을 이용한 캐패시터 제조방법을 제공한다.In order to achieve the second object, the present invention provides a method for forming a semiconductor device, the method comprising: forming a first insulating film on a semiconductor substrate, forming a first contact hole to expose a junction region of the semiconductor substrate by etching the first insulating film; And depositing polysilicon, a second insulating film, and a protective film on the entire surface of the resultant, and then etching the protective film and the second insulating film to form a second contact hole for forming a lower electrode, and uniformly in the second contact hole. Artificially damaging the surface to improve selectivity, removing the protective film, and depositing a tungsten nitride film by selective chemical vapor deposition in the second contact hole to form a cylindrical storage node pattern; And removing the second insulating layer, and etching the polysilicon using the storage node pattern as a mask. Provided are a method of manufacturing a capacitor using a membrane.
바람직하게, 상기 손상(damage)을 가하는 방법이 플라즈마 처리에 의해 수행되는 것을 특징으로 한다.Preferably, the damaging method is performed by a plasma treatment.
또한, 상기 스토리지 노드패턴의 유효면적 증대를 위하여, 상기 폴리실리콘 식각 후, 노드패턴 하부에 언더-컷(under-cut)을 형성하는 폴리실리콘의 과 식각(over etch) 공정을 부가하는 것이 바람직하다.In addition, in order to increase the effective area of the storage node pattern, after the polysilicon etching, it is preferable to add an overetch process of polysilicon to form an under-cut under the node pattern. .
본 발명의 바람직한 실시예에 의하면, 절연막 상에서는 증착이 되지 않아 선택성을 향상되고, 콘택홀 내부에만 선택적으로 성장되는 텅스텐 질환막의 막질 두께의 균일성과 표면 거칠기를 향상시키고, 이를 이용하여 신뢰성있는 캐패시터를 제작할 수 있다.According to a preferred embodiment of the present invention, the selectivity is improved by not being deposited on the insulating film, and the uniformity and surface roughness of the film thickness of the tungsten disease film selectively grown only inside the contact hole are improved, and thus a reliable capacitor can be manufactured. Can be.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3a도 내지 제3c도는 본 발명에 의한 선택적 텅스텐 질화박막의 형성방법을 순차적으로 도시한 공정단면도를, 제4도는 본 발명에 의해 형성된 텅스텐 질화 박막의 단면구조를 관측한 SEM 사진을 각각 나타낸다.3A to 3C are process cross-sectional views sequentially showing the method for forming a selective tungsten nitride thin film according to the present invention, and FIG. 4 is an SEM photograph of the cross-sectional structure of the tungsten nitride thin film formed by the present invention.
용이한 설명을 위해, 종래 기술과 대응되는 부분에 대해서는 동일 참조부호를 부여하였으며, 그에 대한 설명은 약하기로 한다.For ease of explanation, the same reference numerals are given to parts corresponding to the prior art, and description thereof will be weak.
제3a도를 참조하면, 실리콘기판(11) 상에 절연막(15), 예컨대 실리콘산화막과 보호막(16)을 약 200Å 정도의 두께로 증착한 후 상기 실리콘기판(11) 내의 이온주입 영역(13)과의 콘택을 위한 콘택 홀을 형성한다.Referring to FIG. 3A, an insulating film 15, for example, a silicon oxide film and a protective film 16 is deposited on the silicon substrate 11 to a thickness of about 200 μm, and then the ion implantation region 13 in the silicon substrate 11 is deposited. Form a contact hole for contact with the.
이때, 상기 보호막(16)은 상기 실리콘산화막(15)과의 식각 선택비가 우수한 실리콘 질화막 도는 실리콘 탄화막을 사용하는 것이 바람직하다.In this case, the protective layer 16 may be a silicon nitride film or a silicon carbide film having excellent etching selectivity with respect to the silicon oxide film 15.
제3b도를 참조하여, 웨이퍼의 전면을 표면 처리한다.Referring to FIG. 3B, the entire surface of the wafer is surface treated.
이때, 상기 보호막(16)이 마스크의 역할을 수행하므로, 상기 콘택홀내의 기저부(bottom)와 콘택 홀의 양측면만이 상기 표면 처리공정에 의해 미량의 손상(damage)을 받게 된다.In this case, since the protective layer 16 serves as a mask, only a small amount of damage is caused by the surface treatment process only on the bottom of the contact hole and both sides of the contact hole.
상기 표면 처리방법은 RF 크리닝(Cleaning), 식각(etching), 또는 ECR(ElectrThe surface treatment method is RF cleaning (etching), etching (etching), or ECR (Electr)
on Cyclotron Resonance) 식각을 사용할 수 있으며, 플라즈마 처리에 의해 수행할 수도 있다.on Cyclotron Resonance) etching may be used and may be performed by plasma treatment.
이어, 상기 보호막(16)을 제거한다.Next, the protective film 16 is removed.
상기 보호막을 제거하는 방법으로는, 인산과 같은 에쳔트를 이용한 습식 식각법을 사용하며, 손상(damage)를 주지 않는 건식 식각법을 사용할 수 있다.As a method of removing the protective film, a wet etching method using an etchant such as phosphoric acid is used, and a dry etching method that does not cause damage may be used.
제3c도를 참조하여, 화학기상 증착법으로 텅스텐 질화막을 콘택홀의 내부 즉, 노출된 기판과 절연막(15)의 측벽에만 선택적으로 증착하여 우수한 선택성을 갖는 텅스텐 질화막(17)을 형성한다.Referring to FIG. 3C, the tungsten nitride film is selectively deposited only inside the contact hole, that is, the exposed substrate and the sidewall of the insulating film 15, by chemical vapor deposition to form a tungsten nitride film 17 having excellent selectivity.
본 발명에서는, RF Cleaning과 같은 표면 처리공정을 종래의 방법(제2도 참조)과는 달리, RF Cleaning에 의하여 손상(damage)를 받을 경우에는 선택적 질환막이 선택성을 잃게 되어 제3c도에 도시한 바와 같이, 모든 막질 위에서 균일하게 텅스텐 질화박막(17)이 형성된다.In the present invention, unlike the conventional method (see FIG. 2), the surface treatment process such as RF cleaning, when damaged by RF cleaning, the selective disease film loses the selectivity, as shown in FIG. As described above, the tungsten nitride thin film 17 is formed uniformly on all the film qualities.
즉, 제4도의 SEM 사진에서 쉽게 알 수 있는 바와 같이, 콘택 홀내에 균일하게 증착되며, 콘택 홀의 입구에서도 균일하고 안정된 텅스텐 질화막을 얻을 수 있다.That is, as can be readily seen in the SEM photograph of FIG. 4, a uniform and stable tungsten nitride film can be obtained evenly in the contact hole and at the entrance of the contact hole.
이하, 본 발명에 의해 선택성이 향상된 선택적 텅스텐 질화막 형성방법을 캐패시터의 제작에 적용한 실시예를 제5a도 내지 제5g도를 참조하여 상세히 설명한다.Hereinafter, an embodiment in which the selective tungsten nitride film forming method with improved selectivity according to the present invention is applied to fabrication of a capacitor will be described in detail with reference to FIGS. 5A to 5G.
제5a도는 제1 콘택 홀 형성단계를 도시화한 것이다.5A illustrates the first contact hole forming step.
먼저, 이온주입 영역(13)이 형성된 반도체기판(11) 상에 절연 및 평탄화를 위한 제1 절연막(15)을 증착한 후, 상기 제1 절연막(15)을 식각하여 상기 반도체기판(11)내의 이온주입 영역(13)을 노출시키는 제1 콘택홀을 형성한다.First, a first insulating film 15 for insulation and planarization is deposited on the semiconductor substrate 11 on which the ion implantation region 13 is formed, and then the first insulating film 15 is etched to remove the inside of the semiconductor substrate 11. A first contact hole exposing the ion implantation region 13 is formed.
상기 제1 절연막(15)은 CVD 증착된 BPSG(Borophosphorus Silica Glass)나 USG(Undoped Silica Glass), 또는 고온산화막(HTO)으로 구성된다.The first insulating layer 15 is made of CVD deposited BPSG (Borophosphorus Silica Glass), USG (Undoped Silica Glass), or high temperature oxide film (HTO).
제5b도는 실런더 형상의 하부전극이 형성될 제2 콘택홀을 형성하는 단계를 나탄낸다. 본 발명의 캐패시터의 축적 용량은 상기 제2 콘택홀의 크기에 따라 결정될 수 있다. 따라서, 상기 제1 콘택홀의 사이즈 보다 제2 콘택 홀의 사이즈를 크게하는 것이 바람직하다.5B illustrates forming a second contact hole in which a lower electrode having a cylinder shape is to be formed. The storage capacity of the capacitor of the present invention may be determined according to the size of the second contact hole. Therefore, it is preferable to make the size of the second contact hole larger than the size of the first contact hole.
먼저, 상기 제1 콘택홀이 형성된 결과물 전면에 폴리실리콘(16)을 형성한다.First, polysilicon 16 is formed on the entire surface of the resultant formed first contact hole.
이어, 콘택 홀 형성을 위한 제2 절연막(18), 및 보호막(19)을 차례로 증착한 후 상기 보호막(19) 및 제2 절연막(18)을 식각하여 하부전극이 형성될 제2 콘택홀을 형성한다.Subsequently, the second insulating film 18 and the protective film 19 for forming the contact hole are sequentially deposited, and then the protective film 19 and the second insulating film 18 are etched to form a second contact hole for forming the lower electrode. do.
제5c를 참조하여, 상기 제2 콘택홀내의 균일한 선택성 향상을 위하여 인위적인 표면 처리공정 예를 들면, RF 식각을 결과물 전면에 실시하여 웨이퍼 전면에 약간의 손상(damage)을 가한다. 이어, 상기 보호막(19) 예컨대, 실리콘 질화막을 인산 등의 에칭용액을 사용하여 제거한다.Referring to FIG. 5C, an artificial surface treatment process, for example, RF etching, is performed on the entire surface of the resultant to improve uniform selectivity in the second contact hole, thereby slightly damaging the entire surface of the wafer. Subsequently, the protective film 19, for example, a silicon nitride film, is removed using an etching solution such as phosphoric acid.
제5d도는 상기 표면 처리된 제2 콘택홀에 텅스텐 질화막을 선택적 화학기상증착법으로 증착하여 실린더형 스토리지 노드패턴(20)을 형성하는 단계를 나타낸다.5D illustrates a step of forming a cylindrical storage node pattern 20 by depositing a tungsten nitride layer by selective chemical vapor deposition in the surface-treated second contact hole.
상기 텅스텐 질화 박막(20)은 텅스텐 원소를 함유하고 있는 가스 예를 들면, WF6, WCl6가스와 화학반응 환원제, 및 질소가 함유되어 있는 무기 또는 유기계 화합물을 이용한 상호 반응에 의한 화학기상 증착법에 의해 증착된다.The tungsten nitride thin film 20 is a chemical vapor deposition method by a mutual reaction using a gas containing tungsten element, for example, WF 6 , WCl 6 gas, a chemical reaction reducing agent, and an inorganic or organic compound containing nitrogen. Is deposited by.
상기 무기계 화합물로는 N2, NH3등의 가스를 사용하고, 상기 유기계 화합물로는 메틸-하이드라이진(Methyl-hydrizine)을 사용한다.As the inorganic compound, gas such as N 2 or NH 3 is used, and methyl-hydrizine is used as the organic compound.
또한, 상기 화학반응 환원제로는 H2, SiH4, SiHlCl3, SiH2Cl2, 및 PH3로 이루어진 군에서 선택된 어느 하나를 사용할 수 있다.In addition, the chemical reaction reducing agent may be any one selected from the group consisting of H 2 , SiH 4 , SiHlCl 3 , SiH 2 Cl 2 , and PH 3 .
제5e도는 상기 콘택 홀 형성용 제2 절연막(18)을 HF 등의 습식식각법으로 제거하는 단계를 도시한 것이다.FIG. 5E illustrates a step of removing the second insulating film 18 for forming the contact hole by a wet etching method such as HF.
최종적으로, 상기 텅스텐 질화박막(20)을 마스크로 이용하여 상기 폴리실리콘(16)을 식각하면, 제5e도에 도시한 바와 같은 실린더형 캐패시터의 하부전극이 형성된다.Finally, when the polysilicon 16 is etched using the tungsten nitride thin film 20 as a mask, the lower electrode of the cylindrical capacitor as shown in FIG. 5E is formed.
이때, 캐패시터의 유효면적 증대를 위하여, 상기 폴리실리콘 식각후, 스토리지 노드패턴(20) 하부에 언더-컷(under-cut)을 형성할 수 있도록 폴리실리콘(16)을 과 식각(over etch)하는 공정을 부가할 수 있다.In this case, in order to increase the effective area of the capacitor, the polysilicon 16 is overetched to form an under-cut under the storage node pattern 20 after the polysilicon etching. The process can be added.
이상 설명한 바와 같이 본 발명에 의하면, 실리콘산화막과 같은 절연막 상에서는 증착이 되지 않고 콘택홀 내부의 절연막 측벽과 노출된 기판상에만 선택적으로 증착되는 텅스텐 질화 박막을 형성할 수 있다.As described above, according to the present invention, a tungsten nitride thin film can be formed on the insulating film sidewalls of the contact hole and selectively deposited only on the exposed substrate, without being deposited on an insulating film such as a silicon oxide film.
상기 선택적 텅스텐 질화방막은 파티클 생성 요인인 선택비손실(Selectivity Loss)이 없으며 콘택 홀의 측벽(side wall)과 기저부(bottom)에서의 막질 두께를 균일하며 안정되게 형성할 수 있다.The selective tungsten nitride film has no selectivity loss, which is a particle generation factor, and can uniformly and stably form a film thickness at the side wall and bottom of the contact hole.
또한, 이러한 선택적 텅스텐 질화박막의 특성을 이용하여 신뢰성 있는 캐패시터를 제작할 수 있다.In addition, by using the characteristics of the selective tungsten nitride thin film it is possible to manufacture a reliable capacitor.
본 발명이 상기 실시에에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It is apparent that the present invention is not limited to the above embodiments, and many modifications are possible by those skilled in the art within the technical idea of the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049709A KR0165356B1 (en) | 1995-12-14 | 1995-12-14 | Process of fabricating selective tungsten nitride thin film and capacitor using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049709A KR0165356B1 (en) | 1995-12-14 | 1995-12-14 | Process of fabricating selective tungsten nitride thin film and capacitor using it |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053938A KR970053938A (en) | 1997-07-31 |
| KR0165356B1 true KR0165356B1 (en) | 1998-12-15 |
Family
ID=19439963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950049709A KR0165356B1 (en) | 1995-12-14 | 1995-12-14 | Process of fabricating selective tungsten nitride thin film and capacitor using it |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165356B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100501636B1 (en) * | 2000-12-28 | 2005-07-18 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in semiconductor device |
| KR100546938B1 (en) * | 1999-06-28 | 2006-01-26 | 주식회사 하이닉스반도체 | Method of forming a storage node for a capacitor |
| CN104947065A (en) * | 2014-03-28 | 2015-09-30 | 东京毅力科创株式会社 | Tungsten film forming method |
-
1995
- 1995-12-14 KR KR1019950049709A patent/KR0165356B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546938B1 (en) * | 1999-06-28 | 2006-01-26 | 주식회사 하이닉스반도체 | Method of forming a storage node for a capacitor |
| KR100501636B1 (en) * | 2000-12-28 | 2005-07-18 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in semiconductor device |
| CN104947065A (en) * | 2014-03-28 | 2015-09-30 | 东京毅力科创株式会社 | Tungsten film forming method |
| US9472454B2 (en) | 2014-03-28 | 2016-10-18 | Tokyo Electron Limited | Tungsten film forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053938A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US6294459B1 (en) | Anti-reflective coatings and methods for forming and using same | |
| JPH07335674A (en) | Iii-v family semiconductor gate structure and its preparation | |
| JP2564316B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100689680B1 (en) | Method of treating a semiconductor structure and method of manufacturing a semiconductor capacitor using the same | |
| JP2836529B2 (en) | Method for manufacturing semiconductor device | |
| JPH11233614A (en) | Semiconductor device and its manufacturing method | |
| KR0165356B1 (en) | Process of fabricating selective tungsten nitride thin film and capacitor using it | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| US6346366B1 (en) | Method for making an advanced guard ring for stacked film using a novel mask design | |
| KR100332109B1 (en) | Method of forming a via-hole in a semiconductor device | |
| US6756267B2 (en) | Method of manufacturing a semiconductor device including a capacitor with a roughened-surface electrode | |
| US6033983A (en) | Method for forming barrier metal layer of semiconductor device | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| US7294578B1 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100370169B1 (en) | Method for manufacturing capacitor of semiconductor | |
| KR100729905B1 (en) | Method of manufacturing a capacitor in semiconductor device | |
| KR100192365B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100265849B1 (en) | A method for fabricating MOSFET | |
| KR100280807B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100244269B1 (en) | Method for fabricating of capacitor | |
| JPH05267255A (en) | Wiring formation | |
| KR100291410B1 (en) | Selective hemispherical silicon grain charge storage electrode formation method of semiconductor device | |
| JPH08306803A (en) | Semiconductor device and its manufacture | |
| JPH10313104A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |