KR0160543B1 - 고품위 플라즈마 질화규소막 증착방법 - Google Patents

고품위 플라즈마 질화규소막 증착방법 Download PDF

Info

Publication number
KR0160543B1
KR0160543B1 KR1019940036335A KR19940036335A KR0160543B1 KR 0160543 B1 KR0160543 B1 KR 0160543B1 KR 1019940036335 A KR1019940036335 A KR 1019940036335A KR 19940036335 A KR19940036335 A KR 19940036335A KR 0160543 B1 KR0160543 B1 KR 0160543B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
plasma
nitride film
film
vapor deposition
Prior art date
Application number
KR1019940036335A
Other languages
English (en)
Other versions
KR960026136A (ko
Inventor
이중환
구진근
유형준
Original Assignee
양승택
재단법인한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구원 filed Critical 양승택
Priority to KR1019940036335A priority Critical patent/KR0160543B1/ko
Publication of KR960026136A publication Critical patent/KR960026136A/ko
Application granted granted Critical
Publication of KR0160543B1 publication Critical patent/KR0160543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 ULSI 소자 제작에 있어서 이를 응용한 소자특성을 향상시킬 수 있도록, 특히 불순물에 대하여 치밀한 확산장벽 특성이 요구되는 절연막 및 보호막으로 유용한 고 품위의 질화 규소막을 400℃ 이하의 저온 공정으로 형성하는 방법에 관한 것이다.
특히, 본 발명의 방법에 의하면 고온 화학증착에 의한 질화규소(Si3N4) 와 유사한 화학조성을 가지는 박막의 형성이 가능하므로, 화합물 반도체 소자의 불순물 확산 방지층 및 박막 트랜지스터(TFT)의 게이트 절연층 등으로의 활용도 기대된다.
본 발명에서는 플라즈마 화학기상 증착기에서 반응기체로써 SiH4+ N2혼합기체를 사용하되, 수십 Å의 박막 증착과 그 직후 N2플라즈마 처리를 주기적으로 반복함으로써 필요한 두께의 질화규소막을 형성하는 방법을 사용하는데, 이 방법은 통상의 평행판 플라즈마 화학기상 증착기에서도 실시할 수 있을 뿐만 아니라, 형성되는 질화규소막내에 수소농도를 최소화할 수 있고, 안정적인 Si/N 조성비를 유지할 수 있는 등의 장점이 있다.

Description

고품위 플라즈마 질화규소막 증착방법
제1도는 평행판 반응로 방식의 플라즈마 화학기상 증착장치(PECVD)의 개략도를 나타낸다.
제2도는 종래의 방법에 의해 형성되는 질화규소막 내의 구성원소와 이들 원소간의 화학적 결합구조를 나타낸다.
제3도는 본 발명에서 이용되는 플라즈마 처리에 의한 화학결합 절단 및 수소분리현상을 도식적으로 나타낸다.
제4도는 본 발명의 방법에 의해 형성되는 고품위 질화규소막 내의 구성원소와 이들 원소간의 화학적 결합구조를 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
1 : 주입구(Gas Inlet)
2 : 반응로 두껑(Removable Chamber Lid)
3 : 절연체(Insulator) 4 : 기판(Wafer)
5 : 차폐판(Baffle Plate)
6 : 기판가열장치 및 지지대(Heater Block and Susceptor)
7 : 진공 배기구(Vacuum Manifold) 8 : 기판 지지봉(Support Fingers)
9 : 반응로 본체(Chamber Body) 10 : 진공중으로 이탈되는 수소원소
11 : 절단되는 화학결합
본 발명은 ULSI 소자 제작에 있어서 이를 응용한 소자특성을 향상시킬 수 있도록 특히 불순물에 대하여 치밀한 확산장벽 특성이 요구되는 절연막 및 보호막으로 유용한 고 품위의 질화 규소막을 400℃ 이하의 저온 공정으로 형성하는 방법에 관한 것이다. 특히, 본 발명의 방법에 의하면 고온 화학증착에 의한 질화규소(Si3N4) 와 유사한 화학조성을 가지는 박막의 형성이 가능하므로, 화합물 반도체 소자의 불순물 확산 방지층 및 박막 트랜지스터(TFT)의 게이트 절연층 등의로의 활용도 기대된다.
종래의 PECVD 저온 질화규소막 증착은, 제1도에서 보는 바와 같이 SiH4+ NH3혼합의 반응 기체를 주입구(Gas Inlet)(1) 를 통하여 두개의 평행판이 장치된 반응로(9) 속으로 연속적으로 주입시키고 진공 배기구(7) 에 의하여 수십 내지 수천 mTorr 의 진공을 유지하면서 두 평행판 사이에 50 ㎑ 내지 13.56 ㎒ 의 라디오파를 흘려주어, 활성화된 반응기체와 기판(4) 표면에서의 화학반응에 의하여 박막을 증착하는 방법에 의한다.
그러나, 이 방법에 의하면, 증착막내에 Si-H 및 N-H 등의 결합 형태로 존재하는 수소원소가 다량 함유되어, 이들 결합이 전반적인 증착막의 결합구조를 고온 화학증착에 의한 질화규소(Si3N4) 와 다르게 만들 뿐만 아니라, 전기적, 물리적 및 화학적 물성도 크게 변화시켜, 이를 응용한 소자특성에 나쁜 영향을 미치게 된다.
따라서, 증착막 내의 수소량을 줄이기 위한 시도가 이루어져 왔으며, 그 한 예로써, SiH4+ NH3+ N2혼합의 반응기체를 이용한 방법을 들 수 있다. 그러나 이 경우에는, N2의 증착반응 활성화 에너지가 NH3보다 상당히 높기 때문에 N2의 반응 참여기회가 낮아지므로 N2/NH3반응기체 주입비가 높아질수록 증착막내의 N 원자수는 상대적으로 감소하게 되어, Si 원소 과잉의 질화규소막이 얻어지게 된다. 이에 따라, 질화규소막 내에는 누설전류(leakage current) 의 원인이 되는 Si-Si 결합과, 원소간의 약한 결합에 의하여 고정전하(fixed charge) 의 원인이 되는 Si-H 결합이 증가하는 등의 부작용이 초래된다.
또 다른 예로써, SiH4+ N2혼합의 반응기체를 사용하고 다량의 He 기체를 함께 흘려주는 방법도 연구된 바 있다. 이 방법에 의하면, 수소농도가 10 at. % 정도이고, Si/N 원소비도 거의 1.33에 가까운 양질의 질화규소 박막이 얻어 질 수 있었다. 그러나, 증착속도가 느리고 (약 40 A/min.), 상대적으로 고가의 He 기체를 다량 소비하기 때문에 경제성이 낮으며, 막내의 수소원소 함유량이 최소 10 at.% 이하로는 내릴 수 없는 등의 단점이 있어 실용화 되기 어렵다.
따라서, 본 발명에서는 상기와 같은 단점을 해결하기 위해 플라즈마 화학기상 증착기에서 반응기체로써 SiH4+ N2혼합기체를 사용하면서 상술한 종래의 PECVD 저온 질화규소막 증착방법과 같이 동일한 플라즈마 형성조건을 유지하되, 수십 Å의 박막 증착과 그 직후 N2플라즈마 처리를 주기적으로 반복하여, 필요한 두께의 질화규소막을 형성함으로써, 통상의 평행판 플라즈마 화학기상 증착기에서도 실시하고, 형성되는 질화규소막내에 수소농도를 최소화하며, 안정적인 Si/N 조성비를 유지하는데 그 목적이 있다.
이하, 본 발명의 원리를 첨부 도면에 의하여 상세히 기술하여 보면 다음과 같다.
제1도에 보는 바와 같은 통상의 평행판 플라즈마 화학기상 증착기 (또는 최근에 개발되고 있는 원거리 플라즈마 화학기상 증착기(Remote PECVD) 등 어떠한 종류의 PECVD 장치라도 상관없음) 에 N2기체를 가스주입구 (1)를 통하여 일정량 주입하면서 플라즈마를 형성한다. 형성된 N2플라즈마 속으로 짧은 시간동안 SiH4기체를 주입하여(제2도)와 같은 구조를 가지는 수십 Å 정도의 질화규소막을 증착한다. 다음, SiH4반응기체를 차단하여 N2플라즈마를 유지시키면, 플라즈마 처리할 경우에 진행되는 화학결합 절단(11) 및 수소이탈(10) 현상을 도식적으로 나타낸 제3도에서 보는 바와 같이 표면 반응이 플라즈마에 의하여 촉진되어 Si 와 N 등 질화 규소막의 골격을 이루는 원소로 부터 분리된 수소 원자는 수소 분자의 형태로 진공중으로 빠져나오고(10), 박막내에 불필요한 Si-Si 결합도 깨어져서(11), N2플라즈마로 부터 공급되는 N 원자와 결합하게 된다. 박막 표면에는 Si-H, N-H, Si-N 및 Si-Si 등의 화학 결합이 존재하며, 이들 모든 결합이 플라즈마에 의하여 깨어 질 수 있다. 이때에 생성되는 Si 또는 N 라디칼들은 상호 재결합하며, 기판(4)의 하부에 설치된 가열장치(6)에 의하여 제공되는 열에너지와 플라즈마로 부터 제공되는 이온 에너지 등에 의해 열적으로 안정한 구조로 재구성된다. 따라서, 화학결합 절단 및 수소이탈이 일어난 후에 잔류원소 또는 라디칼 간의 재결합에 의해 형성되는 질화규소막의 결합 구조를 도식적으로 나타낸 제4도에 보는 바와 같이, 일정한 화학양론(stoichiometry)과 그에 따른 구조를 가지는 Si3N4박막을 얻을 수 있다.
일단 증착된 박막의 플라즈마 표면 처리가 완료되면, 다시 SiH4반응기체를 주입하여 얇은 질화규소막을 증착한다. 증착된 질화규소막을 플라즈마 표면 처리하고, 또 질화규소막을 증착하는 등 일련의 과정, 예를들어, 증착→ 플라즈마처리→ 증착→ 플라즈마처리→ 증착→ …등의 과정을 반복하여 필요한 두께의 질화규소막을 얻는다. 이와 같은 일련의 공정 과정은 대부분의 상업화된 PECVD 증착기에 제공되는 마이크로 프로세서에 반복되는 공정을 프로그래밍하여 자동화함으로써 쉽게 이룰 수 있다.
본 발명의 방법을 응용하여 동일한 플라즈마 반응로 속에서 질화규소막을 증착하고, 연속적으로 Ar 또는 He 등의 플라즈마 표면처리를 수행하여 막의 조성 및 구조를 변화시켜 양질의 질화규소막을 형성할 수도 있다.
본 발명의 방법을 실용화하기 위하여 고려해야할 공정의 가장 중요한 변수로 증착→ 플라즈마처리→ 증착→… 과정에서 1회의 증착시에 형성하여야 하는 질화규소막의 두께를 들 수 있다. 질화규소막은 불순물의 확산 장벽으로 가장 유용한 물질로 인식될만큼 대부분의 원소에 대한 확산 방지 능력이 뛰어나며, 특히 일정한 농도 이하의 수소를 함유한 질화규소막의 경우에는 수소원자에 대해서도 조차 확산장벽효과를 나타내고 있다. 따라서, 1회 증착 질화규소막의 두께가 두꺼울수록 후속되는 플라즈마 처리에 의한 수소 분리 효과가 낮아지게 된다. 또한 플라즈마 표면 처리도 박막의 두께가 얇을수록 효과적이므로, 가급적 최소화된 두께의 질화규소막을 1회 증착에서 형성하는 것이 유리하다. 그러나, 전반적인 증착속도는 1회 증착의 두께가 낮을수록 느려지게 되어 경제성이 낮아지므로 이를 고려한 최적화가 필요하다.
N2플라즈마 밀도도 질화규소막 증착의 반응기체로 사용되므로 증착막의 조성비에 크게 영향을 미칠 뿐만 아니라 후속되는 프라즈마 처리 효과의 가장 큰 변수로서 조절되어야 한다. 또한, 증착로의 진공도와 반응기체의 전체 주입량 등도 증착막의 조성과 두께 균일도 및 증착속도 등을 결정하는 변수로 중요하지만, 기판의 온도는 플라즈마 표면처리 단계에서 깨어진 화학 결합의 재 구성시에 그 반응의 활성도를 결정하며, 증착막의 스트레스를 결정하는 가장 중요한 변수로 작용한다. PECVD 반응로에 부가하여 장착되고 있는 이중 라디오파(dual frequency) 현가 장치도 증착 및 플라즈마 처리시의 표면 이온 에너지를 증가시켜 본 발명의 효과를 증대 시키는 데에 크게 기여할 수 있다.

Claims (3)

  1. 플라즈마 화학기상 증착기에서 N2기체를 일정량 주입하면서 플라즈마를 형성한 뒤, 형성된 N2플라즈마 속으로 짧은 시간동안 SiH4기체를 주입하여 수십 Å의 박막을 증착하고, 그 직후 N2기체로 형성된 플라즈마 처리를 하여, 증착과 플라즈마 처리의 과정을 주기적으로 반복 함으로써 필요한 두께의 질화규소막을 형성하는 방법.
  2. 제1항에 있어서, 상기 플라즈마 반응로 속에서 질화규소막을 증착하고, 연속적으로 Ar이나 He 등의 플라즈마 표면처리를 수행하여 막의 조성 및 구조를 변화시켜 양질의 질화규소막을 형성하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 주기적으로 반복되는 증착 및 플라즈마 표면처리의 일련의 공정과정을 플라즈마 화학기상 증착기에 제공되는 마이크로 프로세서에 의해 제어하는 질화규소막의 형성방법.
KR1019940036335A 1994-12-23 1994-12-23 고품위 플라즈마 질화규소막 증착방법 KR0160543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036335A KR0160543B1 (ko) 1994-12-23 1994-12-23 고품위 플라즈마 질화규소막 증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036335A KR0160543B1 (ko) 1994-12-23 1994-12-23 고품위 플라즈마 질화규소막 증착방법

Publications (2)

Publication Number Publication Date
KR960026136A KR960026136A (ko) 1996-07-22
KR0160543B1 true KR0160543B1 (ko) 1999-02-01

Family

ID=19403179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036335A KR0160543B1 (ko) 1994-12-23 1994-12-23 고품위 플라즈마 질화규소막 증착방법

Country Status (1)

Country Link
KR (1) KR0160543B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755116B1 (ko) * 2006-08-01 2007-09-04 동부일렉트로닉스 주식회사 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755116B1 (ko) * 2006-08-01 2007-09-04 동부일렉트로닉스 주식회사 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법

Also Published As

Publication number Publication date
KR960026136A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100215376B1 (ko) 표면감수성이감소된오존/테트라에톡시실란산화규소막의증착방법
US20200251328A1 (en) Method of topology-selective film formation of silicon oxide
KR101193628B1 (ko) 저온 실리콘 화합물 증착
KR100214910B1 (ko) Sih4를 이용한 반도체 기판 처리 장치 및 방법과 그 제조물
EP0572704B1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US6867152B1 (en) Properties of a silica thin film produced by a rapid vapor deposition (RVD) process
EP0015694B1 (en) Method for forming an insulating film on a semiconductor substrate surface
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
US20060088985A1 (en) Low temperature silicon compound deposition
KR19980087249A (ko) 산화 규소막, 그의 형성 방법 및 형성 장치
KR20060095866A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JPH1187341A (ja) 成膜方法及び成膜装置
KR100241817B1 (ko) 박막형성법
KR20030084125A (ko) 절연막의 저온 증착법
US5045346A (en) Method of depositing fluorinated silicon nitride
JP2000100811A (ja) 半導体装置の製造方法
JP2003209110A (ja) 金属酸窒化膜の製造方法および絶縁ゲート型電界効果トランジスタおよびその製造方法
KR0160543B1 (ko) 고품위 플라즈마 질화규소막 증착방법
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
JP2023138441A (ja) ギャップフィル流体を成膜させる方法ならびに関連するシステムおよび装置
KR100348833B1 (ko) 반도체 장치의 제조 공정
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
Yamaguchi et al. Modification Effect of a-Si 1-xNx: H Surface by Hydrogen Radicals
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법
KR100668970B1 (ko) 플라즈마 처리장치 및 이를 사용한 질화막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070730

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee