KR0158020B1 - Universal function emulation system - Google Patents

Universal function emulation system Download PDF

Info

Publication number
KR0158020B1
KR0158020B1 KR1019940039359A KR19940039359A KR0158020B1 KR 0158020 B1 KR0158020 B1 KR 0158020B1 KR 1019940039359 A KR1019940039359 A KR 1019940039359A KR 19940039359 A KR19940039359 A KR 19940039359A KR 0158020 B1 KR0158020 B1 KR 0158020B1
Authority
KR
South Korea
Prior art keywords
matrix
data
control
address
bus
Prior art date
Application number
KR1019940039359A
Other languages
Korean (ko)
Other versions
KR960028781A (en
Inventor
이하성
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940039359A priority Critical patent/KR0158020B1/en
Publication of KR960028781A publication Critical patent/KR960028781A/en
Application granted granted Critical
Publication of KR0158020B1 publication Critical patent/KR0158020B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/105Program control for peripheral devices where the programme performs an input/output emulation function
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 유니버설 기능 에뮬레이션 시스템에 관한 것으로, 특히 아날로그 및 디지탈 하드웨어(H/W)에 있어서 직접 소자를 연결하여 기능을 에뮬레이션 하지 않고 각 소자 들간의 연결 패턴의 노드값을 소프트웨어(S/W)에 의해 입력함으로써 패턴 매트릭스 및 포트 매트릭스에 의해 소자간의 연결을 실행하여 짧은 시간 내에 원하는 기능을 구현하고 수시로 변경 가능한 유니버설 기능 에뮬레이션 시스템에 관한 것이다.The present invention relates to a universal function emulation system. In particular, in analog and digital hardware (H / W), the node value of the connection pattern between the elements is not transferred to the software (S / W) without directly emulating a function. The present invention relates to a universal function emulation system that implements a desired function in a short time by changing the connection between elements by a pattern matrix and a port matrix by inputting the same.

본 발명은 각종 부품이 실장 되는 디바이스 홀더장치(A6)와, 디바이스 홀더장치에 실장 되는 부품에 적합한 전원을 공급하기 위한 파워 장치(A1)와, 디바이스 홀더장치에 실장 되는 각 부품의 핀들과 접속되며 매트릭스 스위치 구조를 갖는 패턴 매트릭스 수단(A2)과, 다중 포토매트릭스 구조를 갖으며 다른 확장 모듈이 케이블로 연결되는 먹스포트 매트릭스장치(A3)와, 패턴 연결 정보를 파일 형태로 보관하고 외부에서 이 정보 데이타를 시스템으로 다운로딩시키기 위한 호스트 맨 머신 통신 장치(A8)와, 상기 호스트 맨 머신 통신 장치를 통해 시스템을 원격 제어하기 위한 퍼스널 컴퓨터(PC)와, 상기 부품의 핀 들간의 연결 정보 데이타가 PC로부터 호스트 맨 머신 장치를 통해 저장되는 메모리 수단(B1)과, 상기 메모리 수단에 대한 연결 정보 데이타의 저장을 제어하며 데이타 및 어드레스를 생성하여 시스템을 제어하기 위한 프로세서 수단(A7)과, 상기 어드레스 신호를 디코딩하여 먹스포트 매트릭스 장치를 선택하고 상기 데이타 신호를 패턴 매트릭스 수단의 매트릭스 스위치 구동 신호로서 인가하기 위한 제어장치(A4)로 구성된다.The present invention is connected to the device holder device A6 on which various components are mounted, the power device A1 for supplying power suitable for the components mounted on the device holder device, and the pins of each component mounted on the device holder device. The pattern matrix means A2 having a matrix switch structure, the muxport matrix device A3 having a multiple photomatrix structure and connected to other expansion modules by a cable, and the pattern connection information are stored in a file form, and the information is stored externally. The host man machine communication device A8 for downloading data to the system, the personal computer PC for remote control of the system via the host man machine communication device, and the connection information data between the pins of the component are PC. Memory means B1 stored via the host man machine device from Processor means A7 for controlling and controlling the system by generating data and addresses, and control for selecting a mux spot matrix device by decoding the address signal and applying the data signal as a matrix switch driving signal of the pattern matrix means. It consists of the device A4.

Description

유니버설 기능 에뮬레이션 시스템Universal function emulation system

본 발명은 유니버설 기능 에뮬레이션 시스템에 관한 것으로, 특히 아날로그 및 디지탈 부품을 하드웨어(H/W) 적으로, 직접 연결하므로서 그 기능을 에뮬레이션 하지 않고 각 소자들 간의 연결 패턴의 노드값을 소프트웨어(S/W)에 의해 입력하고 패턴매트릭스 및 포토매트릭스에 의해 소자간의 연결을 실행하여 짧은 시간 내에 원하는 기능을 구현하고 수시로 변경 가능한 유니버설 기능 에뮬레이션 시스템에 관한 것이다.The present invention relates to a universal function emulation system, and in particular, by directly connecting analog and digital components in hardware (H / W), the node value of the connection pattern between the elements is not software (S / W) without emulating the function. The present invention relates to a universal function emulation system that can be inputted in the form of a circuit board and connected between devices by a pattern matrix and a photo matrix to implement a desired function in a short time and change frequently.

종래에 있어서는 제1도에 도시된 바와 같이 회로 설계자가 구상하고 있는 회로를 구현하기 위해 직접 회로도에 따라 부품을 만능 기판이나 베어 PCB에 납땜하고, 각 부품의 상호 연관된 핀들을 포선을 이용하여 연결하여 H/W기능을 구현하였다.In the related art, in order to implement a circuit designed by a circuit designer, as shown in FIG. 1, components are soldered to a universal board or a bare PCB according to a direct circuit diagram, and interconnected pins of each component are connected using a dashed line. Implemented H / W function.

이러한 종래의 방법에서는 별도로 지원되는 H/W 툴의 지원 없이 직접 만능기판이나 기타 PCB에 부품을 실장하여 설계자의 회로도에 따라 패턴을 연결(납땜 또는 랩핑)하여 설계자가 원하는 기능을 구현하고 기능시험(Emulation)하여 정상기능 여부를 판단하였다.In this conventional method, a component is directly mounted on a universal board or other PCB without the support of a separately supported H / W tool, and the pattern is connected (soldered or wrapped) according to the designer's circuit diagram to implement a function desired by the designer and perform a functional test ( Emulation was performed to determine the normal function.

따라서 종래에는 H/W 기능 구현을 위해 많은 시간이 소요되며 기능 추가, 기능 변경시 미리 구성된 PCB 설계의 포선 연결이나 추가 연결이 쉽지 않고 이미 완료된 H/W 구성은 재사용이 불가능해 불필요한 낭비가 발생할 수 있다.Therefore, it takes a lot of time to implement the H / W function, and it is not easy to wire or add the pre-configured PCB design when adding or changing the function, and the already completed H / W configuration cannot be reused, which may cause unnecessary waste. have.

더욱이 초기 설계 단계에서 빈번한 회로변경시 융통성 있게 H/W의 변경이 곤란할 뿐 아니라 현재의 각 부품간 연결도, 즉 연결 패스(Path)를 알 수 없기 때문에 이미 구성된 패턴 패스를 변경하는 것이 불가능하였다.Moreover, in the early design stages, it was not possible to flexibly change H / W during frequent circuit changes, and it was impossible to change the pattern paths that were already configured because the current connection between each component, that is, the connection path, was not known.

본 발명의 목적은 상기한 종래 기술의 문제점을 개선하기 위한 것으로, 특히 직접 하드웨어 구성없이 패턴 매트릭스와 포트 매트릭스를 이용하여 각 노드들 간의 연결 패턴의 노드값을 S/W에 의해 입력시키고 이에 의해 소자들 간의 연결을 실행하여 짧은 시간 내에 원하는 기능의 구현과 수시로 기능 변경이 가능한 유니버설 기능 에뮬레이션 시스템을 제공하는 것이다.An object of the present invention is to improve the above-mentioned problems of the prior art, and in particular, a node value of a connection pattern between nodes is inputted by S / W by using a pattern matrix and a port matrix without a direct hardware configuration. It is to provide a universal function emulation system that can implement the desired function in a short time and change the function at any time by executing the connection between them.

제1도는 종래의 기능 에뮬레이션 흐름도 이고,1 is a conventional functional emulation flow chart,

제2도는 본 발명에 따른 유니버설 기능 에뮬레이션 시스템의 개략 블럭도 이고,2 is a schematic block diagram of a universal function emulation system according to the present invention,

제3도는 제2도에 도시된 시스템의 상세 블록도 이다.3 is a detailed block diagram of the system shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

A1 : 파워 장치 A2 : 패턴 매트릭스 장치A1: power device A2: pattern matrix device

A3 : 믹스 포트매트릭스 장치 A4 : 제어장치A3: Mix Port Matrix Unit A4: Control Unit

A5 : 확장 버스 장치 A6 : 디바이스 홀더장치A5: expansion bus device A6: device holder device

A7 : 프로세서 장치 A8 : 호스트 MMC 장치A7: processor unit A8: host MMC unit

A9 : 로딩버스 B1 : 메모리 블록A9: Loading Bus B1: Memory Block

상기 목적을 달성하기 위하여 본 발명은 각종 부품이 실장되는 디바이스 홀더장치와, 디바이스 홀더장치에 실장되는 부품에 적합한 전원을 공급하기 위한 파워 장치와, 디바이스 홀더장치에 실장되는 각 부품의 핀들과 접속되며 매트릭스 스위치 구조를 갖는 패턴 매트릭스 수단과, 다중 포트 매트릭스 구조를 가지며 다른 확장모듈리 케이블로 연결되는 먹스포트 매트릭스장치와, 패턴 연결 정보를 파일 형태로 보관하고 외부에서 이 정보 데이타를 시스템으로 다운로딩시키기 위한 호스트 맨 머신 통신 장치와, 상기 호스트 맨 머신 통신 장치를 통해 시스템을 원격 제어하기 위한 퍼스널 컴퓨터와, 상기 부품의 핀들 간의 연결 정보 데이타가 퍼스널 컴퓨터로부터 호스트 맨 머신 장치를 통해 저장되는 메모리 수단과, 상기 메모리 수단에 대한 연결 정보 데이타의 저장을 제어하며 데이타 및 어드레스를 생성하여 시스템을 제어하기 위한 프로세서 수단과, 상기 어드레스 신호를 디코딩하여 먹스 포트 매트릭스 장치를 선택하고 상기 데이타 신호를 패턴매트릭스 수단의 매트릭스 스위치 구동 신호로서 인가하기 위한 제어장치로 구성되는 것을 특징으로 하는 유니버설 기능 에뮬레이션 시스템을 제공한다.In order to achieve the above object, the present invention is connected to the device holder device on which the various components are mounted, the power device for supplying power suitable for the component mounted on the device holder device, and the pins of each component mounted on the device holder device A pattern matrix means having a matrix switch structure, a muxport matrix device having a multi-port matrix structure and connected to other expansion modular cables, and storing pattern connection information in a file form and downloading this information data from the outside to the system A host man machine communication device, a personal computer for remotely controlling the system via the host man machine communication device, memory means for storing connection information data between the pins of the component from the personal computer through the host man machine device; Connection information for the memory means Processor means for controlling the storage of beam data and generating data and addresses to control the system, decoding the address signal to select a muxport matrix device and applying the data signal as a matrix switch drive signal of the pattern matrix means. It provides a universal function emulation system, characterized in that configured as a control device for.

상기 본 발명은 첨부 도면을 참고하여 이하에 더욱 상세하게 설명한다.The present invention will be described in more detail below with reference to the accompanying drawings.

제2도에는 본 발명의 시스템을 나타낸 블록도가 도시되어 있다.2 is a block diagram illustrating the system of the present invention.

제2도를 참조하면 본 발명은 전원공급용 파워 장치(A1)와, 각종 부품이 실장 되는 디바이스 홀더장치(A6)와, 각 부품의 해당 핀으로 연결되는 매트릭스 구조 중 릴레이에 의한 매트릭스 구조를 갖는 패턴 매트릭스장치(A2)와, 다종 포트매트릭스 구조를 갖는 먹스(MUX)포트 매트릭스장치(A3)와, 각종 제어 기능을 담당하는 제어장치(A4)와, 확장성을 고려하여 매트릭스 구조를 증설할 수 있도록 구현한 확장 버스 장치(A5)와, 데이타 및 어드레스를 생성하고 신호 처리를 담당하는 프로세서 장치(A7)와, 패턴 연결의 정보를 파일 형태로 보관하고 외부에서 이 데이타를 에뮬레이션 시스템으로 다운로딩 시키기 위한 호스트 맨 머신 통신(MMC: Man Machine Communication)장치(A8)와, 상기 MMC를 통해 에뮬레이션 시스템을 원격 제어하기 위한 퍼스널 컴퓨터(PC)로 구성되어 있다.Referring to FIG. 2, the present invention has a power supply A1 for power supply, a device holder device A6 on which various components are mounted, and a matrix structure by relay among matrix structures connected to corresponding pins of each component. The matrix structure can be expanded in consideration of the expandability of the pattern matrix device A2, the MUX port matrix device A3 having multiple port matrix structures, the control device A4 responsible for various control functions, and the expandability. The extended bus unit A5, the processor unit A7 responsible for generating data and addresses, and the signal processing, and the pattern connection information are stored in the form of a file and externally downloaded to the emulation system. A host man machine communication (MMC) device A8 and a personal computer (PC) for remotely controlling the emulation system via the MMC.

상기와 같이 구성된 본 발명 시스템의 동작은 다음과 같다.The operation of the system of the present invention configured as described above is as follows.

먼저 설계된 회로도의 개별 부품 핀간의 연결 정보를 사용자가 호스트 MMC장치(A8)를 통해 PC로부터 시스템에 입력시키면 이 정보는 바로 다운 로딩 버스(A9)의 직렬 버스를 통하여 프로세서 장치(A7)의 제어 하에 메모리블럭(B1)에 저장(다운로딩)된다.First, when the user inputs connection information between the individual component pins of the designed circuit diagram from the PC through the host MMC device A8, this information is directly controlled by the processor device A7 through the serial bus of the downloading bus A9. It is stored (downloaded) in the memory block B1.

상기와 같이 연결 정보의 저장 기능이 완료되면 호스트 MMC장치(A8)에서 필요한 정보를 구동시키게 된다.When the storage function of the connection information is completed as described above, the necessary information is driven by the host MMC device A8.

이에 따라 구동에 필요한 전원이 공급되고 매트릭스 유니트인 패턴 매트릭스장치(A2) 및 먹스 포트매트릭스장치(A3)의 계전기들이 작동함에 따라 디바이스 홀더 장치(A6)에 실장된 부품들 간의 연결 패스가 이루어진다.As a result, the power required for driving is supplied and the relays of the pattern matrix device A2 and the mux port matrix device A3, which are matrix units, operate, thereby making a connection path between the components mounted in the device holder device A6.

한편 본 시스템에는 필요에 따라 많은 부품이 실장될 수 있도록 확장 버스 장치(A5)를 구비하여 여러 개의 본 발명 시스템이 증설될 수 있도록 하여 부품 수에 제약을 받지 않는다.On the other hand, the present system is provided with an expansion bus device A5 so that a large number of parts can be mounted as necessary so that a plurality of the present system can be expanded, so that the number of parts is not limited.

상기한 시스템의 상세 블록도가 제3도에 도시되어 있다.A detailed block diagram of such a system is shown in FIG.

제3도를 참고하면 프로세서 장치(A7)와 제어장치(A4)는 마이크로 프로세서(11)(CPU)와, CPU(11)에 연결된 어드레스 버퍼(12)와 데이타버퍼(13)와, 제어버퍼(14)와, 어드레스버퍼(12)와 제어 버퍼(14)를 제어하는 버퍼 제어부(15)와, 메모리 제어 로직부(16)를 통해 제어 버퍼에 연결된 ROM(17)과, 어드레스 버스(ADD BUS)를 통해 어드레스 버퍼(12)와 연결된 I/O 디코더(18)로 구성된다.Referring to FIG. 3, the processor device A7 and the control device A4 include a microprocessor 11 (CPU), an address buffer 12 and a data buffer 13 connected to the CPU 11, and a control buffer ( 14, a buffer control unit 15 for controlling the address buffer 12 and the control buffer 14, a ROM 17 connected to the control buffer via the memory control logic unit 16, and an address bus ADD BUS. It consists of an I / O decoder 18 connected to the address buffer 12 through.

또한 확장 버스 장치(A5)는 각각 데이타 버스(DAT BUS)를 통해 데이타 버퍼와 연결된 데이타 버스 확장부(20)와, 제어 버스에 연결된 제어버스 확장부(21)와, 어드레스 버스(ADD BUS)를 통해 어드레스 버퍼에 연결된 어드레스 버스 확장부(22)를 갖는다.The expansion bus device A5 further includes a data bus expansion unit 20 connected to a data buffer through a data bus DAT BUS, a control bus expansion unit 21 connected to a control bus, and an address bus ADD BUS, respectively. It has an address bus extension 22 connected to the address buffer via the above.

한편 호스트 MMC장치(A8)는 MMC인터페이스(30)와 로딩인터페이스(31)로 구성되고, 패턴 매트릭스 장치(A2)는 매트릭스 디코더(41)와, 래치(42)와, 스위칭 드라이버(43)와, 패널 매트릭스 모듈(44)로 구성된다.The host MMC device A8 is composed of an MMC interface 30 and a loading interface 31. The pattern matrix device A2 includes a matrix decoder 41, a latch 42, a switching driver 43, It consists of a panel matrix module 44.

또한 먹스포트 매트릭스장치(A3)는 I/O 디코더 출력, 제어 신호 및 어드레스가 인가되는 먹스 디코더(51)와 먹스 디코더 출력과 데이타 버스에 연결된 먹스포트 매트릭스(52)로 구성되어 있다.In addition, the mux spot matrix device A3 includes a mux decoder 51 to which an I / O decoder output, a control signal, and an address are applied, and a mux spot matrix 52 connected to the mux decoder output and a data bus.

디바이스 홀더장치(A6)는 어드레스 버스를 통해 패턴매트릭스 모듈(44)과 먹스포트 매트릭스(52)에 접속되고 파워장치(A1)로부터 전원이 인가된다.The device holder device A6 is connected to the pattern matrix module 44 and the mux spot matrix 52 via an address bus, and power is supplied from the power device A1.

파워장치(A1)는 전원 입력부(61)와, 전원분배기(62)와, 전원제어 및 보호부(63)로 구성된다. 한편 메모리블럭(B1)의 RAM(71)은 어드레스먹스(72)를 통해 어드레스 버스(ADD BUS)에 연결되고 데이타 버스(DAT BUS)를 통해 CPU(11)에 연결된다.The power device A1 is composed of a power input unit 61, a power distributor 62, and a power control and protection unit 63. Meanwhile, the RAM 71 of the memory block B1 is connected to the address bus ADD BUS through the address mux 72 and to the CPU 11 through the data bus DAT BUS.

상기와 같이 구성된 본 발명은 설계 회로의 H/W기능을 직접 구현함에 있어서 실제 부품을 디바이스 홀더장치(A6)에 실장한 후 이들 소자 및 IC들간의 신호 연결을 매트릭스 구조를 갖고 있는 패턴 매트릭스장치(A2) 및 확장 버스 장치(A5)로의 매트릭스 연결을 위한 먹스포트 매트릭스장치(A3)를 구비하고 있다.According to the present invention configured as described above, in order to directly implement the H / W function of the design circuit, after mounting a real component in the device holder device A6, a pattern matrix device having a matrix structure for signal connection between these elements and ICs ( A mux spot matrix device A3 for matrix connection to A2) and expansion bus device A5 is provided.

또한 각 소자의 핀간의 연결 정보를 외부로부터 로딩하기 위한 로딩인터페이스(31) 및 PC와의 MMC를 위한 호스트 MMC인터페이스(30)를 갖고 있다. 이는 예를 들어 어느 소자(A)의 1번 핀과 다른 소자(B)의 5번 핀이 연결되어야 하는 경우 A의 핀1과 핀 5에 대한 연결 정보에 대한 데이타를 호스트MMC장치(A8)를 통해 CPU(11)에 의해 받아서 다시 메모리블럭(B1)에 이들 데이타를 데이타 버스 및 어드레스 버스를 통해 RAM(71)에 저장한다.It also has a loading interface 31 for loading connection information between pins of each device from the outside and a host MMC interface 30 for MMC with a PC. For example, when pin 1 of one device (A) and pin 5 of another device (B) are to be connected, the host MMC device (A8) provides data on connection information about pins 1 and 5 of A. The data is received by the CPU 11 and stored in the RAM 71 via the data bus and the address bus again in the memory block B1.

이때 어드레스 및 데이타는 각각 어드레스 버퍼(12)및 데이타 버퍼(13)를 통해 입출력되며, 이들 버퍼는 외부로부터 CPU(11)로의 잡음 유입을 방지하고 여러 개의 데이타/어드레스로 연결되는 신호의 드라이브 역할을 겸한다.At this time, the address and the data are inputted and outputted through the address buffer 12 and the data buffer 13, respectively, and these buffers prevent the inflow of noise from the outside to the CPU 11 and serve as a drive of signals connected to several data / addresses. To serve.

이와 같이 필요한 각 핀간 연결 정보가 메모리블럭(B1)에 기입하는 과정에서 CPU(11)는 많은 양의 데이타 저장이 필요하므로 여러 개의 메모리를 선택하여 용량을 확장할 필요가 있고 이를 위해 메모리를 선택적으로 기입하기 위한 패스를 만들어 주는 역할을 어드레스 먹스(72)가 행한다.In the process of writing the necessary inter-pin connection information to the memory block B1, the CPU 11 needs to store a large amount of data. Therefore, it is necessary to select a plurality of memories and expand the capacity. The address mux 72 plays a role of creating a path for writing.

이러한 메모리를 선택하는 MUX(72)외에 어떠한 위치, 즉 어떠한 매트릭스 스위치가 연결/개방되어야 하는 정보를 디바이스 홀더장치(A6)로 보내기 위해 크게 2가지의 입/출력 포트를 제어해야 한다.In addition to the MUX 72 for selecting such a memory, two input / output ports must be largely controlled in order to send information to the device holder device A6 at which position, that is, which matrix switch should be connected / opened.

여기에는 각 소자에 공급되는 전원의 종류에 따라 필요한 전원을 선택적으로 공급하기 위한 파워 장치(A1)와 신호선을 계속 연장할 경우 신호선 연결용 포트의 선택을 위한 먹스디코더(51)를 포함하는 먹스 포트매트릭스(A3)등을 선택/비선택 하기 위한 I/O 디코더(18)가 있다.It includes a power device A1 for selectively supplying the required power according to the type of power supplied to each element, and a mux port including a mux decoder 51 for selecting a signal line connection port when the signal line is continuously extended. There is an I / O decoder 18 for selecting / deselecting the matrix A3 and the like.

메모리의 데이타에 따라 정확한 패스가 이루어지도록 CPU(11)는 디코더(18) 및 어드레스, 데이타 버스를 통해 데이타를 송출한다.The CPU 11 transmits data through the decoder 18, the address, and the data bus so that the correct path is made according to the data in the memory.

이 데이타는 지속적으로 계속 유지하도록 패턴 매트릭스 장치(A2)내의 래치(42)에 데이타가 쓰여지고 이 래치 출력에 의해 필요한 구동 계전기를 포함하고 있는 패턴 매트릭스 모듈(44)을 제어하기 위해 스위칭 드라이버(43)로 입력되게 한다.The switching driver 43 controls the pattern matrix module 44 which writes data to the latch 42 in the pattern matrix device A2 and contains the drive relays required by this latch output to keep this data continuously. To be entered.

여기서는 계전기를 직접 구동하여 물리적인 스위칭 동작에 의해 소자들로 연결되는 계전기로 신호가 입력된다.In this case, a signal is inputted to the relay connected directly to the elements by a physical switching operation by directly driving the relay.

이러한 동작에 의해 여러개의 소자들 각 핀간, 소자간의 신호선 연결이 이루어지고 제2, 제3의 다른 확장 모듈이 사용될 경우 필요한 신호선은 같은 방법에 의해 먹스 포트매트릭스(A3)를 통해 케이블을 이용하여 제2, 제3의 확장 모듈로 연결되게 되고 이렇게 연결된 확장 모듈간의 각 소자간에도 같은 방법으로 서로 필요한 연결점이 형성된다.By this operation, signal lines are connected between the pins and the elements of a plurality of devices, and when the second and third different extension modules are used, the necessary signal lines are connected by using a cable through the MUX port matrix A3 by the same method. 2, the third expansion module is connected to each other between the connected expansion modules are formed in the same way the necessary connection points are formed.

각 소자에는 여러 종류의 전원이 선택적으로 공급되며 이를 위해 파워 장치(A1)내에는 전원분배기(62)가 구비되어 있고, 또한 공급되는 전원에 이상이 발생시 소자의 파손을 막기 위해 전원제어 및 보호부(63)를 구비하였다.Various elements are selectively supplied to each element. For this purpose, a power divider 62 is provided in the power unit A1, and a power control and protection unit is provided to prevent damage to the element when an abnormality occurs in the supplied power. (63) was provided.

디바이스 홀더장치(A6)는 여러 가지 소자들이 실장 될 수 있는 소켓 종류가 집합된 유니트이다.The device holder device A6 is a unit in which socket types in which various elements can be mounted are assembled.

상기한 바와 같이 본 발명에 따르면 최종회로의 확정 전 단계에서 가변 사항이 많은 회로의 구조 및 H/W 에뮬레이션을 하는데 적합하며 패턴 연결에 대한 제약이 줄어들어 빠른 시간 내에 원하는 회로를 구성할 수 있고 또한 각 회로 패턴의 패스를 임의로 바꿀 수 있다.As described above, according to the present invention, it is suitable for the structure and H / W emulation of the circuit having a large number of variables in the final stage of final circuit determination, and the restriction on the pattern connection is reduced, so that the desired circuit can be configured in a short time. The path of the circuit pattern can be arbitrarily changed.

따라서 회로 설계자는 실제 적용되는 부품을 사용하게 되며 부품 연결에 대한 정보만으로 쉽게 H/W를 구성할 수 있어 회로 개발 기간을 단축할 수 있다.As a result, circuit designers can use components that are actually applied and can easily configure H / W with only information on component connections, thereby reducing circuit development time.

Claims (5)

각종 부품이 실장되는 디바이스 홀더장치(A6)와, 디바이스 홀더장치에 실장되는 부품에 적합한 전원을 공급하기 위한 파워장치(A1)와, 디바이스 홀더장치에 실장되는 각 부품의 핀들과 접속되며 매트릭스 스위치 구조를 갖는 패턴 매트릭스 수단(A2)과, 다중 포트매트릭스 구조를 갖으며 다른 확장 모듈이 케이블로 연결되는 먹스포드 매트릭스장치(A3)와, 패턴 연결 정보를 파일 형태로 보관하고 외부에서 이 정보 데이타를 시스템으로 다운로딩 시키기 위한 호스트 맨 머신 통신장치(A8)와, 상기 호스트 맨 머신 통신 장치를 통해 시스템을 원격 제어하기 위한 퍼스널 컴퓨터(PC)와, 상기 부품의 핀들 간의 연결 정보 데이타가 PC로부터 호스트 맨 머신 장치를 통해 저장되는 메모리 수단(B1)과, 상기 메모리 수단에 대한 연결 정보 데이타의 저장을 제어하며 데이타 및 어드레스를 생성하여 시스템을 제어하기 위한 프로세서 수단(A7)과, 상기 어드레스 신호를 디코딩하여 먹스포트 매트릭스 장치를 선택하고 상기 데이타 신호를 패턴매트릭스 수단의 매트릭스 스위치 구동 신호로서 인가하기 위한 제어장치(A4)로 구성되는 것을 특징으로 하는 유니버설 기능 에뮬레이션 시스템.A matrix switch structure connected to the device holder device A6 on which various parts are mounted, the power device A1 for supplying power suitable for the parts mounted on the device holder device, and the pins of each part mounted on the device holder device. A pattern matrix means (A2) having a structure, a muxford matrix device (A3) having a multi-port matrix structure and connected to another expansion module by a cable, and storing the pattern connection information in the form of a file and storing this information data externally. A host man machine communication device A8 for downloading to a computer, a personal computer PC for remote control of the system via the host man machine communication device, and connection information data between the pins of the component Controlling the storage of the memory means B1 stored via the device and the connection information data for the memory means; Processor means A7 for generating a rudder and an address to control the system, and a control device for decoding the address signal to select a mux matrix device and applying the data signal as a matrix switch driving signal of a pattern matrix means ( A4), characterized in that the universal function emulation system. 제1항에 있어서, 상기 제어장치는 프로세서 수단으로부터 어드레스 신호를 받는 어드레스 버퍼(12)와, 상기 프로세서 수단에 대한 데이타를 송신하기 위한 데이타 버퍼(13)와, 제어 신호를 받는 제어 버퍼(14)와, 어드레스 버퍼로부터 어드레스 버스를 통해 수신한 어드레스 신호를 디코딩 하기 위한 I/O 디코더(18)로 구성되는 것을 특징으로 하는 유니버설 기능 에뮬레이션 시스템.2. The control apparatus according to claim 1, wherein the control device comprises an address buffer 12 for receiving an address signal from a processor means, a data buffer 13 for transmitting data to the processor means, and a control buffer 14 for receiving a control signal. And an I / O decoder (18) for decoding the address signal received via the address bus from the address buffer. 제1항에 있어서, 데이타 버스를 통해 데이타 버퍼와 접속된 데이타 버스 확장부(20)와, 상기 제어 버퍼에 제어 버스를 통해 연결된 제어버스 확장부(21)와, 상기 어드레스 버스를 통해 어드레스 버퍼에 연결된 어드레스 버스 확장부(22)로 구성되는 확장 버스 장치(A5)를 더 포함하는 것을 특징으로 하는 유니버설 기능 에뮬레이션 시스템.A data bus expansion unit (20) connected to a data buffer via a data bus, a control bus expansion unit (21) connected to the control buffer via a control bus, and an address buffer via the address bus. A universal function emulation system, further comprising an expansion bus device (A5) consisting of connected address bus extensions (22). 제1항에 있어서, 상기 호스트 맨 머신 통신 장치는 각 소자의 핀간 연결 정보를 외부로부터 로딩하기 위한 로딩 인터페이스(31)와, 상기 PC와의 통신을 담당하는 맨 머신 통신 인터페이스(30)로 구성되는 것을 특징으로 하는 유니버설 기능 에뮬레이션 시스템.The apparatus of claim 1, wherein the host man machine communication device comprises a loading interface 31 for loading pin-to-pin connection information of each device from an external device, and a man machine communication interface 30 for communicating with the PC. Featuring a universal function emulation system. 제1항에 있어서, 상기 먹스포트 매트릭스 장치는 다수의 디바이스 홀더장치에 연결되는 먹스포트 매트릭스(52)와, I/O 디코더 출력, 제어 신호 및 어드레스 신호에 따라 신호선을 계속 연장할 경우 먹스 포트 매트릭스의 신호선 연결용 포트를 선택하기 위한 먹스디코더(51)로 구성되는 것을 특징으로 하는 유니버설 기능 에뮬레이션 시스템.2. The muxport matrix device according to claim 1, wherein the muxsport matrix device includes a muxport matrix 52 connected to a plurality of device holder devices, and a muxport matrix when the signal line is continuously extended in accordance with an I / O decoder output, a control signal, and an address signal. Universal function emulation system, characterized in that consisting of a mux decoder (51) for selecting the signal line connection port.
KR1019940039359A 1994-12-30 1994-12-30 Universal function emulation system KR0158020B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039359A KR0158020B1 (en) 1994-12-30 1994-12-30 Universal function emulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039359A KR0158020B1 (en) 1994-12-30 1994-12-30 Universal function emulation system

Publications (2)

Publication Number Publication Date
KR960028781A KR960028781A (en) 1996-07-22
KR0158020B1 true KR0158020B1 (en) 1998-12-15

Family

ID=19405467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039359A KR0158020B1 (en) 1994-12-30 1994-12-30 Universal function emulation system

Country Status (1)

Country Link
KR (1) KR0158020B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097514A (en) * 2000-04-24 2001-11-08 김재선 Integration type rom emulator

Also Published As

Publication number Publication date
KR960028781A (en) 1996-07-22

Similar Documents

Publication Publication Date Title
US6009496A (en) Microcontroller with programmable embedded flash memory
US6404224B1 (en) Chain-connected shift register and programmable logic circuit whose logic function is changeable in real time
KR960704274A (en) MEMORY DEVICE WITH SWITCHING OF DATE STREAM MODES
KR19990035856A (en) Microcontrollers with n-bit data bus widths with I / O pins less than or equal to n and methods
US5375218A (en) DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots
US6629165B1 (en) Programmable controller including intelligent module
KR0158020B1 (en) Universal function emulation system
US6240377B1 (en) Integrated circuit with embedded reprogrammable EEPROM and emulation method to facilitate debugging
JPH0333927A (en) Electronic equipment
US6240496B1 (en) Architecture and configuring method for a computer expansion board
US6598176B1 (en) Apparatus for estimating microcontroller and method thereof
JPH0816220A (en) Programmable sequence controller
KR0135593B1 (en) Micorcomputer
JP3635903B2 (en) Programmable controller
KR100205608B1 (en) Microcontroller developing system
CN118210529B (en) Upgrading device, upgrading and starting loading method for board card firmware of optimizing machine frame type equipment
KR100290280B1 (en) Microcontroller with Programmable Flash Memory
JP2001318907A (en) Microcomputer incorporating flash memory
KR930005778Y1 (en) General rom writer circuit of computer system
JP2792491B2 (en) Emulation device
KR100206374B1 (en) Controller using the flash memory
JP2824853B2 (en) Pattern data writing method
JP2818435B2 (en) emulator
JP3074978B2 (en) Emulation device
KR19990030145U (en) Integrated PIU BOARD of System Main Board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee