KR0157957B1 - 이중형 직렬 연산증폭회로 - Google Patents

이중형 직렬 연산증폭회로 Download PDF

Info

Publication number
KR0157957B1
KR0157957B1 KR1019960013431A KR19960013431A KR0157957B1 KR 0157957 B1 KR0157957 B1 KR 0157957B1 KR 1019960013431 A KR1019960013431 A KR 1019960013431A KR 19960013431 A KR19960013431 A KR 19960013431A KR 0157957 B1 KR0157957 B1 KR 0157957B1
Authority
KR
South Korea
Prior art keywords
current
output
dynamic bias
differential amplifier
operational amplifier
Prior art date
Application number
KR1019960013431A
Other languages
English (en)
Other versions
KR970072645A (ko
Inventor
전기
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960013431A priority Critical patent/KR0157957B1/ko
Publication of KR970072645A publication Critical patent/KR970072645A/ko
Application granted granted Critical
Publication of KR0157957B1 publication Critical patent/KR0157957B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages

Abstract

본 발명은 고속의 슬루율을 갖는 이중형 직렬 연산증폭기의 설계기술에 관한 것으로, 종래의 연산증폭회로에 있어서는 입력신호의 변화시에도 전류 변화분이 일정치 이하로 한정되어 있어 슬루율이 저하되는 결함이 있었다. 따라서 본 발명은 적은 전류량으로 슬루율을 개선하기 위하여, 커런트 소오스용 피모스(PM13),(PM14)에 동적 바이어스전압을 공급하는 차동증폭부(11)와; 상기 차동증폭부(11)의 입력전압차(VIN1-VIN2)를 전류차(INM13-INM14)로 변환하는 차동증폭입력부(12)와; 상기 차동증폭입력부(12)의 전류변화를 검출하여 출력단1(15A), 출력단2(15B)에 해당하는 동적 바이어스전압을 각기 출력하는 동적바이어스부1(13A) 및 동적 바이어스부2(13B)와; 상기 출력단1(15A), 출력단2(15B)내의 피모스의 게이트-소오스간 전압차를 크게 하여 출력전류를 증가시키는 출력전류 향상부1(14A) 및 출력전류 향상부2(14B)로 이중형 직렬 연산증폭회로를 구현하였다.

Description

이중형 직렬 연산증폭회로
제1도는 일반적인 이중형 직렬 연산증폭회로도.
제2도는 본 발명에 의한 이중형 직렬 연산증폭회로의 일실시 예시도.
제3도는 본 발명에 의한 출력전압의 전이특성 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 차동증폭부 12 : 차동증폭입력부
13A : 동적바이어스부1 13B : 동적바이어스부2
14A : 출력전류 향상부1 14B : 출력전류 향상부2
15A : 출력단 15B : 출력단2
PM11-PM21 : 피모스 NM11-NM27 : 엔모스
본 발명은 고속의 슬루율(High Slew Rate)을 갖는 이중형 직렬 연산증폭기(Folded Cascade OP-AMP)의 설계기술에 관한 것으로, 특히 용량성 부하를 구동하는 차동 이중형 직렬 연상증폭기에서 동적 바이어스를 이용하여 슬루율을 개선하고 절전을 도모하는데 적당하도록 한 이중형 직렬 연상증폭회로에 관한 것이다.
제1도는 일반적인 이중형 직렬 연상증폭회로도로서 이의 작용을 설명하면 다음과 같다.
엔모스(NM1),(NM2)는 차동증폭기의 입력단으로서 이들의 소오스에 전류원(IB)이 연결되어 있으며, 이들의 상측에 연결된 피모스(PM1),(PM2)는 커런트 소오스로서 이중형 직렬 연산증폭기의 바이어스 전류를 공급하는 역할을 수행한다.
입력신호(IN1),(IN2)가 공급되지 않는 상태에서는 상기 피모스(PM1),(PM2)에는 각각 IB만큼의 전류가 흐르고, 이때, 엔모스(NM1),(NM2)에 각각 IB/2만큼의 전류가 흐르고, 양측의 엔모스(NM3,NM5),(NM4,NM6)를 통해서도 IB/2만큼의 전류가 흐른다. 그러나, 입력신호(IN1),(IN2)가 변할 때 즉, 그 입력신호(IN1)가 입력신호(IN2)보다 클 때 다음과 같이 전류가 변화된다.
상기 엔모스(NM1)의 전류는 VIN1-VIN2에 의하여 ­I만큼 증가되는 반면 피모스(PM3)의 전류는 I만큼 감소된다. 그런데, 엔모스(NM5)는 IB/2만큼의 전류가 흐르도록 바이어스되어 있으므로 용량성 부하 즉, 콘덴서(CL1)측으로부터 I만큼의 전류가 공급되어 결과적으로 출력단자(OUT1)의 전압은 그만큼 감소하게 되는 반면, 상대측 출력단자(OUT2)의 전압은 상대적으로 증가되어 이때, VOUT1-VOUT2의 출력전압을 얻게된다.
그러나, 이와 같은 종래의 연산증폭회로에 있어서는 입력신호의 변화시에도 전류 변화분 I가 IB/2 이하로 한정되어 있어 슬루율이 저하되는 결함이 있었다.
따라서, 본 발명의 목적은 용량성 부하를 구동하는 연상증폭기에서 동적 바이어스를 이용하여 슬루율을 개선하고 절전을 도모하는 이중형 직렬 연상증폭회로를 제공함에 있다.
제2도는 상기의 목적을 달성하기 위한 본 발명 이중형 직렬 연산증폭회로의 일실시 예시도로서 이에 도시한 바와 같이, 커런트 소오스용 피모스(PM13),(PM14)에 동적 바이어스전압을 공급하는 차동증폭부(11)와, 상기 차동증폭부(11)의 입력전압차(VIN1-VIN2)를 전류차(INM13-INM14)로 변환하는 차동증폭입력부(12)와, 상기 차동증폭입력부(12)의 전류변화를 검출하여 출력단1(15A), 출력단2(15B)에 해당하는 동적 바이어스전압을 각기 출력하는 동적바이어스부1(13A) 및 동적 바이어스부2(13B)와, 상기 출력단1(15A), 출력단2(15B)내의 피모스의 게이트-소오스간 전압차를 크게 하여 출력전류를 증가시키는 출력전류 향상부1(14A) 및 출력전류 향상부2(14B)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제3도를 참조하여 상세히 설명하면 다음과 같다.
차동증폭부(11)의 입력전압차 VIN1-VIN2의 gmo에 의하여 엔모스(NM13),(NM14)에 전류 INM13-INM14가 흐르고, 커런트 소오스 역할을 수행하는 피모스(PM13),(PM14)는 피모스(PM11,PM12) 및 엔모스(NM11,NM12)로 이루어진 차동증폭기에 의해 동적으로 바이어싱된다.
또한, 상기 피모스(PM13),(PM14)의 드레인에 각기 직렬접속된 피모스 및 엔모스(PM18,NM20,NM21),(PM22,NM26,NM27)는 상기 엔모스(NM13),(NM14)의 전류(INM13),(INM14) 변화를 검출하여 엔모스(NM16,NM17),(NM22,NM23)에 각각 동적 바이어싱을 걸기위해 사용되었으며, 피모스(PM15),(PM19)의 게이트-소오스간 전압(VGS)을 크게하여 출력단(OUT1),(OUT2)에 많은 전류가 흐르도록 하기 위하여 피모스(PM16,PM17),(PM19,PM20)가 사용되었다.
한편, 입력전압(VIN1)의 증가에 의하여 입력전압차 VIN1-VIN2가 증가되면 상기 엔모스(NM13)를 통해 흐르는 전류(INN13)가 감소되는 반면, 엔모스(NM14)를 통해 흐르는 전류(INM14)는 증가된다. 이에 의해 엔모스(NM20)의 전류(INM20)가 증가되는 반면 엔모스(NM26)의 전류(INM26)가 감소되며, 이에 따라 피모스(PM17)의 전류(IPM17)가 증가되는 반면 피모스(PM21)의 전류(IPM21)가 감소된다.
따라서, 엔모스(NM16)의 전류(INM16)가 감소되는 반면 엔모스(NM22)의 전류(INM22)가 감소되며, 이에 의해 피모스(PM15)의 전류(IPM15)가 증가되는 반면 피모스(PNM19)의 전류(IPM19)가 감소되고, 이와 같은 제어과정을 통해 콘덴서(CL11),(CL12)의 전류변화가 촉진된다.
또한, 피모스(PM13),(PM14)에 흐르는 전류(IPM13),(IPM14)도 입력전압(VIN1-VIN2)의 변화에 따라 변화되므로 이에 의해 상기 콘덴서(CL11),(CL12)의 전류변화가 더욱 촉진된다. 이에 따라 차동출력전압(VOUT1-VOUT2)의 상승속도를 제3도에서와 같이 향상시킬 수 있게 된다.
참고로, 상기 입력전압차(VIN1-VIN2)가 부(-)의 값을 가질때에는 상기와 반대로 동작한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 동적 바이어스를 이용하여 슬루율을 개선하고 전류소모량을 줄일 수 있는 효과가 있다.

Claims (1)

  1. 커런트 소오스용 피모스(PM13),(PM14)에 동적 바이어스전압을 공급하는 차동증폭부(11)와; 상기 차동증폭부(11)의 입력전압차(VIN1-VIN2)를 전류차(INM13-INM14)로 변환하는 차동증폭입력부(12)와; 상기 차동증폭입력부(12)의 전류변화를 검출하여 출력단1(15A), 출력단2(15B)에 해당 동적 바이어스전압을 각기 출력하는 동적바이어스부1(13A) 및 동적 바이어스부2(13B)와; 상기 출력단1(15A), 출력단2(15B)내의 피모스 게이트-소오스간 전압차를 크게 하여 출력전류를 증가시키는 출력전류 향상부1(14A) 및 출력전류 향상부2(14B)로 구성한 것을 특징으로 하는 이중형 직렬 연산증폭회로.
KR1019960013431A 1996-04-29 1996-04-29 이중형 직렬 연산증폭회로 KR0157957B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960013431A KR0157957B1 (ko) 1996-04-29 1996-04-29 이중형 직렬 연산증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013431A KR0157957B1 (ko) 1996-04-29 1996-04-29 이중형 직렬 연산증폭회로

Publications (2)

Publication Number Publication Date
KR970072645A KR970072645A (ko) 1997-11-07
KR0157957B1 true KR0157957B1 (ko) 1999-03-20

Family

ID=19457040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013431A KR0157957B1 (ko) 1996-04-29 1996-04-29 이중형 직렬 연산증폭회로

Country Status (1)

Country Link
KR (1) KR0157957B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624221B2 (ja) * 2005-09-12 2011-02-02 三洋電機株式会社 差動型オペアンプ

Also Published As

Publication number Publication date
KR970072645A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US5907259A (en) Operational amplification circuit capable of driving a high load
JP3537569B2 (ja) 差動増幅装置
US20030058049A1 (en) Folded cascode high voltage operational amplifier with class ab source follower output stage
US6133764A (en) Comparator circuit and method
JP2007129512A (ja) パワーアンプおよびそのアイドリング電流設定回路
CA1158727A (en) Driver circuit having reduced cross-over distortion
JPH01288010A (ja) ドライバ回路
KR0157957B1 (ko) 이중형 직렬 연산증폭회로
CN210351102U (zh) 一种麦克风可编程增益放大器集成电路
US5502417A (en) Input amplifier circuit
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
JP3370169B2 (ja) 出力回路
ATE485624T1 (de) Verfahren und schaltung für einen verstärker mit zwei betriebsspannungen
US7102414B2 (en) Muting circuit for audio amplifier
Panda et al. High Slew Rate op-amp design for low power applications
KR100327440B1 (ko) 제로-크로싱 감지회로
CN220492858U (zh) 一种防止反向输入漏电的推挽式输出电路
JPS60217709A (ja) 演算増幅回路
US4956613A (en) Differential amplifier having externally controllable power consumption
JP3077664B2 (ja) 入力回路
JPH0818355A (ja) 演算増幅器
CN116760371A (zh) 用于轨到轨输入运算放大器的偏置电路
JP2586591B2 (ja) 演算増幅器
JPH04306915A (ja) レベル変換回路
KR20040060167A (ko) 저전력 푸쉬 풀 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee