KR0157954B1 - 전류구동회로 - Google Patents

전류구동회로 Download PDF

Info

Publication number
KR0157954B1
KR0157954B1 KR1019960009101A KR19960009101A KR0157954B1 KR 0157954 B1 KR0157954 B1 KR 0157954B1 KR 1019960009101 A KR1019960009101 A KR 1019960009101A KR 19960009101 A KR19960009101 A KR 19960009101A KR 0157954 B1 KR0157954 B1 KR 0157954B1
Authority
KR
South Korea
Prior art keywords
current
output
cell
differential amplifier
nmos transistor
Prior art date
Application number
KR1019960009101A
Other languages
English (en)
Other versions
KR970068132A (ko
Inventor
전기
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960009101A priority Critical patent/KR0157954B1/ko
Publication of KR970068132A publication Critical patent/KR970068132A/ko
Application granted granted Critical
Publication of KR0157954B1 publication Critical patent/KR0157954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 출력단의 부하용량이 1000pF이상되는 통신선의 구동에 있어서, 특히 전류구동에 관한 것으로, 종래 회로는 입력신호와 출력신호가 가까운 신호레벨일 때 더욱 전력의 소모가 많고, 주파수 보상 커패시턴스를 만들어야 하는 문제점이 있었다. 본 발명은 전류원(I1)(I2), 외부입력신호(Vin+)를 입력신호(V+)로 인가받는 엔모스 트랜지스터(M1)(M12), 다른 외부입력신호(Vin-)를 입력신호(V-)로 인가받는 엔모스 트랜지스터(M2)(M13) 및 이 엔모스 트랜지스터(M2)(M13)와 전원전압(VDD)사이에 연결된 피모스 트랜지스터(M3)(M14)로 각각 구성한 제1 및 제2 차동증폭부(110)(120)와; 게이트가 접지에 연결되고 정전류원으로 동작하여 상기 제1 차동증폭부(1)의 일측 출력단으로 출력되는 전류를 통과시키는 피모스 트랜지스터(M4) 및 이 피모스 트랜지스터(M4)의 소스에 드레인-게이트 공통으로 연결되어 다이오드로 동작하는 엔모스 트랜지스터(M5)로 이루어진 전류설정부(130)와; 상기 제1, 제2 차동증폭부(110)(120) 및 전류설정부(130)를 제1셀(100)로 구성하고 이 제1셀(100)과 같은 구조로 이루어진 제2셀(200)과; 상기 제1셀(100)의 전류설정부(130)를 통하여 차동 증폭된 전류를 입력받고 또한 상기 제2셀(200)의 전류설정부(도면 미도시)를 통하여 차동증폭된 전류를 입력받아 이를 재차 비교 증폭하여 출력하는 출력부(300)로 구성하여; 입력신호(V+)(V-)의 변화시 출력단(Vo)의 출력전류의 변화를 크게 일으킬 수 있게 하였다.

Description

전류구동회로
제1도는 종래 전류구동회로의 상세회로도.
제2도는 본 발명 전류구동회로의 상세회로도.
제3도는 제2도로 구성한 OP-Amp의 두 개의 외부 입력단자(Vin-)(Vin+)와 출력단(Vo)의 연결관계를 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1셀 200 : 제2셀
110 : 제1 차동증폭부 120 : 제2 차동증폭부
130 : 전류설정부 300 : 출력부
M1,M2,M5,M6,M7,M11,M12,M13 : 엔모스 트랜지스터
M3,M4,M8,M9,M10,M14 : 피모스 트랜지스터
I1,I2 :전류원
본 발명은 출력단의 부하용량이 1000pF이상되는 통신선의 구동에 있어서, 특히 전류구동에 관한 것으로, 푸쉬-풀(push-pull)방식을 이용하여 입력신호의 변화에 따른 출력전류의 변화를 크게 발생시킬 수 있게 한 전류구동회로에 관한 것이다.
제1도는 종래 전류구동회로에 관한 것으로, 이에 도시한 바와 같이, 두 개의 입력신호(Vi-)(Vi+)의 크기를 비교하여 그 차이에 해당하는 전류를 출력하는 차동증폭부(1)와; 이 차동증폭부(1)의 일측 출력단으로 출력되는 전류에 의해 미러(mirror)되어 동작하는 피모스 트랜지스터(M6) 및 이 피모스 트랜지스터(M6)의 출력단에 게이트-드레인 공통으로 연결되는 엔모스 트랜지스터(M7)로 이루어진 전류설정부(2)와; 상기 차동증폭부(1)의 일측출력 및 타측출력을 입력받아 출력부하로서 작용하며 출력저항을 크게 하는 출력부(3)로 구성된 것으로, 이와 같이 구성된 종래 회로의 동작은 다음과 같다.
차동증폭부(1)의 두 개의 엔모스 트랜지스터(M1)(M2)의 게이트로 입력전압(Vi-)(Vi+)이 각각 입력되면 이 두 개의 엔모스 트랜지스터(M1)(M2)를 흐르는 전류(I1)(I2)의 크기가 변하고, 이 변화된 전류는 부하로 작용하는 두 개의 피모스 트랜지스터(M3)(M4)를 통하여 출력된다.
상기 엔모스 트랜지스터(M2)를 흐르는 전류(I1)는 출력부(3) 피모스 트랜지스터(M5)의 게이트로 전달되어 이 피모스 트랜지스터(M5)가 동작하고, 전류(I2)는 전류설정부(2) 피모스 트랜지스터(M6)의 게이트로 전달되어 이 피모스 트랜지스터(M6)가 동작함에 따라 전원전압(VDD)이 전달되어 엔모스 트랜지스터(M7) 및 출력부(3) 엔모스 트랜지스터(M8)가 동작하게 된다.
이때, 상기 입력신호(Vi+)의 전압이 다른 입력신호(Vi-)의 전압보다 높으면 상기 차동증폭부(1) 엔모스 트랜지스터(M1)에 흐르는 전류가 엔모스 트랜지스터(M2)에 흐르는 전류보다 많아지게 되며, 이에 따라 상기 출력부(3)의 피모스 트랜지스터(M5)에 흐르는 전류보다 엔모스 트랜지스터(M8)에 흐르는 전류가 많아지며, 바이어스 전압(VB1)(VB2)에 이하여 캐스코드(cascode) 타입의 부하인, 피모스 트랜지스터(M10)와 엔모스 트랜지스터(M9)를 통하여 상기 두 전류의 차이가 바하 콘덴서(CL)에 흘러 전체 전류구동장치의 출력(Vo)을 상승시킨다.
한편, 상기와는 반대로 입력신호(Vi+)의 전압이 다른 입력신호(Vi-)의 전압보다 낮으면 상기 출력부(3)의 피모스 트랜지스터(M5)에 흐르는 전류가 엔모스 트랜지스터(M8)에 흐르는 전류보다 많아지게 되어 상기 두 전류의 차이가 상기 부하콘덴서(CL)로부터 출력되어 전체 전류구동장치의 출력(Vo)은 하강하게 된다.
이와 같이, 차동증폭부(1)에서 발생한 두 전류의 차이가 출력부(3)의 모스 트랜지스터(M5)(M8)(M9)(M10)에 영향을 미쳐서 입력신호(Vi+)(Vi-)의 변화함에 따라 출력(Vo)의 변화를 더욱 크게 하였으나, 이러한 종래 회로는 전력소모가 많고, 입력신호와 출력신호가 가까운 신호레벨일 때 더욱 전력의 소모가 많고, 주파수 보상 커패시턴스를 만들어야 하는 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위하여, 종래 차동증폭부와 병렬로 또 하나의 차동증폭부를 연결하고 이러한 두 개의 차동증폭부로 구성하게 되는 셀을 두 개를 설치하여 서로 푸시-풀 작용으로 출력전류의 변동을 촉진할 수 있게 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명 전류구동회로에 관한 것으로, 이에 도시한 바와 같이, 두 개의 입력신호(Vi-)(Vi+)의 크기를 비교하여 그 차이에 해당하는 전류를 출력하는 제1 차동증폭부(110)와; 상기 제1 차동증폭부(110)와 대칭구조를 갖고 이 제1 차동증폭부(110)와 병렬로 연결되어 상기 제1 차동증폭부(110)와 동일한 동작을 하는 제2차동증폭부(120)와; 게이트가 접지에 연결되고 정전류원으로 동작하여 상기 제1 차동증폭부(110)의 일측 출력단으로 출력되는 전류를 통과시키는 피모스 트랜지스터(M4) 및 이 피모스 트랜지스터(M4)의 소스에 드레인-게이트 공통으로 연결되어 다이오드로 동작하는 엔모스 트랜지스터(M5)로 이루어진 전류설정부(130)와, 상기 제1, 제2 차동증폭부(110)(120) 및 전류설정부(130)를 제1셀(100)로 구성하고 이 제1셀(100)과 같은 구조로 이루어진 제2셀(200)과; 상기 제1셀(100)의 전류설정부(130)를 통하여 차동 증폭된 전류를 입력받고 또한 상기 제2셀(200)의 전류설정부(도면 미도시)를 통하여 차동 증폭된 전류를 입력받아 이를 재차 비교 증폭하여 출력하는 출력부(300)로 구성한다.
또한, 상기 제1 및 제2 차동증폭부(110)(120)는 각각 전류원(I1)(I2)과, 외부입력신호(Vin+)를 입력신호(V+)로 인가받는 엔모스 트랜지스터(M1)(M12)와, 다른 외부입력신호(Vin-)를 입력신호(V-)로 인가받는 엔모스 트랜지스터(M2)(M13)와, 이 엔모스 트랜지스터(M2)(M13)와 전원전압(VDD)사이에 연결된 피모스 트랜지스터(M3)(M14)로 구성되며, 이 두 개의 피모스 트랜지스터(M3)(M14)는 전류미러를 형성하게끔 연결된다.
또한, 상기 출력부(300)는 제1셀(100)의 출력전류에 의해 동작하는 엔모스 트랜지스터(M6)와, 상기 제2셀(200)의 출력전류에 의해 동작하는 엔모스 트랜지스터(M11)와, 두 개의 피모스 트랜지스터(M9)(M10)로 이루어진 전류미러(310)와, 이 전류미러(310)와 상기 엔모스 트랜지스터(M6)사이에 연결되어 커패시터(CL)와 연결된 출력단(Vo)에서 높은 출력저항과 높은 게인(gain)을 얻는 캐스코드(cascode) 타입의 부하로 동작하는 피모스 트랜지스터(M8) 및 엔모스 트랜지스터(M7)로 구성한다.
이와 같이 구성한 본 발명의 작용 및 효과를 설명하면 다음과 같다.
외부 입력신호(Vin+)(Vin-)가 제1 차동증폭부(110)의 두 개의 엔모스 트랜지스터(M1)(M2)의 게이트를 통하여 입력전압(Vi-)(Vi+)으로 각각 입력되고, 동시에 제2 차동증폭부(120)의 두 개의 엔모스 트랜지스터(M12)(M13)의 게이트를 통하여 각각 입력되면 이 네 개의 엔모스 트랜지스터(M1)(M2)(M12)(M13)를 흐르는 전류(I1)(I2)(I12)(I13)의 크기가 각각 변한다.
이때, 상기 전류(I1)는 게이트가 접지에 연결되어 정전류원으로 동작하는 피모스 트랜지스터(M4)를 통하여 엔모스 트랜지스터(M5)와 출력부(300)의 엔모스 트랜지스터(M6)를 구동하며, 상기 제2 차동증폭부(120)의 전류(I13)는 상기 엔모스 트랜지스터(M1)와 직렬 연결된 피모스 트랜지스터(M3)를 구동하여 이 피모스 트랜지스터(M3)를 흐르는 전류(I3)로 미러되어 상기 전류(I1)와 증폭하여 상기 엔모스 트랜지스터(M6)를 구동하게 되고 이 엔모스 트랜지스터(M6)를 흐르는 전류(I6)로 미러된다.
제2셀(200)에서는 입력신호(Vin+)(Vin-)가 상기 제1셀(100)과는 반대의 입력신호(V-)(V+)로 입력되어 출력부(300)의 엔모스 트랜지스터(M11)를 흐르는 전류(I11)로 미러된다.
또한, 이 전류(I11)는 다시 전원전압(VDD)과 출력단(Vo)에 직렬로 연결된 피모스 트랜지스터(M9)를 흐르는 전류(I9)로 미러되고, 상기 두 전류(I6)(I9)는 바이어스 전압(VB1)(VB2)에 의하여 캐스코드(casecode) 타입의 부하인, 피모스 트랜지스터(M10)와 엔모스 트랜지스터(M9)를 통하여 상기 두 전류의 차이가 부하콘덴서(CL)에 흘러 전체 전류구동장치의 출력(Vo)를 상승시킨다.
상기와 같이 동작하는 본 발명회로에서 입력신호(V+)(V-)의 전압 변동에 따른 동작을 설명한다.
먼저, 입력신호(V+)의 전압이 입력신호(V-)에 비하여 커지면, 상기 전류(I1)는 증가하고 이로 인하여 상기 정전류원으로 동작하는 피모스 트랜지스터(M4)를 흐르는 전류(I4)가 감소되어 이 전류(I4)에 의해 미러되는 출력부(300)의 전류(I6)도 감소된다.
또한, 제2 차동증폭부(120)의 입력신호(V-)에 의해 동작하는 엔모스 트랜지스터(M13)를 흐르는 전류(I13)도 감소하게 되고 이에 따라 상기 제1 차동증폭부(110)의 피모스 트랜지스터(M3)를 흐르는 전류(I3)도 줄어들게되고, 이에 따라 상기 피모스 트랜지스터(M4)를 흐르는 전류(I4) 및 출력부(300)의 엔모스 트랜지스터(M6)의 전류(I6)는 더욱 감소하게 된다.
또한, 제2셀(200)에서는 상기 제1셀(100)에서와는 반대로 외부입력신호(Vin+)가 입력신호(V-)로, 외부입력신호(Vin-)가 입력신호(V+)로 입력되어 상기 출력부(300)의 엔모스 트랜지스터(M11)를 흐르는 전류(I11)는 더욱 증가하여 전체 회로의 출력단(Vo)의 출력을 감소시키게 된다.
이와는 반대로 입력신호(V+)의 전압이 입력신호(V-)에 비하여 커지면, 상기한 동작과는 반대의 동작을 하게 되어 출력단(Vo)의 출력을 증가시키게 된다.
제3도는 제2도 본 발명 전류구동회로로 구성한 OP-Amp의 두 개의 외부 입력단자(Vin-)(Vin+)와 출력단(Vo)의 연결관계를 나타낸 도로서, 외부 입력신호(Vin+)를 통하여 입력신호(Vi)가 출력단(Vo)의 출력신호와 차이가 없을 때는 보통의 바이어스 상태에 있고 차이가 날때는 바이어스 상태가 변하여 제2도에 도시한 출력단(Vo)과 연결된 콘덴서(CL)에 많은 전류변화가 나타난다.
이상에서 상세히 설명한 바와 같이, 본 발명은 하나의 셀에 두 개의 차동증폭부가 상승작용을 일으키는 동시에 또 하나의 셀에서 역시 같은 작용을 함으로써 두 개의 셀이 푸쉬-풀(push-pull) 작용을 하여 외부입력신호의 차이가 발생할 때 출력 콘덴서에 많은 전류변화를 일으키게 됨으로써, 출력전류의 변동을 촉진할 수 있는 효과가 발생하며, 또한 입력신호가 스텝입력이 들어오면 출력의 슬루레이트(slew rate) 가 빠르게 되고, 입력신호와 출력신호가 가까운 신호레벨일 때 파워의 소모가 작으며, 주파수 보상이 출력단의 저항과 큰 커패시턴스에 의해 이루어지기 때문에 주파수 보상 커패시턴스를 만들 필요가 없는 효과가 있다.

Claims (3)

  1. 두개의 입력신호(V+)(V-)를 각각 인가받는 엔모스 트랜지스터와 상기 입력신호(V+)를 인가받는 엔모스 트랜지스터에 연결되어 부하로 동작하는 피모스 트랜지스터로 이루어져 상기 두 개의 입력신호(V+)(V-)의 크기를 비교하여 그 차이에 해당하는 전류를 출력하는 제1 차동증폭부와, 상기 제1 차동증폭부와 같은 구조로 이루어져 상기 제1 차동증폭부와 병렬연결된 제2 차동증폭부와, 상기 제1 차동증폭부의 출력전류를 안정화시키는 정전류원으로 동작하는 피모스 트랜지스터 및 이 피모스 트랜지스터와 직렬연결되어 다이오드로 동작하는 엔모스 트랜지스터로 이루어진 전류설정부와, 상기 제1,제2 차동증폭부 및 전류설정부를 제1셀로 구성하고 이 제1셀과 동일한 구조로 이루어진 제2셀과, 상기 제1셀 및 제2셀의 출력전류를 재차 비교 증폭하여 출력하는 출력부로 구성하여 된 것을 특징으로 하는 전류구동회로.
  2. 제1항에 있어서, 출력부는 상기 제1셀의 출력전류에 의해 동작하는 엔모스 트랜지스터와, 상기 제2셀의 출력전류에 의해 동작하는 다른 엔모스 트랜지스터와, 두 개의 피모스 트랜지스터로 이루어진 전류미러와, 이 전류미러와 출력단 사이에 직렬 연결되어 커패시터와 연결된 출력단에서 높은 출력저항과 높은 게인을 얻는 캐스코드 타입의 부하로 동작하는 피모스 트랜지스터와 상기 출력단과 상기 제1셀에 연결된 엔모스 트랜지스터 사이에 연결되어 캐스코드 타입의 부하로 동작하는 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 전류구동회로.
  3. 제1항 또는 제2항에 있어서, 제1 차동증폭부의 부하로 동작하는 피모스 트랜지스터와 제2 차동증폭부의 부하로 동작하는 피모스 트랜지스터는 전류미러를 형성하게끔 연결되는 것을 특징으로 하는 전류구동회로.
KR1019960009101A 1996-03-29 1996-03-29 전류구동회로 KR0157954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009101A KR0157954B1 (ko) 1996-03-29 1996-03-29 전류구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009101A KR0157954B1 (ko) 1996-03-29 1996-03-29 전류구동회로

Publications (2)

Publication Number Publication Date
KR970068132A KR970068132A (ko) 1997-10-13
KR0157954B1 true KR0157954B1 (ko) 1999-03-20

Family

ID=19454416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009101A KR0157954B1 (ko) 1996-03-29 1996-03-29 전류구동회로

Country Status (1)

Country Link
KR (1) KR0157954B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH702300A1 (de) * 2009-11-25 2011-05-31 Kistler Holding Ag Digitaler Ladungsverstärker.

Also Published As

Publication number Publication date
KR970068132A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US6825721B2 (en) Amplifier gain boost circuitry and method
US8063702B2 (en) High frequency receiver preamplifier with CMOS rail-to-rail capability
JP3158759B2 (ja) 同相モード安定性が強化された差動増幅器
US7298210B2 (en) Fast settling, low noise, low offset operational amplifier and method
US7342450B2 (en) Slew rate enhancement circuitry for folded cascode amplifier
KR100353295B1 (ko) 동적 보상 증폭기 및 그 방법
US5381112A (en) Fully differential line driver circuit having common-mode feedback
KR950007836B1 (ko) 시모스 파워 증폭기
US7605656B2 (en) Operational amplifier with rail-to-rail common-mode input and output range
KR0131334B1 (ko) 증폭기 회로
US5578964A (en) CMOS differential operational amplifier
US6064267A (en) Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US20020190793A1 (en) Operational transconductance amplifier for an output buffer
US5550510A (en) Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range
KR19990083306A (ko) 연산증폭방법및연산증폭기
US7999617B2 (en) Amplifier circuit
JP2611725B2 (ja) カスコード回路
US5798660A (en) Cascoded differential pair amplifier with current injection for gain enhancement
US6583669B1 (en) Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption
US5515006A (en) Low distortion efficient large swing CMOS amplifier output
KR0157954B1 (ko) 전류구동회로
KR100450171B1 (ko) 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기
US6937100B2 (en) Amplifier circuit with common mode feedback
US7078970B2 (en) CMOS class AB operational amplifier
US20040124921A1 (en) Low voltage amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee