KR0154462B1 - 종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법 - Google Patents

종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법

Info

Publication number
KR0154462B1
KR0154462B1 KR1019950038104A KR19950038104A KR0154462B1 KR 0154462 B1 KR0154462 B1 KR 0154462B1 KR 1019950038104 A KR1019950038104 A KR 1019950038104A KR 19950038104 A KR19950038104 A KR 19950038104A KR 0154462 B1 KR0154462 B1 KR 0154462B1
Authority
KR
South Korea
Prior art keywords
data
control board
system control
queue
packet system
Prior art date
Application number
KR1019950038104A
Other languages
English (en)
Other versions
KR970024744A (ko
Inventor
이은숙
최수정
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019950038104A priority Critical patent/KR0154462B1/ko
Publication of KR970024744A publication Critical patent/KR970024744A/ko
Application granted granted Critical
Publication of KR0154462B1 publication Critical patent/KR0154462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/111—Switch interfaces, e.g. port details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 통신장치 및 방법은 IPIS시스템에 있어서 PSCB와 PRIB간의 안정된 통신이 이루어지도록 하기 위한 것으로서, 본 장치는 패킷시스템제어보드와 프라이머리 레이트 인터페이스보드에 대한 로지컬 어드레스를 다르게 할당하고, 패킷 시스템제어보드에 대한 읽기 포인터와 쓰기포인터 및 큐와 프라이머리 레이트 인터페이스보드에 대한 읽기 포인터와 쓰기포인터 및 튜에 대한 영역을 각각 할당하여 패킷시스템제어보드와 상기 프라이머리 레이트 인터페이스보드간의 데이터 송수신시 이용되는 듀얼포트 메모리; 패킷 시스템제어보드로 데이터 송신시에는 듀얼포트 메모리내의 자신의 큐에 송신데이타를 쓰고, 큐에 쓰여진 데이터길이만큼 자신의 쓰기포인터를 증가시켜 저장하고, 패킷 시스템제어보드로부터 데이터를 수신시에는 자신의 읽기포인터와 패킷시스템제어보드의 쓰기포인터가 동일한 값을 가질때까지 패킷시스템젱어보드의 큐에 저장되어 있는 데이터를 읽는 프라이머리 레이트 인터페이스보드; 프라이머리 레이트 인터페이스보드로 데이터 송신시에는 듀얼포트 메모리내의 자신의 큐에 송신데이타를 쓰고, 큐에 쓰여진 데이터길이만큼 자신의 쓰기 포인터를 증가시켜 저장하고, 프라이머리 레이트 인터페이스보드로부터 데이터를 수신시에는 자신의 읽기포인터와 프라이머리 레이트 인터페이스보드의 쓰기포인터가 동일한 값을 가질 때까지 프라이머리 레이트 인터페이스 보드의 큐에 저장되어 잇는 데이터를 읽는 패킷시스템제어보드를 포함하도록 구성된다.

Description

종합정보통신망 패킷 인터페이스시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템제어보드간의 통신장치 및 통신방법
제1도는 종합정보통신망 패킷 인터페이스 시스템(IPIS)에서 PRIB와 PSCB간의 종래의 통신방식을 설명하기 위한 블록도.
제2도는 본 발명에 따른 PRIB와 PSCB간의 통신장치에 대한 블록도.
제3도는 제2도에 도시된 듀얼포트 메모리에 대한 메모리맵.
제4도는 본 발명에 따른 PRIB와 PSCB간의 통신방법에 대한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
201 : 프라이머리 레이트 인터페이스 보드(PRIB)
202 : 듀얼포트 메모리
203 : 패킷 시스템제어보드(PSCB)
본 발명은 종합정보통신망 패킷 인터페이스 보드(ISDN Packet Interface System; 이하 IPIS라 함)에 이어서 프라이머리 레이트 인터페이스보드(Primary Rate Interface Board; 이하 PRIB라 함)와 패킷 시스템제어보드(Packet System Control board; 이하 PSCB라 함)간의 통신장치 및 통신방법에 관한 것으로, 특히 듀얼포트 메모리를 이용한 PRIB와 PSCB간의 통신장치 및 통신방법에 관한 것이다.
일반적으로 IPIS에는 시스템 마스터 제어프로세서 역할을 하는 PSCB와 호처리를 위한 전반적인 ISDN시그널링을 담당하는 PRIB가 각각 1매씩 실장되고, DCE(Data Circuit Terminating Equipment)모드의 X.25기능을 수행하는 XPCB(X.25 Packet Control Board)와 DTE(Data Terminal Equipment)모드의 X.25기능을 수행하는 PSIB(Packet System Interface Board)가 각각 4매씩 실장되어 있다. 그리고, 메인 프로세서인 PSCB는 VME(Versa Module Europe, 이하 VME라 함)버스를 통해 IPIS에 실장되어 잇는 프로세서보드들과 연결되도록 구성되어 있다.
제1도는 종래의 IPIS에 실장되어 VME버스를 이용하여 통신하는 PRIB와 PSCB간의 블록도로서, PRIB(100)에서 PSCB(110)로 버스점유(Bus Seize) 요구신호를 전송하면, PSCB(110)에서 다른 프로세서와의 관계를 고려하여 버스점유에 대한 승락신호(ACK)를 PRIB(100)로 전송한다. 이에 따라 PRIB(100)는 시스템클럭 뿐 아니라 호처리를 위한 데이터를 PSCB(110)에 쓸수 있도록 전송한다. 송신데이타가 종료되면, PRIB(100)는 버스해제를 PSCB(110)로 요구하여 PSCB(100)가 PRIB(100)에 대한 버스점유권을 해제하도록 한다.
이러한 PSCB(110)와 PRIB(100)는 PRIB(100)에서 제공하는 시스템플럭을 PSCB(110)가 받아 이용하므로 무엇보다도 안정성 있는 통신이 요구되고 있다. 그러나 PSCB(110)와 PRIB(100)간이 상술한 바와 같이 VME버스를 이용하여 통신하도록 구성될 경우, VME버스를 통해 PSCB(110)와 연결되어 있는 다른 프로세서보드가 다운될 경우 PRIB(100)가 영향을 받아 함께 다운되는 현상이 발생될 수 있어 PSCB(110)와 PRIB(100)간의 통신이 불안정하게 되는 문제가 있었다.
따라서 본 발명의 목적은 IPIS시스템에 있어서 PSCB와 PRIB간의 안정된 통신이 이루어지도록 하기 위한 통신장치 및 방법을 제공하는데 있다.
본 발명에 따른 통신장치는, 종합정보통신망 패킷 인터페이스 시스템에서 시스템의 마스터 제어프로세서인 패킷시스템제어보드와 종합정보통신망 시그널링을 담당하는 프라이머리레이트 인터페이스보드간의 통신장치에 있어서, 패킷시스템제어보드와 프라이머리 레이트 인터페이스보드에 대한 로지컬 어드레스를 다르게 할당하고, 패킷 시스템제어보드에 대한 읽기 포인터와 쓰기포인터 및 큐와 프라이머리 레이트 인터페이스보드에 대한 읽기 포인터와 쓰기포인터 및 큐에 대한 영역을 각각 할당하여 패킷시스템제어보드와 상기 프라이머리 레이트 인터페이스보드간의 데이터 송수신시 이용되는 듀얼포트 메모리; 패킷 시스템제어보드로 데이터 송신시에는 듀얼포트 메모리내의 자신의 큐에 송신데이타를 쓰고, 큐에 쓰여진 데이터길이만큼 자신의 쓰기포인터를 증가시켜 저장하고, 패킷 시스템제어보드로부터 데이터를 수신시에는 자신의 읽기포인터와 패킷시스템제어보드의 쓰기포인터가 동일한 값을 가질 때까지 패킷시스템제어보드의 큐에 저장되어 있는 데이터를 읽는 프라이머리 레이트 인터페이스보드;프라이머리 레일 인터페이스보드로 데이터 송신시에는 듀얼포트 메모리내의 자신의 큐에 송신데이타를 쓰고, 큐에 쓰여진 데이터길이만큼 자신의 쓰기포인터를 증가시켜 저장하고, 프라이머리 레이트 인터페이스보드로부터 데이터를 수신시에는 자신의 읽기포인터와 프라이머리 레이트 인터페이스보드의 쓰기포인터가 동일한 값을 가질 때까지 프라이머리 레이트 인터페이스보드의 큐에 저장되어 있는 데이터를 읽는 패킷 시스템제어보드를 포함함을 특징으로 한다.
본 발명에 따른 통신방법은, 종합 정보 통신망 패킷 인터페이스 시스템에서 시스템의 마스터 제어프로세서인 패킷시스템제어보드와 종합정보통신망 시그널링을 담당하는 프라이머리레이트 인터페이스보드간에 듀얼포트 메모리를 이용하는 통신방법에 있어서, 시스템 초기화시, 패킷시스템제어보즈돠 프라이머리 레이트 인터페이스보드는 듀얼포트 메모리의 로지컬 어드레스영역을 초기화하는 단계; 패킷시스템제어보드와 프라이머리 레이트 인터페이스보드에 존재하는 운용시스템 프로그램이 듀얼포트 메모리에 대한 읽기작업이 주기적으로 이루어지도록 등록하는 단계; 읽기작업이 활성화되면, 자신의 읽기포인터와 상대편의 쓰기포인터를 읽어 동일한지 비교하는 단계;비교단계에 의하여 자신의 읽기 포인터와 상대편의 쓰기포인터가 동일하지 않으면 자신의 읽기 포인터와 상대편의 쓰기포인터가 동일한 값을 가질 때까지 상대편의 큐에 저장되어 있는 데이터를 읽어오는 단계;계층3으로부터 프로세서간 통신 송신루틴(IPC_SEND_ROUTINE)이 콜되면, 자신의 큐에 송신하고자 하는 데이터를 쓰고, 자신의 쓰기포인터를 쓰여진 데이터의 길이만큼 증가시켜 저장하는 단계를 포함함을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.
제2도는 본 발명에 따른 PSCB와 PRIB간의 통신장치를 나타낸 블록도로서, 종전과 같이 ISDN시그널링을 담당하는 PRIB(201), IPIS시스템의 마스터 제어 프로세서 역할을 하는 PSCB(203), PRIB(201)와 PSCB(203)간의 데이터송수신에 이용하기 위한 듀얼포트 메모리(202)로 구성되어 있다.
특히 듀얼포트 메모리(202)는 제3도에 도시된 바와 같이 PRIB(201)와 PSCB(203)간에 통신을 위해 양 프로세서가 모두 읽기, 쓰기가 가능한 영역을 설정하여 PRIB(201)는 Ox200000번지로, PSCB(203)는 Ox800000번지로 로지컬 어드레스(Logical Address)를 부여한다. 따라서 PRIB(201)측에서는 Ox200000-Ox200003어드레스를 PRIB(203)의 Read_Pointer(이하 읽기 포인터라 함)영역으로, Ox200004-Ox200007어드레스를 PSCB(203) Write_Pointer(이하 쓰기포인터라 함)영역으로, Ox200008-Ox20000B어드레스를 PSCB(201)의 읽기 포인터 영역으로, Ox20000C-Ox2OOOOF어드레스를 PRIB(201)의 쓰기 포인터영역으로, Ox200010-Ox203FOF어드레스를 PSCB(203)의 Queue(이하 큐라 함)영역으로, Ox203F10-Ox207EOF어드레스를 PRIB(201)의 큐영역으로 사용한다.
이와 같이 메모리맵을 형성한 듀얼포트 메모리(202)를 통해 PRIB(201)와 PSCB(203)는 제4도에 도시된 흐름도와 같이 데이터를 송수신한다.
즉, 시스템 초기화단게에서 PRIB(201)와 PSCB(203)는 듀얼포트 메모리(202)내의 모든 영역을 초기화환다(제 401 단계). 그리고 제 402단계로 진행되어 PRIB(201) 및 PSCB(203)에 존재하는 OS(Operating System)에 듀얼포트 메모리(202)의 읽기 작업이 주기적으로 이루어지도록 등록한다.
PRIB(201)나 PSCB(203)내의 OS에 의해 읽기 작업이 활성화되면, 각 프로세서는 제 402단계에서 제 403단계를 거쳐 제 404단계로 진행되어 듀얼포트메모리(202) 내의 자신의 읽기 포인터와 상대편의 쓰기포인터를 읽는다. 즉, PRIB(201)는 제3도의 도시된 바와 같이 Ox200000-Ox200003에 수록되어 있는 PRIB의 읽기포인터와 Ox200004-Ox200007에 수록되어 있는 PSCB의 쓰기포인터를 읽고, PSCB(203)는 제3도의 도시된 바와 같이 Ox800008-Ox80000B에 수록되어 있는 PSCB의 읽기포인터와 Ox80000C-Ox80000F에 수록되어 있는 PRIB의 쓰기포인터를 읽는다. 그리고 제 405단계로 진행되어 읽혀진 읽기 포인터와 쓰기포인터가 동일한지를 비교한다. 비교결과, 읽기 포인터와 쓰기포인터의 값이 동일하지 않으면, 제 406단계로 진행되어 해당 큐(PRIB(201)에서 읽을 경우에는 Ox200010-Ox203FOF영역에 존재하는 PSCB의 큐가 해당되고, PSCB(203)는 Ox803F10-Ox807EOF영역에 존재하는 PRIB의 큐가 해당된다.)로부터 소정 길이의 데이터를 읽고, 읽혀진 데이터 길이를 자신의 읽기 포인터에 가산한다. 이와 같이 큐로부터 데이터를 읽는 작업은 자신의 읽기 포인터값이 상대편의 쓰기포인터와 동일한 값이 될 때까지 이루어진다.
그러나 제405단게의 판단결과, 읽기 포인터와쓰기 포인터의 값이 동일한 경우에는 상대 프로세서가 전송한 데이터가 없는 경우이므로 읽기작업을 리턴한다. 즉, PSCB(203)의 읽기작업에 의해 읽혀진 PSCB의 읽기포인터와 PRIB의 쓰기 포인터가 동일한 경우에는 PRIB(201)에서 전송한 데이터가 없는 경우이고, PRIB(201)의 읽기작업에 의해 읽혀진 PRIB의 읽기 포인터와 PSCB의 쓰기 포인터가 동일한 경우에는 PSCB(203)에서 전송한 데이터가 없는 경우이므로 읽기작업을 리턴한다.
한편, 상대 프로세서에 데이터를 송신하고자 하여 계층 3으로부터 IPC_SEND_ROUTINE이 콜되면, 제407단계를 거쳐 제408단계로 진행되어 해당 큐영역에 데이터를 쓴다. 이때 해당 큐는 PRIB(201)가 PSCB(203)으로 데이터를 송신하고자 할 경우에는 PRIB의 큐가 되고, PSCB(203)에서 PRIB(201)로 데이터를 송신하고자 할 경우에는 PSCB의 큐가 된다. 이와 같이 해당 큐에 데이터를 쓰고, 자신의 쓰기포인터(PRIB(201)의 경우에는 PRIB의 쓰기포인터, PSCB(203)의 경우에는 PSCB의 쓰기포인터가 됨)를 데이터 길이만큼 증가하여 저장시킨 후 쓰기작업을 종료한다.
이상, 상술한 바와 같이 본 발명은 IPIS에 실장되어 있는 PSCB와 PRIB간에 듀얼포트 메모리를 이용하여 데이터 송수신이 이루어지도록 함으로써, 좀더 안정도니 데이터를 전송할 수 있는 효과가 있다.

Claims (4)

  1. 종합정보통신망 패킷 인터페이스 시스템에서 시스템의 마스터제어프로세서인 패킷시스템제어보드와 종합정보통신망 시그널링을 담당하는 프라이머리레이트 인터페이스보드간의 통신장치에 있어서, 상기 패킷시스템제어보드와 프라이머리 레이트 인터페이스보드에 대한 로지컬 어드레스를 다르게 할당하고, 상기 패킷 시스템제어보드에 대한 읽기 포인터와 쓰기포인터 및 큐와 상기 프라이머리 레이트 인터페이스보드에 대한 읽기 포인터와 쓰기포인터 및 큐에 대한 영역을 각각 할당하여 상기 패킷시스템제어보드와 상기 프라이머리 레이트 인터페이스보드간의 데이터 송수신기 이용되는 듀얼포트 메모리(202); 상기 패킷 시스템제어보드(203)로 데이터 송신시에는 상기 듀얼포트 메모리내의 자신의 큐에 송신데이타를 쓰고, 큐에 쓰여진 데이터길이만큼 자신의 쓰기포인터를 증가시켜 저장하고, 상기 패킷시스템제어보드로부터 데이터를 수신시에는 자신의 읽기포인터와 상기 패킷시스템제어보드의 쓰기포인터가 동일한 값을 가질 때까지 패킷시스템제어보드의 쓰기포인터가 동일한 값을 가질 때까지 패킷시스템제어보드의 큐에 저장되어 있는 데이터를 읽는 프라이머리 레이트 인터페이스보드(201); 상기 프라이머리 레이트 인터페이스보드(201)로 데이터 송신시에는 상기 듀얼포트 메모리내의 자신의 큐에 송신데이타를 쓰고, 큐에 쓰여진 데이터길이만큼 자신의 쓰기포인터를 증가시켜 저장하고, 상기 프라이머리 레이트 인터페이스보드(201)로부터 데이터를 수신시에는 자신의 읽기포인터와 상기 프라이머리 레이트 인터페이스보드의 쓰기포인터가 동일한 값을 가질 때까지 상기 프라이머리 레이트 인터페이스보드(201)의 큐에 저장되어 있는 데이터를 읽는 패킷 시스템제어보드(203)를 포함함을 특징으로 하는 종합정보통신망 패킷 인터페이스시스템에 있어서 프라이머리 레이트 인터페이스보드와 패킷시스템제어보드간의 통신장치.
  2. 제1항에 있어서, 상기 프라이머리 에이트 인터페이스 보드(201)와 상기 패킷시스템제어보드(203)는 데이터를 수신하기 위한 상기 듀얼포트메모리(202) 에 대한 읽기작업이 주기적으로 이루어지도록 자신의 운용시스템(OS)프로그램에 등록함을 특징으로 하는 종합정보통신망 패킷 인터페이스시스템에 있어서 프라이머리 레이트 인터페이스보드와 패킷시스템제어보드간의 통신장치.
  3. 종합정보통신망 패킷 인터페이스 시스템에서 시스템의 마스터제어프로세서인 패킷시스템제어보드와 종합정보통신망 시그널링을 담당하는 프라이머리레이트 인터페이스보드간에 듀얼포트 메모리를 이용하는 통신방법에 있어서, 시스템 초기화시, 상기 패킷시스템제어보드와 상기 프라이머리 레이트 인터페이스보드는 상기 듀얼포트 메모리의 로지컬 어드레스영역을 초기화하는 단계; 상기 패킷시스템제어보드와 상기 프라이머리 레이트 인터페이스보드의 존재하는 운용시스템 프로그램에 상기 듀얼포트 메모리에 대한 읽기작업이 주기적으로 이루어지도록 등록하는 단계; 읽기작업이 활성화되면, 자신의 읽기포인터와 상대편의 쓰기포인터를 읽어 동일한지 비교하는 단계; 비교단계에 의하여 상기 자신의 읽기 포인터와 상대편의 쓰기포인터가 동일하지 않으면 상기 자신의 읽기 포인터와 상대편의 쓰기포인터가 동일한 값을 가질 때까지 상대편의 큐에 저장되어 있는 데이터를 읽어오는 단계; 계층 3으로부터 프로세서간 통신 송신루틴(IPC_SEND_ROUTINE)이 콜되면, 자신의 큐에 송신하고자 하는 데이터를 쓰고, 자신의 쓰기포인터를 쓰여진 데이터의 길이만큼 증가시켜 저장하는 단계를 포함함을 특징으로 하는 종합정보통신망 패킷 인터페이스시스템에 있어서 프라이머리 레이트 인터페이스보드와 패킷시스템제어보드간의 통신방법.
  4. 제3항에 있어서, 상기 데이터를 읽어오는 단계는 상기 상대편의 큐로부터 데이터를 읽은 후, 읽은 데이터의 길이만큼 자신의 읽기포인터를 증가시킨 다음 증가된 자신의 읽기 포인터와 상대편의 쓰기포인터가 동일한지를 비교함을 특징으로 하는 종합정보통신망 패킷인터페이스시스템에 있어서 프라이머리 레이트 인터페이스보드와 패킷시스템제어보드간의 통신방법.
KR1019950038104A 1995-10-30 1995-10-30 종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법 KR0154462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038104A KR0154462B1 (ko) 1995-10-30 1995-10-30 종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038104A KR0154462B1 (ko) 1995-10-30 1995-10-30 종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법

Publications (2)

Publication Number Publication Date
KR970024744A KR970024744A (ko) 1997-05-30
KR0154462B1 true KR0154462B1 (ko) 1998-11-16

Family

ID=19431947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038104A KR0154462B1 (ko) 1995-10-30 1995-10-30 종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법

Country Status (1)

Country Link
KR (1) KR0154462B1 (ko)

Also Published As

Publication number Publication date
KR970024744A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US6070194A (en) Using an index and count mechanism to coordinate access to a shared resource by interactive devices
CA1218467A (en) Arbitration mechanism for assigning control of a communications path in a digital computer system
US5594882A (en) PCI split transactions utilizing dual address cycle
US5261059A (en) Crossbar interface for data communication network
US4763249A (en) Bus device for use in a computer system having a synchronous bus
US4648030A (en) Cache invalidation mechanism for multiprocessor systems
US4799148A (en) Interrupt control system having a processor for determining service priority among a plurality of modules according to an interrupt status table
KR910001789B1 (ko) 디지탈 컴퓨터 시스템의 다중 프로세서 시스템용 캐쉬 무효 장치
US5778195A (en) PC card
US4661905A (en) Bus-control mechanism
US20040093454A1 (en) USB endpoint controller flexible memory management
JPH08249254A (ja) マルチコンピュータシステム
EP0301610A2 (en) Data processing apparatus for connection to a common communication path in a data processing system
KR950010529B1 (ko) 프로세서간 통신을 위한 메모리 공유 장치
EP0097028A2 (en) Multiple-microcomputer communications system
US5958032A (en) Data processing and communicating system with high throughput peripheral component interconnect bus
EP0139568B1 (en) Message oriented interrupt mechanism for multiprocessor systems
KR0154462B1 (ko) 종합정보통신망 패킷 인터페이스 시스템에 있어서 프라이머리레이트 인터페이스보드와 패킷 시스템 제어보드간의 통신 장치 및 통신방법
KR19990055450A (ko) 듀얼포트 메모리를 사용하는 프로세서의 인터페이스 장치
KR950009763B1 (ko) 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법
US5748944A (en) Apparatus for slave DMA emulation on a computer system bus
KR100278805B1 (ko) 멀티 프로세싱 시스템의 데이터 중재장치 및 방법
KR100198802B1 (ko) 노드간 엑센트네트를 통한 메시지 전송 제어 방법
US7177997B2 (en) Communication bus system
CN117762836A (zh) 加速单元、专用数据处理器、主机和读写信号传递方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee