KR0152838B1 - 디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치 - Google Patents

디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치 Download PDF

Info

Publication number
KR0152838B1
KR0152838B1 KR1019950012569A KR19950012569A KR0152838B1 KR 0152838 B1 KR0152838 B1 KR 0152838B1 KR 1019950012569 A KR1019950012569 A KR 1019950012569A KR 19950012569 A KR19950012569 A KR 19950012569A KR 0152838 B1 KR0152838 B1 KR 0152838B1
Authority
KR
South Korea
Prior art keywords
input
clock pulse
modulation
data
byte clock
Prior art date
Application number
KR1019950012569A
Other languages
English (en)
Other versions
KR960042670A (ko
Inventor
홍승표
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950012569A priority Critical patent/KR0152838B1/ko
Publication of KR960042670A publication Critical patent/KR960042670A/ko
Application granted granted Critical
Publication of KR0152838B1 publication Critical patent/KR0152838B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B2020/10833—Copying or moving data from one record carrier to another

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치에 관한 것으로, 메인클럭펄스를 1/8로 분주하여 입력바이트클럭펄스를 발생하는 분주기와; 할당된 더미타임동안에 상기 분주기의 입력바이트클럭펄스애 따라 입력데이터를 저장하는 선입선출메모리와; 입력데이터의 25비트마다 출력바이트클럭펄스와 전송신호를 출력하는 전송제어부와; 상기 전송제어부의 출력바이트클럭펄스에 따라 상기 선입선출메모리가 입력해주는 입력데이터를 전달하는 데이터전달부와; 상기 전송제어부의 전송신호에 따라, 상기 데이터 전달부가 전달해 주는 입력데이터를 1비트씩 24/25모듈레이션장치에게 전송해주는 병렬/직렬변환부로 구성되어, 구성이 간단해지고 24/25모듈레이션 전후에서 주파수차이가 없어지도록 한 것이다.

Description

디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치
제1도는 일반적인 24/25모듈레이션장치 관련도.
제2도는 본 발명 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치 구성도.
제3도는 제2도에서의 각부파형도.
제4도는 제1도 또는 제2도에서의 테이프 기록패턴도.
* 도면의 주요부분에 대한 부호의 설명*
102 : 24/25모듈레이션장치 200 : 데이터전송장치
201 : 선입선출메모리 202 : 데이터전달부
203 : 병렬/직렬변환부 204 : 분주기
205 : 전송제어부 205a : 카운터
205b : 신호출력부
본 발명은 디지탈 브이씨알(Digital VCR)의 24/25모듈레이션(Modulation)용 데이터전송장치에 관한 것으로, 피엘엘회로를 이용하지 않고 입력데이타를 24/25모듈레이션장치에 전송해 주는 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치에 관한 것이다.
일반적으로 24/25모듈레이션이란, 디지탈 브이씨알에서 테이프의 트랙(Track)과 트랙사이를 구분하기 위해, 1 트랙에 해당하는 입력데이타 24비트 마다 '0' 또는 '1' 의 1비트를 삽입해 25비트로 변환해 주는 것을 말한다. [제4 도의 (가), (나) 참조].
제1도는 이와같이 입력데이타 24비트를 25비트로 변환해 주는 24/25모듈레이션장치 관련도이다.
이때, 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치는, 제1 도에 도면부호'200'으로 나타낸 바와 같이, 제어기(100)의 제어를 받아 입력데이타의 양을 조절해주는 ECC(Error Correction Code)엔코더(101)와 24/25모듈레이션장치(102)와의 사이에 설치되어, ECC엔코더(101)로부터 입력데이타를 전달받아 24/25모듈레이션장치(102)에 전송해 주는 일을 하며, 종래에는 이 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치를 피엘엘(PLL : Phase-Locked Loop)회로로 구성하였다.
종래 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치에서의 문제점은. 피엘엘회로를 이용하기 때문에 구성이 복잡해지고 24/25모듈레이션 전후에서 주파수 차이가 발생된다는데 있다.
본 발명은, 이와 같은 종래의 문제점을 감안하여 창안된 것이며, 피엘엘회로를 이용하지 않음으로써 구성이 간단해지고 24/25모듈레이션 전후에서 주파수 차이가 나타나지 않도록 한 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치를 제공함에 목적이 있다.
상기 목적에 따른 본 발명 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치는, 제2도에 나타낸 바와 같이, 메인클럭펄스(fout)를 1/8로 분주하여 입력바이트클럭펄스를 발생하는 분주기(204)와; 할당된 더미타임(Dummy Time)동안에 상기 분주기(204)의 입력바이트클럭펄스에 따라 입력데이타를 저장하는 선입선출메모리(201)와; 입력데이타의 25비트마다 출력바이트클럭펄스와 전송신호를 출력하는 전송제어부(205)와; 상기 전송제어부(205)의 출력바이트클럭펄스에 따라 상기 선입선출메모리(FIFO)(201)가 입력해 주는 입력데이타를 전달하는 데이터전달부(202)와; 상기 전송제어부(205)의 전송신호에 따라, 상기 데이터전달부(202)가 전달해주는 입력데이타를 1비트씩 제1도의 24/25모듈레이션장치(102)에게 전송해 주는 병렬/직렬변환부(203)로 구성된다.
이하, 작용을 상세히 설명한다.
본 발명에서는 시스템클럭펄스, 즉 제3도의 (가)와 같은 메인클럭펄스(fout)를 이용하여 필요한 모든 클럭문제를 해결하는데, 먼저 입력되는 메인클럭펄스(fout)는 분주기(204)에 의해서 1/8로 분주된다.
제3 도의 (나)는 이렇게 분주기(204)에 의해서 분주되어 분주기(204)의 출력측에서 나타나는 입력바이트클럭펄스의 파형이며, 이 입력바이트클럭펄스는 선입선출메모리(201)에 입력된다.
상기 선입선출메모리(201)는 3바이트, 4바이트, 4바이트, 4바이트의 순으로 반복해서 할당된 더미타임동안에는 상기 분주기(204)로부터 입력되는 입력바이트클럭펄스를 제4도의 (라)의 더미제어펄스에 의하여 기억하지 않게 되고, 연이어 입력되는 제4도의 (다)의 90바이트의 입력데이타를 상기 입력바이트클럭펄스와 제1앤드게이트(AND1)를 통해 입력되는 상기 더미제어펄스에 의해 기억하게 된다.
한편, 전송제어부(205)의 카운터(205a)는 메인클럭펄스(fout)를 입력받고, 이 메인클럭펄스(fout)의 클럭을 계수하기 시작해서, 계수한 전체 펄스수가 24개에 이르면 제3도의 (다)와 같은 출력바이트클럭펄스를 출력하여 선입선출메모리(201)와 데이터전달부(202)에 입력하고, 동시에 전송제어부(205)의 신호출력부(205b)에 입력하게 된다. 데이터 전달부(202)는 3개의 플립플롭(FF1 - FF3)으로 되어 있다.
출력바이트클럭펄스를 입력받은 선입선출메모리(201)는 저장하고 있던 입력 데이터를 데이터전달부(202)에 입력하게 되고, 데이터 전달부(202)는 상기 출력바이트클럭펄스에 따라 상기 선입선출메모리(201)가 입력해 주는 그 입력데이타를 병렬/직렬 변환부(203)에 전달하게 된다.
또, 상기 선입선출메모리(201)와 데이터전달부(202)가 출력바이트클럭펄스를 입력받을 때 함께 입력받은 데이터전달부(202)의 신호출력부(205b)는 제3도의 (라)와 같은 전송신호를 출력하여 병렬/직렬변환부(203)에 입력해주게 된다.
결과적으로 이 전송신호는 입력데이터의 25번째 비트의 위치에서 발생되는 것이다.
전송제어부(205)의 리세트부인 제2앤드게이트(AND2)는 신호출력부(205b)에서 전송신호가 출력되게 되면 리세트신호를 출력하여 카운터(205a)를 리세트시키게 된다. 또는 외부로부터 리세트신호가 입력되면 카운터(205a)를 리세트시키게 된다.
리세트된 카운터(205a)는 처음부터 계수를 다시하기 시작한다.
한편, 병렬/직렬변환부(203)는 앞서 데이터전달부(202)가 전달해 준 입력데이터를 1비트씩 차례로 24/25모듈레이션장치(102)에 전송해 주게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 복잡한 피엘엘 회로를 이용하지 않고 입력데이터를 24/25모듈레이션장치에 입력해주기 때문에 구성이 매우 간단해지고 24/25모듈레이션 전후에서 주파수차이가 나타나지 않는다는 효과가 있다.

Claims (3)

  1. 메인클럭펄스를 1/8로 분주하여 입력바이트클럭펄스를 발생하는 분주기와; 할당된 더미타임동안에 상기 분주기의 입력바이트클럭펄스에 따라 입력데이타를 저장하는 선입선출메모리와; 입력데이타의 25비트마다 출력바이트클럭펄스와 전송신호를 출력하는 전송제어부와; 상기전송제어부의 출력바이트클럭펄스에 따라 상기 선입선출메모리가 입력해주는 입력데이타를 전달하는 데이터전달부와; 상기 데이터전달부가 전달해 주는 입력데이터를 상기 전송제어부의 전송신호에 따라 1비트씩 24/25모듈레이션장치에게 전송해주는 병렬/직렬변환부를 구비한 것을 특징으로 하는 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치.
  2. 제1항에 있어서, 전송제어부는 상기 메인클럭펄스의 펄스를 계수하여 계수한 펄스수가 24개가 되면 출력바이트클럭펄스를 발생하는 카운터와, 상기 카운터에서 출력바이트클럭펄스가 발생될 때 전송신호를 발생하는 신호출력부와, 상기 신호 출력부가 전송신호를 발생하면 또는 외부로부터 리세트신호가 입력되면 상기 카운터를 리세트시켜서 처음부터 다시 계수하도록 하는 리세트부를 구비한 것을 특징으로 하는 디지탈 브이씨알의 24/25모듈레이션용 데이터전송장치.
  3. 제1항에 있어서, 더미타임은 3바이트, 4바이트, 4바이트, 4바이트의 순으로 반복해서 할당되는 것을 특징으로 하는 디지탈 브이씨알의 24/25모듈레이션용 데이터 전송장치
KR1019950012569A 1995-05-19 1995-05-19 디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치 KR0152838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012569A KR0152838B1 (ko) 1995-05-19 1995-05-19 디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012569A KR0152838B1 (ko) 1995-05-19 1995-05-19 디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치

Publications (2)

Publication Number Publication Date
KR960042670A KR960042670A (ko) 1996-12-21
KR0152838B1 true KR0152838B1 (ko) 1998-10-15

Family

ID=19414926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012569A KR0152838B1 (ko) 1995-05-19 1995-05-19 디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치

Country Status (1)

Country Link
KR (1) KR0152838B1 (ko)

Also Published As

Publication number Publication date
KR960042670A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US5353313A (en) Transmission of a clock signal over an asynchronous data channel
US4586189A (en) Asynchronous to synchronous data interface
JPH05505712A (ja) データの同期化方法と同期回路
US4054747A (en) Data buffer
US5058141A (en) Single circuit for detecting a frame synchronization pattern and generating control signals
US4771426A (en) Isochronous clock reconstruction
EP0500243A2 (en) Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data
HUT62113A (en) Digital recording an dreproducing system
US4899339A (en) Digital multiplexer
KR0152838B1 (ko) 디지탈 브이씨알의 24/25모듈레이션용 데이타전송장치
US4443883A (en) Data synchronization apparatus
US4101732A (en) Start and stop system
US3748393A (en) Data transmission over pulse code modulation channels
US7149186B1 (en) Apparatus and method for rate adaptation control
FI73850B (fi) Datasynkroniseringskrets.
US4914618A (en) Asynchronous serial communications apparatus with variable length stop bit generation capability
US5025459A (en) Optical communications transmitter and receiver
GB1479313A (en) Digital data rate converters
US5548624A (en) Destuff circuit for asynchronous digital signals
JPH0144062B2 (ko)
US4351008A (en) Modulator for use in an interface between a digital signal processing apparatus and an audio tape deck
CA1169156A (en) Apparatus for conforming the length of a data stream to a transmission line
EP0282990A3 (en) Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method
SU760174A1 (ru) Способ записи и воспроизведения цифровой информации i
JP2697629B2 (ja) 速度変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee