KR0151523B1

KR0151523B1 - 디지탈 오디오 디코더에 있어서 데이터 연산처리 속도 개선회로

Info

Publication number: KR0151523B1
Application number: KR1019940009030A
Authority: KR
Inventors: 김주선
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1994-04-27
Filing date: 1994-04-27
Publication date: 1998-10-15
Also published as: KR950029923A

Abstract

디지탈 오디오 디코더에 있어서 승산회수를 줄여 고속연산을 실현할 수 있고 특히 IMDCT 연산과정에서 필요한 윈도우 연산 속도를 높이기 위해, 윈도우 계수가 대칭성을 갖고 있는 경우, 상기 윈도우 처리될 데이타가 일정한 갖도록하고, 상기 대칭성을 이용하여 윈도우 연산에 소요되는 승산부 횟수의 수를 축소시키도록 되어 있다. 즉 IMDCT의 연산이 필요로 되는 디지탈 오디오 디코더상에서 IMDCT의 최종단계인 윈도우 연산에 있어 계수가 대칭성을 갖고 있는 경우, 이 대칭성을 이용하여 윈도우 연산에 소요되는 승산부 횟수를 줄여(75%) 고속의 IMDCT윈도우 연산이 가능하다.

Description

디지탈 오디오 디코더에 있어서 데이타 연산처리 속도 개선회로

제1도는 종래의 IMDCT 과정에서 FFT 결과에 대한 리오더 링(Re-Ordering)예시도.

제2도는 윈도우 크기 모드가 1개이고 윈도우 계수가 대칭인 윈도우 연산 및 연산 구조도.

제3도는 윈도우 크기 모드가 복수인 경우 윈도우 연산 및 연산 구조도.

제4도는 본 발명에 따른 재배치된 데이타(m)가 64인 경우 오버랩 처리예를 나타낸 도면.

제5도는 본 발명에 따른 실시예 회로도.

본 발명은 디지탈 오디오 디코더에 있어서 윈도우 연산방법에 관한 것으로, 특히 IMDCT의 결과에 의한 윈도우 처리시 승산기의 횟수를 감소시켜 연산처리 속도를 개선시킬 수 있는 디지털오디오디코더에 있어서 데이타연산처리속도 개선회로에 관한 것이다.

광대역 오디오 신호를 처리하는 시스템(MD,DCC)은 디지탈적으로 데이타 압축 및 신장처리 과정을 필수적으로 거쳐야 한다. 특히 MD(Mini Disk)의 경우 IMDCT(Invered Modified Discrete Cosine Transform)방법을 주로 사용한다. 상기 IMDCT는 시간영역(Time Domain)상에서 추출된 오디오 데이타를 주파수 영역으로 변환시 적용되며, 상기 IMDCT의 처리를 거친 데이타는 윈도우(Window)처리 과정을 거친다. 상기 윈도우 처리과정은 이전 처리방법에 있어 IMDCT던지 아니면 어떤 변환(Transform)과정을 거치었더라도 오버랩 및 가산에 의한 윈도우 연산과정을 꼭 거쳐야 한다. 예를 들어, t=n0인 시간에서 변환하여 제1결과에 의해 얻어진 M1개의 데이타에 대해 윈도우 연산을 하고, 다시 t=n0+△의 시간에서 변환하여 제2결과에 의해 얻어진 M2개의 데이타에 대해 래치연산을 하여 상기의 결과 값들과 상기 t=n0인 시간에서 얻어진 윈도우 결과를 오버랩시켜 가산하면 윈도우 연산처리가 완료되며, 이과정을 제1도에 도시하고 있다.

제1도 (A)는 t=n0일때 IMDCT결과 획득 데이타(M)이고, 상기 획득한 데이타(M)와 제1도(B)와 같이 윈도우 연산수정과정을 거친다. 제1도(B)에서 X표시는 윈도우내의 계수와 데이트 블록(M) 내의 데이타가 1:1로 대응되면서 곱해짐을 의미하는 것이다. 그리고 제1도(C)와 같이 t=n0+△일때 IMDCT 결과 획득 데이타(M)를 얻고, 상기 결과 획득 데이타(M)와 제1도(D)와 같이 윈도우 연산과정을 상기 제1도(B)와 같이 수행한다. 이어서 제1도(E)와 같이 t=n0+△+△일때 상기 t=n0일때 얻은 윈도우 결과[제1도(B)]와 제1도(G)와 같이 t=nO+△일때 얻은 윈도우 결과[제1도(D)]를 오버랩하면 결과는 제1도(F),(H)와 같이 더하여 계산됨을 알 수 있다. 상기 제1도(F),(H)를 계산하는 과정에서 ╂표시는 상기 연산된 데이타가 1 : 1로 대응되면서 더해짐을 의미하는 것이다. 상기한 바와같이 윈도우 연산방식은 가장 기본적인 연산방식으로 오버랩되는 부분을 구체적으로 살펴보면, 제1도 의(B),(D),(F),(H)와 같이 연산에 필요한 승산(X)과 제1도 의(F),(H)와 같이 오버랩시 계산에 필요한 가산(+)과정을 살펴볼 때 승산(X)하는 횟수는회, 더하기의 횟수는 M/2회 임을 알 수 있다. 이의 이유는 오버랩되는 부분의 데이터의 수가 M/2이고, 같은 수의 윈도우 계수와 곱해야 하므로 곱하기(X)는 M/2를 2회 곱해야 한다. 즉 오버랩되는 부분은 두(2) 부분 이므로 전체 곱하기(승산)는 M/2X 2고, 상기 두 부분으로 오버랩되는 부분을 더하려면 M/2회의 뎃셉이 요구된다. 따라서 상기 연산과정을 하드웨어로 구현한다면 상기 오버랩 또는 더하는 과정을 고려할때 데이타의 갯수 X 2에 해당하는 승산의 연산이 고속 연산처리 가능성 여부를 결정짓게 된다. 그러므로 상기 연산과정에서 승산과정을 개선 한다는 것은 바로 고속연산과 직접 관련되어 있으므로 현재로서 해결하여야 할 큰 과제이다.

따라서 본 발명의 목적은 승산횟수를 줄여 고속연산을 실현할 수 있는 회로를 제공함에 있다.

본 발명의 목적은 IMDCT 연산과정에서 필요한 윈도우 연산 속도를 높이는 회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 윈도우계수와, 상기 윈도우로 처리될 데이타가 일정한 대칭성을 갖도록하고, 상기 대칭성을 이용하여 윈도우 연산에 소요되는 단위 연산의 수를 축소시키도록 구성됨을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 IMDCT 과정에서 FFT(Fast Fourier Transform)결과(32포인트)에 대한 재배치를 설명하기 위한 도면으로서, FFT 출력값(201)에서 재배치 되는 결과(202)를 도시한 것이다.

제3도는 본 발명에 따른 윈도우 연산 및 연산구조로 나타낸 도면으로서, (3A)는 데이타블럭(301)과 윈도우(302)를 곱하고, 데이타블럭(304)과 윈도우(305)를 곱하여 더하면 오버랩되는 부분은 a.h+b.h가 되는 것으로 윈도우 크기 모드가 1개이고, 윈도우 계수가 대칭인 경우를 도시한 것이다.

(3B)는 윈도우 크기모드가 여럿인 경우를 나타낸 것으로(윈도우 계수는 대칭형)MD(Mini Disk)예가 이와 같은 형태를 가진다. 여기서 데이타 블록이 306에다 윈도우(307)를 곱하고, 데이타 블록 308에다 윈도우(318)를 곱하여 더하면 오버랩 되는 부분(OL)과 오버랩이 않되는 부분(NOL)으로 나타나서 연산구조를 갖는 제1패턴(309)과 유니트윈도우계수를 갖는 제2패턴(310)으로 나타난다.

제4도는 본 발명에 따른 실시예 블럭도로서, 재배치된 데이타(n)이 64인 경우 오버랩 처리 예시도이다.

입력데이타를 신속 프리이에 변환에 따른 연산 처리하는 FFT 처리부(402)와, 상기 FFT 처리부(402)의 이전 출력값(n1)을 저장하는 제1저장부(404)와, 상기 FFT 처리부(402)의 현재 출력값(n2)을 저장하는 제2저장부(408)와, 상기 제1저장부(404)의 값을 받아 처리 포멧에 맞게 재배치하는 제1재배치부(406)와, 상기 제2저장부(409)의 값을 받아 처리 포멧에 맞게 재배치하는 제2재배치부(410)을 구비하여 상기 제1재배치부(406)의 윈도우이 되는 뒷 부분과 상기 제2재배치부(410)의 윈도우이 되는 앞의 부분을 오버랩되는 부분을 가산하여 하나의 값으로하여 최종 IMDCT 값으로 출력토록 구성되어 있다.

상기 제1,2저장부(404,408)의 저장과 제1,2재배치부(406,410)의 재배치를 위한 제어는 별도의 콘트롤러에 의해 이루어진다.

따라서 본 발명의 구체적 일실예를 제1도∼제4도를 참조하여 상세히 설명하면, IMDCT는 연산과정에서 그 실행처리속도를 높이기 위해 흔히 FFT 처리부(402)에서 FFT 알고리즘을 사용한다. 상기 FFT 처리부(402)의 처리 결과를 제1,2저장부(404,408)에 일련의 윈도우 순서대로 기록되고, 최종 IMDCT 결과로의 변환을 위해 제1,2재배치부(406,410)에서 데이타를 재배치하는 과정을 거쳐야 한다. 상기 데이타 재배치의 예가 제2도에 보여지고 있는데, 제2도에서도 볼 수 있듯이 재배치된 데이타는 전체를 둘로 나누어볼때 그 각 부분이 절대치상으로 좌우 대칭임을 알수 있다. 상기 대칭성은 IMDCT 과정상의 전개방식에 의해 +,-부호가 바뀐다든지 하는 변화도 있을 수 있지만 좌,우 대칭상(절대값기준)은 흔히 일어날 수 있다. 상기 재배치된 데이타는 윈도우 과정을 거치면서 최종 IMDCT 결과로 얻어지는데, 이때 윈도우는 한가지만 사용될 수도 있고, 여러 크기의 것들이 상황에 따라 번갈아 가며 사용될 수도 있다(MD경우). 대부분의 윈도우 함수는 보통 대칭형이고, 따라서 윈도우 연산은 제3도(3A)에서와 같은 연산구조를 갖는 구현 방법(윈도우 1개 사용시)혹은 제3도(3B)형의 연산구조를 사용하는 방법(여러개 윈도우 사용시)으로 전체의 데이타가 아닌 단위 데이타 블럭 열로 수행이 가능케 된다.

본 발명에서 해결하고자 하는 것은 우선 윈도우 연산시 제3도(3A)형의 구조를 사용한다는 것과 아울러 상기 제3도(3A)의 연산을 신속하게 처리하고자 하는 것으로, 본 발명의 실시예에서 구체적인 숫자 n=64의 데이타에 대해 수행되는 IMDCT를 예로들어 설명코자 한다.

상기 n=64(이는 재배치되고 난 후를 기준으로 한 데이타 숫자임)의 데이타에 대한 윈도우 함수(역시 64-포인트 윈도우) 및 겹쳐지는 형식은 제4도와 같이 구성된다. 제4도에서 보듯이 윈도우시 윈도우 처리결과 데이타는 다음과 같은 수식으로 나타낼 수 있는데,

오버랩되는 32개 포인트 전체에 대해 상기 (1)수식을 모두 나열해 보면, 후술하는 표1과 같다. 상기 수식(1)에서 제1재 배치부(406)의 데이터는 Pi라고 하며, 제2재배치부(410)의 데이타를 Ci라고, 윈도우 계수를 Ki라고 하면 제1재 배치부(406)의 32-63번째 데이타와 윈도우계수를 곱한식이 P_i+32K_i+32이며, 제2재배치부(410)의 0-31번째 데이타와 윈도우계수를 곱한식이 Ci.Ki(이때 I=0-31)이므로 상기 식(1)의 예와 같이 발생된다. 이는 윈도우 함수의 대칭성 Ki=K_32-i임을 고려할 수 있는데 이는 제2도에 보여진 제4도의 제1,2재배치부(406,410)의 FFT재배치 과정을 통해 나타난 데이타에서 대칭성을 고려한 결과이다. 이 결과를 보면, Wo와 W31 즉 좌우 끝부분에서 윈도우결과값의 추출에 사용되는 계수와 데이타가 동일하며, 마찬가지로 W1과 W30도 동일한 꼴임을 알 수 있다. 따라서, 동일 계수와 데이타를 이용하여 2개의 결과를 동시에 만들 수 있는 가능성이 있으며, 이때 사용되는 계수와 데이타의 호출도 메모리상 위치로 볼때 순차저장 상태이다.

이러한 성질을 이용하여 후술하는 표1에 나열된 수식에 대해 다음과 같은 가정을 한다.

(단, -부호는 계수내에 포함되도록 조정하였음)

여기서,라고 하면,

가 된다.

따라서,는라고 하면,

상기 식(2),(3)로 되어 2회의 곱셈과 4회의 덧셈을 통해 구할 수 있다. 상기식 (2),(3)에서 2회의 곱셈과 4회의 덧셈은 의미는 α(C_o+P₃₂), β(C_o-P₃₂)에서 각각 곱하기에서 1개씩 2개가 된다. 상기 (2),(3)식에서 나타내고 있듯이 α(C_o+P₃₂), β(C_o-P₃₂)를 같이 사용하고 있으므로 곱셈기 2개의 한번의 사용으로 처리가 가능하며, 사기 (C1o+P₃₂),(C_o-P₃₂)식에서 덧셈 2개(마이너스 1개포함), 그리고 최종 W_o와 W31¹를 구하기 위한 (2),(3)식에서 α(C_o+P₃₂), β(C_o-P₃₂)를 더하기 위해 덧셈기가 각각 1개씩 사용되므로 덧셈기는 모두 4개가 된다. 특히 덧셈은 그 형태가 하드웨어로의 맵핑이 손쉬운 형태이며, 가산기 2개 사용시 아주 간단하게 실현이 가능하다. 일단 Wo와 W31¹가 구해지면 W₃₁= W₃₁ ¹- 2·K₃·C_O연산을 통해 W₃₁을 구할 수 있다. 결국 정리해 보면, 표1의 연산꼴을 그대로 유지할 경우의 오버랩 숫자(표1참고)에 대해 64회의 승산 및 32회의 가산 가정이 사용되는 반면, 제안방식에 의하면, 48회의 승산과 80회의 가산과정이 사용되어야 한다.

그런데, 본 발명은 H/W 구현을 전제로 하는 것으로, H/W상에서 연산속도에 가장부담을 주는 승상 횟수의 감소에 주안점을 둔 것이므로 늘어나는 가산은 가산기 사용을 1개 더 늘려 이전과 동일하게 할 수 있으며, 실제적으로 가산기의 H/W적인 부담은 그리 크지 않다.

반면, 승산기는 H/W도 클 뿐 아니라, 시간소모도 큰 부분으로, 전체 시스템속도가 좌우된다.

따라서 1개의 승산과 2개의 가산 사용시, 본 발명에서 제안된 방식은 윈도dn에 사용되는 승산 횟수를 75%로 줄일 수 있게 해 준다.

아울러 본 발명은 FFT 데이타의 재배치 시의 대칭성 및 윈도우 계수의 대칭성을 이용한 것이므로, 메모리 사용상에서도 잇점이 있다고 볼 수 있는데, 단 계수 테이블을 조금 다양하게 구비해야 할 필요는 있다.

제5도는 본 발명에 따른 실시예시도로서, FFT처리부(502)와, 상기 FFT처리부(502)의 출력데이타를 순서대로 채널별로 선택하는 멀티플렉셔(504)와, 상기 멀티플렉셔(504)의 순서대로 출력되는 값에서 이전값과 현재값을 구분하여 저장하는 제1,2 FFT결과 저장부(504,508)와, 상기 윈도우 계수값을 보관하고 있는 제1,2 윈도우 계수 저장부(510,512)와, 윈도우 모드단(500)의 신호에 따라 제1,2 FFT 결과 저장부(506,508)의 출력 데이타를 상기 제1,2윈도우 계수 저장부(510,512)에서 출력되는 계수 값에 따라 승산기와 가산기를 거쳐 윈도우를 연산하는 윈도우 연산부(514)로 구성된다. FFT 처리부(502)로 부터의 출력데이타는 제4도와 같이 재배치 과정을 거쳐 윈도우를 처리하는데, 여기서, 재배치의 과정은 실제의 메모리 장치 사용없이, 메모리 포인터의 변경만으로 가능하다. 제5도에서와 같이 아울러 이를 이용하는 방법으로 제1,2 FFT결과 저장부(506,508)에 FFT결과의 저장시에는 상기 표1에서 나타낸 바와 같이 멀티플렉셔(504)에서 현재 데이타(C0,C1)과 이전데이타(P,P,...P)를 분리하기 위해 2개의 RAM 메모리 즉, 제1,2 FFT 결과 저장부(506,508)에 나누어 기록하고, 상기 제1,2 FFT 결과 저장부 (506,508) FFT 결과의 로딩은 ABAB...의 순서를 일단 생각해 볼 수 있으나, 아이디어에 따라 그 양을 더욱 줄일 수 있다. 제1,2윈도우 계수 저장부(510,512)는 각각 (Ko+K31), (Ko-K31)...등의 복합 계수과 K+K... K의 계수를 보관하고 있으면서 승산기 1개와 가산기 2개를 사용한 윈도우 연산부(514)에서 제1,2 결과 저장부(506,508)의 출력 데이타를 제1,2 윈도우 계수 저장부(510,512)의 출력에 따라 계산하여 출력 데이타를 발생케 된다.

상술한 바와 같이 본 발명은 IMDCT 연산 과정에서 필요한 윈도우의 연산속도를 높이기 위한 것으로, 윈도우 계수와 오버랩 가산되는 데이타가 각각 일정한 형태의 대칭성을 갖고 있을때 소용되는 곱셈의 갯수를 약 75%정도 수준으로 낮춤으로써 연산시간에 가장 큰 영향을 주는 곱셈의 부담을 줄일 수 있고, 이러한 과정상에서 대신 덧셈의 수가 증가하지만 가산기의 추가로 이를 극복할 수 있으므로 더욱 효율을 높일 수 있는 이점이 있다.

Claims

디지탈 오디오 디코더의 윈도우 데이타 연산처리 장치에 있어서, 상기 디지털 오디오 디코더로 입력되는 데이타를 고속 프리이에 변환 연산 처리하는 FFT 처리부(402)와, 상기 FFT 처리부(402)의 이전 출력값(n1)을 기록하는 제1 저장부(404)와, 상기 FFT 처리부(402)의 현재 출력값(n2)을 기록하는 제2 저장부(408)와, 상기 제1 저장부(404)의 값을 받아 처리 포멧에 맞게 재 배치하는 제1재배치부(406)와, 상기 제2 저장부(408)의 값을 받아 처리 포멧에 맞게 재배치하는 제2재배치부(410)을 구비하여 윈도우 계수가 대칭성을 가질때 상기 제1재배치부(406)의 윈도우의이 되는 되는 뒷 부분과 상기 제2재배치부(410)의 윈도우의이 되는 앞의 부분을 오버랩되는 부분을 가산하여 하나의 값으로하여 최종 IMDCT 값으로 출력토록 구성됨을 특징으로 하는 디지탈 오디오 디코더에 있어서 데이타 연산처리 속도 개선회로.
디지탈 오디오 디코더의 윈도우 데이타 연산처리 장치에 있어서, 상기 디지털 오디오 디코더로 입력되는 데이타를 고속 프리이에 변환 연산 처리하는 FFT처리부(502)와, 상기 FFT처리부(502)의 출력데이타를 순서대로 채널별로 선택하는 멀티플렉셔(504)와, 상기 멀티플렉셔(504)의 순서대로 출력되는 값에서 이전값과 현재값을 구분하여 저장하는 제1,2 FFT결과 저장부(504,508)와, 상기 윈도우 계수값을 보관하고 있는 제1,2 윈도우 계수 저장부(510,512)와, 윈도우 모드단(500)의 신호에 따라 제1,2 FFT 결과 저장부(506,508)의 출력 데이타를 상기 제1,2윈도우 계수 저장부(510,512)에서 출력되는 계수 값에 따라 윈도우 계수가 대칭일때 승산기와 가산기를 거쳐 윈도우를 연산하는 윈도우 연산부(514)로 구성됨을 특징으로 하는 디지탈 오디오 디코더에 있어서 데이타연산 처리 속도 개선 회로.