KR0150672B1 - Forming method for capacitor of semiconductor memory device - Google Patents

Forming method for capacitor of semiconductor memory device

Info

Publication number
KR0150672B1
KR0150672B1 KR1019940003901A KR19940003901A KR0150672B1 KR 0150672 B1 KR0150672 B1 KR 0150672B1 KR 1019940003901 A KR1019940003901 A KR 1019940003901A KR 19940003901 A KR19940003901 A KR 19940003901A KR 0150672 B1 KR0150672 B1 KR 0150672B1
Authority
KR
South Korea
Prior art keywords
type impurity
polysilicon film
forming
doped
film
Prior art date
Application number
KR1019940003901A
Other languages
Korean (ko)
Other versions
KR950026018A (en
Inventor
최양규
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940003901A priority Critical patent/KR0150672B1/en
Publication of KR950026018A publication Critical patent/KR950026018A/en
Application granted granted Critical
Publication of KR0150672B1 publication Critical patent/KR0150672B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 기억소자의 캐패시터 형성 방법에 있어서, 예정된 영역에 n형 불순물이 주입된 폴리실리콘막(2)을 원하는 전하저장 전극의 단차 두께로 콘택 시키는 단계, 상기 n형 불순물이 주입된 폴리실리콘막(2)상에 마스크용 절연막(3)을 형성하는 단계, 상기 마스크용 절연막(3)상에 p형 불순물이 주입된 폴리실리콘막(4)을 상기 n형 불순물이 주입된 폴리실리콘막(2)보다 적은 두께로 형성하는 단계, 상기 p형 불순물이 주입된 폴리실리콘막(4)상에 불규칙한 형태의 텅스텐 시드(5)를 형성하는 단계, 상기 텅스텐 시드(5)를 식각 장벽으로 하여 p형 불순물이 주입된 폴리실리콘막(4) 및 마스크용 절연막(3)을 차례로 식각하는 단계.The present invention provides a method for forming a capacitor of a semiconductor memory device, comprising contacting a polysilicon film (2) implanted with an n-type impurity in a predetermined region with a step thickness of a desired charge storage electrode; Forming a mask insulating film 3 on the film 2, a polysilicon film 4 into which a p-type impurity is implanted onto the mask insulating film 3, and a polysilicon film into which the n-type impurity is implanted ( 2) forming a thickness smaller than 2), forming a tungsten seed 5 having an irregular shape on the polysilicon film 4 into which the p-type impurity is implanted, and using the tungsten seed 5 as an etching barrier. Etching the polysilicon film 4 into which the type impurity is implanted and the insulating film 3 for mask in order.

상기 텅스텐 시드(5)를 제거하는 단계, 상기 남아있는 p형 불순물이 주입된 폴리실리콘막(4)을 제거하면서 절연막(3)으로 덮혀 있지 않은 n형 불순물이 주입된 폴리실리콘막(2)도 부분적으로 식각하는 단계, 상기 절연막(3)을 제거하고 노출된 n형 불순물이 주입된 폴리 실리콘막(2)의 표면에 유전막을 도포한 후 플레이트전극용 폴리실리콘 막을 증착한 후 패터닝 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 기억소자의 캐패시터 형성 방법에 관한 것으로, 간단한 공정으로 단차가 높지 않으면서 미세한 다수의 기둥을 갖는 전하저장전극을 형성하므로써 표면적이 큰 전하저장전극을 형성하여 소자의 고집적화와 신뢰도를 향상시키는 효과가 있다.Removing the tungsten seed 5, removing the polysilicon film 4 into which the remaining p-type impurity is implanted, and the polysilicon film 2 into which the n-type impurity not covered with the insulating film 3 is implanted. Partially etching, removing the insulating film 3, applying a dielectric film to the surface of the polysilicon film 2 into which the exposed n-type impurity is injected, and depositing and patterning a polysilicon film for a plate electrode. A method of forming a capacitor of a semiconductor memory device, characterized in that the formation of a charge storage electrode having a large number of pillars without a high step in a simple process to form a charge storage electrode having a large surface area and high integration There is an effect of improving the reliability.

Description

반도체 기억소자의 캐패시터 형성 방법Capacitor Formation Method of Semiconductor Memory Device

제1a도 내지 제1e도는 본 발명의 일실시예에 따른 캐패시터 형성 공정도.1A through 1E are diagrams illustrating a capacitor forming process according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 층간절연막 2 : n형 불순물이 도핑된 폴리실리콘1: interlayer insulating film 2: polysilicon doped with n-type impurities

3 : 산화막 4 : p형 불순물이 도핑된 폴리실리콘3: oxide film 4: polysilicon doped with p-type impurities

5 : 텅스텐 시드(W Seed)5: tungsten seed (W Seed)

본 발명은 고집적 반도체 기억소자의 캐패시터 형성 방법에 관한 것이다.The present invention relates to a method for forming a capacitor of a highly integrated semiconductor memory device.

반도체 기억 소자가 고집적화가 되어감에 따라 셀의 면적은 급격하게 축소되고, 셀 면적의 축소에도 불구하고 셀 동작에 필요한 셀당 일정용량 이상의 캐패시터 용량을 확보해야 하는 어려움이 있다.As semiconductor memory devices become more integrated, the area of a cell is drastically reduced, and despite the reduction in cell area, there is a difficulty in securing a capacitor capacity of a predetermined capacity or more per cell required for cell operation.

이러한 어려움을 해결하기 위하여 여러 가지 3차원의 전하저장전극을 형성함으로써 전하저장전극의 표면적을 증가시키는 방법이 개발되고 있으며, 그 가운데 핀(Fin) 구조는 그 제조공정이 비교적 단순하여 널리 이용되어 왔으나 셀 면적축소에 따른 일정한 캐패시터(Capacitor) 용량의 확보를 위하여 핀 수를 늘려야 하는 어려움과 단차가 더욱 높아져 후속 금속 배선 형성시 어려움을 증대시키게 된다.In order to solve this difficulty, a method of increasing the surface area of the charge storage electrode has been developed by forming various three-dimensional charge storage electrodes. Among them, the fin structure has been widely used because of its relatively simple manufacturing process. Difficulties in increasing the number of pins and the step height are increased to secure a constant capacitor capacity as the cell area is reduced, thereby increasing the difficulty in forming subsequent metal lines.

한편, 전하저장전극의 표면적을 요철지게 형성하기 위해서는 포토리소그라피 공정에 의한 마스크 형성 및 식각 공정이 수행되어야 하는데, 통상 그 임계선폭은 0.5 미크론(um)이다.On the other hand, in order to form the surface area of the charge storage electrode, the mask formation and etching process by the photolithography process should be performed, the critical line width is usually 0.5 micron (um).

따라서, 본 발명은 P형 분순물을 함유하는 폴리실리콘막상에 텅스텐 시드(Seed)를 형성하고 이 텅스텐 시드를 식각정지층으로 하여 0.5미크론 이하의 미세한 다수의 기둥을 갖는 전하저장전극을 형성함으로써 셀이 필요로하는 캐패시터 용량을 충분히 확보하도록 전하저장전극의 표면적을 증가시키고, 공정의 단순화를 가져다주는 반도체 기억소자의 캐패시터 형성 방법을 제공함을 그 목적으로 한다.Accordingly, the present invention forms a tungsten seed on a polysilicon film containing a P-type impurities and forms a charge storage electrode having a plurality of fine pillars of 0.5 microns or less using the tungsten seed as an etch stop layer. It is an object of the present invention to provide a method for forming a capacitor of a semiconductor memory device, which increases the surface area of the charge storage electrode to sufficiently secure the required capacitor capacity and brings about a simplification of the process.

상기 목적을 달성하기 위한 본 발명의 캐패시터 형성 방법은, 소정공정이 완료된 웨이퍼 상에 전하저장전극을 이루는 n형 불순물이 도핑된 폴리실리콘막, 불순물 확산방지를 위한 마스크층 및 p형 불순물이 도핑된 폴리실리콘막을 순차적으로 형성하는 단계; 상기 p형 불순물이 도핑된 폴리실리콘막상에 미세한 오픈영역을 갖는 다수의 텅스텐 시드를 형성하는 단계; 상기 텅스텐 시드를 식각마스크로하여 상기 p형 불순물이 도핑된 폴리실리콘막, 상기 마스크층을 선택식각하는 단계; 및 상기 텅스텐시드를 제거하고, 잔류하는 p형 불순물이 도핑된 폴리실리콘막을 식각하면서 상기 n형 불순물이 도핑된 폴리실리콘막을 일부 두께 식각하여, 상기 n형 불순물이 도핑된 폴리실리콘막의 표면에 미세한 다수의 기둥을 형성하는 단계를 포함하여 이루어진다.The capacitor forming method of the present invention for achieving the above object is a polysilicon film doped with n-type impurities forming a charge storage electrode on the wafer, the predetermined process is completed, a mask layer for preventing the diffusion of impurities and doped with p-type impurities Sequentially forming a polysilicon film; Forming a plurality of tungsten seeds having fine open regions on the polysilicon layer doped with the p-type impurity; Selectively etching the polysilicon layer doped with the p-type impurity and the mask layer using the tungsten seed as an etching mask; And removing the tungsten seed, etching the polysilicon film doped with the remaining p-type impurity and partially etching the polysilicon film doped with the n-type impurity, thereby forming a plurality of fine silicon on the surface of the polysilicon film doped with the n-type impurity. Forming the pillar is made.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the technical idea of the present invention.

도면 제1a도 내지 제1e도는 본 발명의 일실시예에 따른 전하저장전극 형성 공정도이다.1A through 1E are diagrams illustrating a process of forming a charge storage electrode according to an exemplary embodiment of the present invention.

먼저, 제1a도는 일반적인 트랜지스터 구조를 갖으며 상부에 층간절연막(1)이 형성되어 있는 상태에서, 예정된 부위에 n형 불순물이 도핑된 폴리실리콘막(2)을 콘택 시키고, 산화막(3)을 형성한 후 p형 불순물이 도핑된 폴리실리콘막(4)을 적층한 다음에, 전하저장전극 마스크를 써서 상기 P형 불순물이 도핑된 폴리실리콘막(4), 산화막(3), n형 불순물이 도핑된 폴리실리콘막(2)을 순서적으로 비등방 식각한 상태이다.First, FIG. 1A has a general transistor structure and in a state where an interlayer insulating film 1 is formed thereon, a polysilicon film 2 doped with n-type impurities at a predetermined site is contacted to form an oxide film 3. Then, the polysilicon film 4 doped with p-type impurities is laminated, and then the polysilicon film 4, oxide film 3, and n-type impurities doped with the P-type impurity are doped using a charge storage electrode mask. The polysilicon film 2 is anisotropically etched sequentially.

이때, n형 불순물이 도핑된 폴리실리콘막(2)이 캐패시터의 전하저장전극으로 사용되며, 산화막(3)은 n형 불순물이 도핑된 폴리실리콘막(2)과 p형 불순물이 도핑된 폴리실리콘막(4)사이에서 도펀트(dopant)들이 상호 확산하는 것을 방지하는 마스크 역할을 한다.In this case, the polysilicon film 2 doped with n-type impurity is used as the charge storage electrode of the capacitor, and the oxide film 3 includes the polysilicon film 2 doped with n-type impurity and polysilicon doped with p-type impurity. It acts as a mask to prevent dopants from interdiffusion between the films 4.

다음, 제1b도는 WF6와 SiH4가스를 반응시켜 상기 p형 불순물이 도핑된 폴리실리콘막(4)상에 텅스텐 시드(5)를 형성한 상태의 단면도로서, 텅스텐 시드(5)가 폴리실리콘막(4) 상에서 적당한 크기로 랜덤(Random)하게 형성되게 된다.Next, FIG. 1B is a cross-sectional view of the tungsten seed 5 formed on the polysilicon film 4 doped with the p-type impurity by reacting WF 6 with SiH 4 gas, wherein the tungsten seed 5 is polysilicon. The film 4 is randomly formed to a suitable size.

텅스텐을 실리콘막 상에 선택적으로 증착하는 방법은, 잘 알려진 바와 같이, WF6와 SiH4의 반응가스와 H2 및 Ar 의 첨가가스를 사용한 LPCVD 방식으로 이루어지며, 이 증착의 초기에는 먼저 텅스텐 시드가 랜덤하게 형성되고 이후에 이 텅스텐 시드가 성장하여 텅스텐 박막이 되게 된다. 따라서, 텅스텐의 선택적 증착 초기에 공정을 멈추면 제1b도와 같이 0.5미크론 이하의 미세한 오픈영역을 갖는 텅스텐 시드를 만들 수 있다.The method of selectively depositing tungsten on the silicon film is, as is well known, by LPCVD method using a reaction gas of WF 6 and SiH 4 and additive gases of H 2 and Ar. It is formed randomly and then the tungsten seed grows to become a tungsten thin film. Thus, stopping the process at the early stage of selective deposition of tungsten can produce a tungsten seed having a fine open area of 0.5 microns or less as shown in FIG.

계속해서, 제1c도는 상기 텅스텐 시드(5)를 식각 장벽으로 하여 상기 p형 불순물이 도핑된 폴리실리콘막(4) 및 산화막(3)을 차례로 식각하고 n형 불순물이 도핑된 폴리실리콘막(2)을 전체 두께의 50-80%까지 부분식각한 상태의 단면도로서, 이때 남겨진 n형 불순물이 도핑된 폴리실리콘막(2)의 두께는 p형 불순물이 도핑된 폴리실리콘막(4)보다 충분히 두꺼워야 한다. 이는 이후에도 설명되겠지만 p형 불순물이 도핑된 폴리실리콘막(4)을 제거하기 위한 식각시 n형 불순물이 도핑된 폴리실리콘막(2)도 어느 정도 식각되기 때문이다.Subsequently, in FIG. 1C, the polysilicon film 4 doped with the p-type impurity and the oxide film 3 are sequentially etched using the tungsten seed 5 as an etch barrier, and the polysilicon film 2 doped with the n-type impurity. ) Is a cross-sectional view of the part partially etched to 50-80% of the total thickness, wherein the remaining n-type impurity doped polysilicon film 2 is thicker than the p-type impurity-doped polysilicon film 4. Should. This is because the polysilicon film 2 doped with the n-type impurity is also etched to some extent during the etching to remove the polysilicon film 4 doped with the p-type impurity, which will be described later.

이어서, 제1d도와 같이 텅스텐 시드(5)를 습식식각으로 제거하고, p형 불순물이 도핑된 폴리실리콘막(4)을 비등방 식각으로 완전히 제거한다. 이때 p형 불순물이 도핑된 폴리실리콘막(4)이 전면식각되면서 산화막(3)으로 덮혀 있지 않은 n형 불순물이 도핑된 폴리실리콘막(2)도 부분적으로 식각되기 때문에 앞선 제1c도의 공정에서 n형 불순물이 도핑된 폴리실리콘막(2)을 p형 불순물이 도핑된 폴리실리콘막(4)보다 충분히 두껍게 남도록 식각하는 것이다.Then, the tungsten seed 5 is removed by wet etching as shown in FIG. 1d, and the polysilicon film 4 doped with p-type impurities is completely removed by anisotropic etching. At this time, the polysilicon film 4 doped with p-type impurities is partially etched while the n-type impurity-doped polysilicon film 2, which is not covered with the oxide film 3, is partially etched. The polysilicon film 2 doped with the type impurity is etched to remain sufficiently thicker than the polysilicon film 4 doped with the p-type impurity.

그리고, 제1e도에 도시된 바와 같이 습식식각으로 상기 산화막(3)을 제거하면 원하는 미세한 기둥을 갖는 전하저장전극 패턴을 얻을 수 있다.As shown in FIG. 1E, when the oxide film 3 is removed by wet etching, a charge storage electrode pattern having a desired fine pillar may be obtained.

여기서 이 미세한 기둥은 기준의 노광장비가 갖는 해상력 한계 이하의 임계선폭을 갖기 때문에 그 만큼 제한된 면적에서 미세한 기둥을 다수개 형성할 수 있어 전하저장전극의 표면적을 극대화 할 수 있다.Here, since the fine pillar has a critical line width below the resolution limit of the standard exposure equipment, it is possible to form a plurality of fine pillars in a limited area, thereby maximizing the surface area of the charge storage electrode.

이후, 유전물질(Dielectric Material)을 n형 불순물이 도핑된 폴리실리콘막(2)의 노출된 표면에 도포하고 플레이트전극용 폴리실리콘막을 증착한 후 패터닝 하면 캐패시터가 완성되게 된다.Subsequently, a dielectric material is applied to the exposed surface of the polysilicon film 2 doped with n-type impurities, the polysilicon film for plate electrode is deposited, and then patterned to complete the capacitor.

상기와 같은 본 발명에서 n형 불순물을 가지는 폴리실리콘막 상에 직접 텅스텐 시드를 형성 할 수 도 있으나, n형 불순물이 도핑된 폴리실리콘막 상에는 텅스텐 시드를 적당한 크기로 랜덤(Random)하게, 즉 미세한 오픈영역을 갖도록 형성하기가 매우 힘들기 때문에 p형 불순물이 도핑된 폴리실리콘막 상에 텅스텐 시드를 형성하였다. 그리고 텅스텐 시드를 식각 장벽으로 하여 p형 불순물이 도핑된 폴리실리콘막 및 산화막을 차례로 식각한 후 n형 불순물이 도핑된 폴리실리콘막을 부분적으로 식각하지 않고 텅스텐 시드를 습식식각으로 제거한 후 p형 불순물이 도핑된 폴리실리콘막을 제거할 때 동시에 부분적으로 식각되도록 하여 미세한 기둥을 갖는 n형 불순물이 도핑된 폴리실리콘막을 형성할 수도 있다.In the present invention as described above, the tungsten seed may be formed directly on the polysilicon film having the n-type impurity. On the polysilicon film doped with the n-type impurity, the tungsten seed may be randomized to a suitable size, that is, fine. Since it is very difficult to form an open region, tungsten seeds were formed on the polysilicon layer doped with p-type impurities. After etching the polysilicon film doped with p-type impurity and the oxide film sequentially using tungsten seed as an etch barrier, and removing the tungsten seed by wet etching without partially etching the polysilicon film doped with the n-type impurity, the p-type impurity was removed. When the doped polysilicon film is removed, it may be partially etched at the same time to form a polysilicon film doped with n-type impurities having fine pillars.

이상, 상기와 같이 이루어지는 본 발명은 간단한 공정으로 단차가 높지 않으면서 미세한 다수의 기둥을 갖는 전하저장전극을 형성하므로써 표면적이 큰 전하저장전극을 형성하여 소자의 고집적화와 신뢰도를 향상시키는 효과가 있다.As described above, the present invention made as described above has an effect of forming a charge storage electrode having a large number of pillars without having a high step by a simple process to form a charge storage electrode having a large surface area, thereby improving device integration and reliability.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments are possible within the scope of the technical idea of the present invention.

Claims (2)

반도체 기억소자의 캐패시터 형성 방법에 있어서, 소정공정이 완료된 웨이퍼 상에 전하저장전극을 이루는 n형 불순물이 도핑된 폴리실리콘막, 불순물 확산방지를 위한 마스크층 및 p형 불순물이 도핑된 폴리실리콘막을 순차적으로 형성하는 단계; 상기 p형 불순물이 도핑된 폴리실리콘막상에 미세한 오픈영역을 갖는 다수의 텅스텐 시드를 형성하는 단계; 상기 텅스텐 시드를 식각마스크로 하여 상기 p형 불순물이 도핑된 폴리실리콘막, 상기 마스크층을 선택식각하는 단계; 및 상기 텅스텐시드를 제거하고, 잔류하는 p형 불순물이 도핑된 폴리실리콘막을 식각하면서 상기 n형 불순물이 도핑된 폴리실리콘막을 일부 두께 식각하여, 상기 n형 불순물이 도핑된 폴리실리콘막의 표면에 미세한 다수의 기둥을 형성하는 단계를 포함하여 이루어진 반도체 기억소자의 캐패시터 형성 방법.In the method of forming a capacitor of a semiconductor memory device, a polysilicon film doped with an n-type impurity that forms a charge storage electrode on a wafer having a predetermined process, a mask layer for preventing impurity diffusion, and a polysilicon film doped with a p-type impurity in sequence Forming to; Forming a plurality of tungsten seeds having fine open regions on the polysilicon layer doped with the p-type impurity; Selectively etching the polysilicon layer doped with the p-type impurity and the mask layer using the tungsten seed as an etching mask; And removing the tungsten seed, etching the polysilicon film doped with the remaining p-type impurity and partially etching the polysilicon film doped with the n-type impurity, thereby forming a plurality of fine silicon on the surface of the polysilicon film doped with the n-type impurity. A method of forming a capacitor of a semiconductor memory device comprising the step of forming a pillar. 제1항에 있어서, 상기 텅스텐시드를 제거하기 전에, 상기 n형 불순물이 도핑된 폴리실리콘막을 상기 P형 불순물이 도핑된 폴리실리콘막 보다 두껍게 남도록 전체두께의 일부만 식각하는 단계를 더 포함하여 이루어진 반도체 기억소자의 캐패시터 형성 방법.The semiconductor of claim 1, further comprising etching a portion of the entire thickness of the polysilicon layer doped with the n-type impurity so as to remain thicker than the polysilicon layer doped with the P-type impurity before removing the tungsten seed. A method of forming a capacitor of a memory device.
KR1019940003901A 1994-02-28 1994-02-28 Forming method for capacitor of semiconductor memory device KR0150672B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940003901A KR0150672B1 (en) 1994-02-28 1994-02-28 Forming method for capacitor of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940003901A KR0150672B1 (en) 1994-02-28 1994-02-28 Forming method for capacitor of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR950026018A KR950026018A (en) 1995-09-18
KR0150672B1 true KR0150672B1 (en) 1998-10-01

Family

ID=19378138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003901A KR0150672B1 (en) 1994-02-28 1994-02-28 Forming method for capacitor of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR0150672B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694997B1 (en) * 2000-11-16 2007-03-14 주식회사 하이닉스반도체 method for forming capacitor semiconductor device
KR100935440B1 (en) 2007-05-09 2010-01-06 삼성전자주식회사 PWM data processing apparatus for reducing current consumption by controlling data offset, and Method thereof

Also Published As

Publication number Publication date
KR950026018A (en) 1995-09-18

Similar Documents

Publication Publication Date Title
KR0131743B1 (en) Fabricating method of storage electrode of dram cell
DE10120053A1 (en) Stress-reduced layer system
JP2000058652A (en) Manufacture of contact hole for semiconductor device
KR0138308B1 (en) Method of fabricating interlayer connection in semiconductor device
JPH10233445A (en) Semiconductor device and its manufacturing method
KR0150672B1 (en) Forming method for capacitor of semiconductor memory device
KR20040058743A (en) Method for fabrication of contact pad of semiconductor device
KR940010346A (en) DRAM manufacturing method of semiconductor integrated device
US6136661A (en) Method to fabricate capacitor structures with very narrow features using silyated photoresist
KR0122752B1 (en) Contact hole formation method of semiconductor element
KR100399071B1 (en) Method for fabricating capacitor
US5869376A (en) Production method for semiconductor device having field-shield isolation structure
US6303491B1 (en) Method for fabricating self-aligned contact hole
US6232222B1 (en) Method of eliminating a critical mask using a blockout mask and a resulting semiconductor structure
KR100261683B1 (en) Method for fabricating dual gate electrode
KR0151257B1 (en) Method for manufacturing a semiconductor memory device
KR100357189B1 (en) Semiconductor device and method for fabricating the same
KR100533964B1 (en) Method for fabricating semiconductor devcie having tungsten poly metal gate-electrode
KR940009632B1 (en) Manufacturing method of charge storage electrode with enlarged surface
KR100215854B1 (en) Fabrication process of semiconductor capacitor
KR100292693B1 (en) Capacitor and Manufacturing Method
KR960004082B1 (en) Wire forming method of semiconductor device
KR950005478B1 (en) Making method of polycied gate
KR0141949B1 (en) Manufacturing method of semiconductor device
KR0152651B1 (en) Method for producing capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060522

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee