KR0150159B1 - 아비트레이션 회로 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야 : 아비트레이션 회로

2. 발명이 해결하려고 하는 기술적 과제 : 외부에서 플렉시블하게 중재를 할 수 있게 하는 회로를 제공한다.

3. 발명의 해결방법의 요지 : 개선된 아비트레이션 회로는 외부에서 인가되는 데이타를 라이트 신호에 따라 저장하고 이를 변경우선 선택신호로서 출력하는 레지스터 부와, 상기 변경우선 선택신호에 응답하여 다수개의 리퀘스트 입력 신호들을 우선 순서대로 재구성하고 이를 변경 리퀘스트 입력신호들로서 출력하는 제1멀티플렉서와, 상기 변경 리퀘스트 입력신호들을 게이팅하여 미러 설정된 우선순위에 따라 하나식 응답된 출력신호를 제공하는 중재부와, 상기 중재부의 출력신호를 수신하여 상기 리퀘스트 입력 신호들에 대응되는 중재신호들을 차례로 출력하는 제2멀티플렉서를 포함한다.

4. 발명의 중요한 용도 : 전자디바이스의 중재회로로서 사용된다.

Description

아비트레이션 회로

제1도는 본 발명의 아비트레이션 회로 블럭도.

제2도는 제1도에 따른 구체 회로도.

제3도는 제2도에 따른 각부의 출력 타이밍도.

제4도는 종래의 아비트레이션 회로도.

제5도는 제4도에 따른 각부의 출력 타이밍도.

본 발명은 마이크로콘트롤러와 연결되고 집적화된 주변 로직 콘트롤러를 중재하기 위한 아비트레이션 회로에 관한 것이다.

일반적으로, 복수의 디바이스들이 데이타의 충돌없이 고유의 기능을 수행할 수 있도록 중재하는 아비트레이션 회로는 본 분야에 잘 알려져 있다. 이러한 아비트레이션 회로중 전형적인 종래의 회로가 제4도에 도시되어 있다. 제 4도는 4개의 리퀘스트 입력의 고정 우선 아비트레이션(fixed priority arbitration)회로를 나타낸 것이다. 제4도에서, 게이트들 400-407로 이루어진 중재부 및 플립플롭 410-413은 상기 아비트레이션 회로를 구성한다. 여기서, 입력신호 REQO, 1, 2, 3은 중재부에게 어떤 일을 수행할때 우선권을 요구하는 레지스터 신호들이고, 출력신호 RACKO, 1, 2, 3은 중재부가 입력 리퀘스트에 응답하여 정해진 순서에 따라 우선권을 부여하는 출력신호들이다. 또한 클럭신호 CLK는 상기 중재부의출력 RAO, 1, 2, 3을 상기 플립플롭들에 래치시키기 위한 클럭이며, 리셋신호 RESETB는 상기 플립플롭들을 리세트 시키기 위한 신호이다.

상기 제4도의 회로는 상기 리퀘스트 신호REQO가 가장높은 우선권을 가지며, 리퀘스트 신호 REQ3가 가장 낮은 우선권을 갖는 중재로직으로 되어 있는데, 이의 동작은 다음과 같다. 먼저, RA3의 경우 입력신호들 REQO, REQ1, REQ2 중 어느 하나가 하이로서 인가되면, 오아 게이트 400의 출력은 하이가 된다. 따라서 노아게이트 405의 출력은 상기 입력신호 REQ3의 논리에 관계없이 로우가 되는 것이다. 또한, RA2는 신호 REQO나 REQ1이 하이로서 인가되면 로우가 되고, RA1은 신호REQO가 하이이면 로우가 된다. 따라서, 상기 중재부는 입력신호 REQ0 ~ REQ3에 응답항 중재된 출력 RA0 ~ RA3을 출력한다. 상기 출력 RA0 ~ RA3은 상기 클럭 CLK이 로우에서 하이로 상승천이될 때 플립플롭 410-413에 각각 래치가 되며 기 래치된 데이타는 RACK0

~ RACK3으로서 출력되어 진다.

제5도에는 제4도에 대한 동장의 타이밍도가 도시되어 있다 구간 A1, 2, 3, 4에서는 상기 입력신호 REQ0 ~ REQ3가 각각 시간 간격을 두고 입력된다. 이 구간에서는 중재를 위한 우선권 부여가 필요치 않으므로 입력된 리퀘스트에 의한 출력 RACK0 ~ RACK3이 약간의 지연을 가지고서 각각 그대로 출력되어 진다. 그간 A5의 경우에는 동시에 4개의 리퀘스트가 입력되는 것이므로, REQO를 제외한 다른 리퀘스트 신호들은 우선순위의 고정 리퀘스트가 있기 때문에 RACK1 ~ RACK3은 로우가 되고, RACK만 하이가 된다. 그간 A6, 7의 경우에도 유사하게 RACK1이 하이로, RACK2가 하이로 각기 출력되는 것을 알 수 있다.

그렇지만, 제4도 및 제 5도를 참조하여 설명한 고정 우선 아비트레이션 타입의 회로는 중재를 위한 우선순위가 하드웨어적으로 고정되어 있기 때문에 운용상의 폭이 좁다. 예를 들어, 가장 높은 우선순위의 리퀘스트소오스를 변경하고자 할 경우에는 하드웨어적으로 로직을 수정해야만 한다. 그러나, 집적회로로 구성된 회로에서 그러한 경우가 발생하면 기존의 것을 교체하여야 하는 낭비를 초래한다.

또한, 수정이 가능하더라도 그에 따른 시간과 인적, 물적 자원의 소모를 요구하게 되므로 바람직스럽지 못하다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있은 아비트레이션 회로를 제공함에 있다.

본 발명으 다른 목적은 중재의 우선순위를 플렉시블하게 결정할 수 잇는아비트레이션 회로를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명의 회로에 따르면, 외부에서 인가되는 데이타를 라이트 신호에 따라 저장하고 이를 변경우선 선택신호로서 출력하는 레지스터 부와, 상기 변경우선 선택신호로서 출력하는 레지스터 부와, 상기 변경우선 선택신호에 응답하여 다수개의 리퀘스트 입력신호들을 우선 순서대로 재구성하고 이를 변겅 리퀘스트 입력신호들로서 출력하는 제1 멀티플렉서와, 상기 변경 리퀘스트 입력신호들을 게이팅하여 미리 설정된 우선순윙 따라 하나씩 응답된 출력신호를 제공하는 중재부와, 상기 중재부의 출력신호를 수신항 상기 리퀘스트 입력신호들에 대응되는 중재신호들을 차레로 출력하는 제2멀티플렉서를 포함하는 것을 특징으로 한다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다. 제1도에는 본 발명에 따른 아비트레이션 회로의 블럭도가 도시된다. 참조부호 G1은 레지스터부로서 외부에서 인가되는 데이타를 라이트 신호에 따라 저장하고 이를 변경우선 선택신호로서 출력한다. 제4도에 도시된 중재부 G3와 이의 전후단에 위치된 멀티플렉서 G2, 4를 포함하는 블럭 100은 전체로서 플렉시블한 아비트레이션 블럭으로서 기능한다. 먼저, 상기 제1멀티플렉서 G2는 상기 변경우선 선택신호에 응답하여 다수개의 리퀘스트 입력신호들을 우선 순서대로 재구성하고 이를 변경 리퀘스트 입력신호들로서 출력한다. 상기 중재부는 G3는 상기 변경 리퀘스트 입력신호들을 게이팅하여 미리 설정된 우선순위에 따라 하나식 읍답된 출력신호를 제공한다. 따라서, 상기 제2멀티플렉서 G4는 상기 중재부의 출력신호를 수신하여 상기 리퀘스트 입력신호들에 대응되는 중재신호들을 차례로 출력한다.

즉, 제1도에서 상기 제1멀티플렉서 G2는 재구성된 리퀘스트 신호 RQO ~ RQN을 중재부 G3에 제공하며, 중재부 G3는 고정 우선순위 아비트레이션을 행하여 RQO을 가장 높은 우선순위로서 출력하고 RQn을 가장 낮은 우선순위로 출력한다.

제2도에는 상기 제1도의 일실시예의 구현회로가 도시된다. 제2도는 4개의 리퀘스트 신호를 중재할 경우를 예로서 나타낸 것이다. 레지스터부 G1은 클럭단으로 외부에서 인가되는 라이트 신호를 수신하고 2비트의 데이타를 수신하기 위해 2개의 디형 플립플롭 200, 201로 구성된다. 상기 인가되는 데이타 D0와 D1의 논리상태를 외부에서 변화시킬 수 있도록 함에 의해, 상기 변경우선 선택신호들이 생성된다. 예를 들어, 데이타 D1, DO의 논리를 0로 인가하면, 리퀘스트 신호 REQO가 가장 높은 우선순위를 가지게 되고, 그 다음으로 REQ1, REQ2, REQ3의 순으로 우선 순위가 정해진다. 또한 D1, DO값이 1이면 REQ1, REQ2, REQ3, REQO의 순으로 우선권을 갖고, 값이 1이면 REQ2, REQ3, REQ1의 순으로 우선권을 값고, 값이 11'이면 REQ3, REQ0, REQ1, REQ2의 순으로 우선순위를 갖게 된다. 이러한 우선순위는 상기 제1멀티플렉서 G2가 상기 변경우선 선택신호에 응답하여 다수개의 리퀘스트 입력신호들을 우선 순서대로 재구성하기 때문이다.

상기 변경 리퀘스트 입력신호들을 출력하는 상기 제1멀티플렉서 G2는 각기 4입력 1출력을 가지는 4/ 의 멀티플렉서 202, 203, 204, 205로서 구성된다. 각 멀티플렉서는 상기 변경우선 선택신호 S1, S0의 논리가 0이면 입력단 DO에 인가되는 상기 입력 리퀘스트 신호를 상기 변경 리퀘스트 입력신호로서 출력하며, 1이면 입력단 D1에 인가되는 상기 입력 리퀘스트 신호를 상기 변경 리퀘스트 입력 신호로서 출력한다. 유사하게, 1이면 입력단 D2에 인가하는 신호가 출력단 Y로 제공되고, 11이면 D3의 신호가 출력으로 제공된다. 여기서, 상기 레지스터부 G1의 입력 데이타 DO는 상기 멀티플렉서의 선택단 SO에 인가되는 논리상태를 결정해주고, D1은 S1을 결정해줌을 알 수 있다. 따라서, 상기 입력 데이타가 0로 인가되면 결국 상기 변경우선 선택 신호 S1, SO의 논리는 0로 되어, 각 멀티플렉서들은 각기 입력단 DO의 신호를 출력단으로 Y으로 각기 출력한다. 따라서, 상기 입력 리퀘스트 신호 REQO가 노드 A 상에 출력되고, REQ1이 노드 B로, REQ2가 노드 C 로, REQ3이 D로 출력된다. 다시 상기 레지스터 부G1의 데이타가 바뀌어D1, DO가 1로 인가될 때 이 값이 라이트 신호의 라이징 에지에서 상기 플립플롭에 래치되면, 상기 변경우선 선택신호S1, S0의 논리는 1로 되어, 각 멀티플렉서들은 각기 입력단 D1의 신호를 출력단 Y으로 각기 출력한다. 따라서, 상기 입력 리퀘스트 신호 REQ1가 노드A상에 출력되고, REQ2이 노드 B로, REQ3가 노드 C로, REQO이 D로 출력된다. 유사하게, 상기 입력 데이타가 11로 인가되면 결국 상기 변경우선 선택신호 S1, SO의 논리는 11로 되어, 각 멀티플렉서들은 각기 입력단 D3의 신호를 출력단 Y으로 각기 출력한다. 따라서, 상기 입력 리퀘스트 신호 REQ3가 노드A상에 출력되고, REQ0이 노드B로 REQ1가 노드 C로, REQ2이 D로 출력된다.

상기 중재부 G3는 상기 변경 리퀘스트 입력신호들을 게이팅하여 미리 설정된 우선순위에 따라 하나씩 응답된 출력신호를 제공하기 위해 종래의 제4도와 동일한 구성으로 되어 있다. 여기서, 상기 노드 A, B, C, D의 순으로 우선권이 보장되어 있다.

제2멀티플렉서 G4는 상기 G2 와 동일하게 4대 1 멀티플렉서 4개 250-253로 구성된다. 상기 멀티플렉서들에 인가되는 선택신호는 상기 G2 의 선택신호와 동일한 신호 S1, S0이다. 따라서, S1, SO가 0이면 RBO가 출력 RACK0로서 출력된다.

또한, 1이면 RBO이 RACK1으로서 출력된다. 즉, 상기 제2멀티플렉서는 입력 리퀘스트 신호와 대응되도록 RACK를 출력하는 역할을 한다

이와 같이, 기존의 G3 블럭과 같은 고정 우선 아비트레이션 로직에 레지스터 및 제1, 2 멀티플렉서를 연결하여, 우선순위를 프로그램적으로 결정하게 되면, 리퀘스트의 우선순위를 변경할 경우, 설계의 변경없이도 외부에서 레지스터의 데이타만을 바꾸어 주면 된다. 따라서, 중재를 매우 쉽게 할 수 있으며, 그에 따라 종래의 기술에서 발생되었던 시간과 인적, 무적 자원이 손실이 제거되는 이점이 있다.

제3도에는 제2도에 대한 각부의 동작 파형도가 나타나 있다. 구간 T1은 D1, DO가 0인 구간으로서, REQO가 가장 높은 순위의 리퀘스트 신호임을 보여주고, 구간 T2는 D1, DO가 1인 구간으로서 REQ1이 가장 높은 순위의 신호임을 보여준다. 구간 T3는 D1과 D0가 10인 구간으로 REQ2가 가장 높은 순위의 리퀘스트 신호를 보여주고, 구간 T4는 D1, DO가 11인 구간ㅇ로 REQ3이 가장높은 순위의 리퀘스트 신호를 보여준다. 제 3도에서 각 파형의 부호는 제2도의 부호와 동일하다.

상기한 바와 같이, 본 발명에 다르면, 우선 순위의 리퀘스트 신호를 프로그램적으로 변경이 가능하도록 함으로써 중재의 우선순위를 폴랙시블하게 결정할 수 있는 효과가 있다. 그에따라, 중재의 조건을 변경시 낭비요인을 제거되는 이점이 있다.

Claims (4)

1. 아비트레이션 회로에 있어서, 외부에서 인가되는 데이타를 라이트 신호에 따라 저장하고 이를 변경우선 선택신호로서 출력하는 레지스터 부와, 상기 변경우선 선택신호에 응답하여 다수개의 리퀘스트 입력신호들을 우선 순서대로 제구성하고 이를 변경 리퀘스트 입력신호들로서 출력하는 제1멀티플렉서와, 상기 변경 리퀘스트 입력신호들을 게이팅하여 미리 설정된 우선순위에 다라 하나씩 응답된 출력신호를 제공하는 중재부와, 상기 중재부의 출력신호를 수신하여 상기 리퀘스트 입력신호들에 대응되는 충재신호들을 차례로 출력하는 제2멀티플렉서를 포함하는 것을 특징으로 하는 아비트레이션 회로.
2. 아비트레이션 회로에 있어서; 중재의 조건을 플렉시블하게 변경하기 위해, 외부에서인가되는 데이타를 설정신호에 따라 저장하고 이를 변경우선 선택신호로서 출력하는 선택수단과; 상기 변경우선 선택신호의 논리상태에 응답하여 다수개의 리퀘스트 입력 신호들을 변경 리퀘스트 입력신호들로서 출력하는 제1 다중화 수단과; 상기변경 리퀘스트 입력신호들을 게이팅하여 미리 설정된 고정 우선순위에 따라 하나식 응답된 출력신호를 제공하는 중재부와; 상기 중재부의 출력신호를 수신하여 상기 리퀘스트 입력신호들에 대응되는 중재신호들을 차례로 출력하는 제2다중화 수단을 가짐을 특징으로 하는 아비트레이션 회로.
3. 제 2항에 있어서, 상기 선택수단은 2개의 플립플롭으로 구성됨을 특지응로 하는 아비트레이션 회로.
4. 제3항에 있어서, 상기 제1, 2, 다중화 수단은 각기 4개의 4대 1 멀티플렉서를 포함하는 것을 특징으로 하는 아비트레이션 회로.