KR0150103B1 - Fabrication method of electric charge storage electrode - Google Patents

Fabrication method of electric charge storage electrode Download PDF

Info

Publication number
KR0150103B1
KR0150103B1 KR1019950011337A KR19950011337A KR0150103B1 KR 0150103 B1 KR0150103 B1 KR 0150103B1 KR 1019950011337 A KR1019950011337 A KR 1019950011337A KR 19950011337 A KR19950011337 A KR 19950011337A KR 0150103 B1 KR0150103 B1 KR 0150103B1
Authority
KR
South Korea
Prior art keywords
film
charge storage
storage electrode
chemical vapor
vapor deposition
Prior art date
Application number
KR1019950011337A
Other languages
Korean (ko)
Other versions
KR960042949A (en
Inventor
여태정
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950011337A priority Critical patent/KR0150103B1/en
Publication of KR960042949A publication Critical patent/KR960042949A/en
Application granted granted Critical
Publication of KR0150103B1 publication Critical patent/KR0150103B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Abstract

본 발명은 PSG막 제조방법 및 이를 이용한 반도체 소자의 전하저장 전극 제조방법이 개시된다.The present invention discloses a method of manufacturing a PSG film and a method of manufacturing a charge storage electrode of a semiconductor device using the same.

본 발명은 최초 실리콘 옥사이드막을 상압화학증착법, 플라즈마화 학증방착법 또는 저압화학증착법에 의해 불순물이 도핑되지 않은 상태로 형성하므로 막 특성을 안정되게 하고, 이후 특성이 안정된 실리콘 옥사이드 막을 하이 도펀트가 되도록 하기 위하여 포스포러스 이온을 다량 주입하므로 기존의 제조방법으로 제조된 PSG막보다 안정된 막특성을 갖는 PSG막을 제조할 수 있으며, 이러한 PSG막을 이용하므로 요구되는 형상을 갖는 실린더형 전하저장전극을 제조할 수 있다.The present invention forms the first silicon oxide film in an undoped state by atmospheric pressure chemical vapor deposition, plasma chemical vapor deposition, or low pressure chemical vapor deposition to stabilize the film properties, and then to make the silicon oxide film with stable properties as a high dopant. In order to inject a large amount of phosphorus ions to produce a PSG film having a more stable film characteristics than the PSG film prepared by the conventional manufacturing method, it is possible to manufacture a cylindrical charge storage electrode having a desired shape by using such a PSG film. .

Description

포스포-실리케이트 글래스(Phospho-Silicate Glass;PSG)막 제조방법 및 이를 적용한 반도체 소자의 전하전장전극 제조방법Method for manufacturing phospho-silicate glass (PSG) film and method for manufacturing charge field electrode of semiconductor device using the same

제1a 내지 1c도는 본 발명에 의한 PSG막 제조원리를 적용한 반도체 소자의 전하저장전극 제조방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a method for manufacturing a charge storage electrode of a semiconductor device to which the PSG film production principle according to the present invention is applied.

제2a 내지 2d도는 본 발명의 PSG막 제조원리를 적용한 반도체 소자의 전하저장전극 제조방법을 설명하기 위한 소자의 단면도.2A to 2D are cross-sectional views of a device for explaining a method for manufacturing a charge storage electrode of a semiconductor device to which the PSG film production principle of the present invention is applied.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,11 : 웨이퍼 2,12 : 실리콘 옥사이드막1,11 wafer 2,12 silicon oxide film

2A, 12A : PSG막 13 : 접합부2A, 12A: PSG film 13: junction

14 : 층간 절연막 15 : 폴리실리콘층14 interlayer insulation film 15 polysilicon layer

16 : 포토레지스트 패턴 17 : 폴리실리콘 스페이서16: Photoresist Pattern 17: Polysilicon spacer

본 발명은 포스포-실리케이트 글래스(Phospho-Silicate Glass;PSG)막 제조방법 및 이를 이용한 반도체 소자의 전하저장전극 제조방법에 관한 것으로, 특히 PSG막의 특성을 개선하고, 개선된 PSG막을 사용하여 요구되는 형상을 갖는 전하저장전극을 제조할 수 있도록 한 PSG막 제조방법 및 이를 이용한 반도체 소자의 전하저장전극 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a phospho-silicate glass (PSG) film and a method of manufacturing a charge storage electrode of a semiconductor device using the same, and in particular, to improve the characteristics of the PSG film, and to use the improved PSG film The present invention relates to a method for manufacturing a PSG film and a method for manufacturing a charge storage electrode of a semiconductor device using the same.

일반적으로, PSG 막은 실리콘 이온, 포스포러스 이온 및 산화제 (Oxidizer)를 이용한 상압화학증착법 (Atomospheric Pressure Chemical Vapor Deposition ; APCVD)에 의해 형성된다.Generally, PSG membranes are formed by Atomospheric Pressure Chemical Vapor Deposition (APCVD) using silicon ions, phosphorus ions, and oxidizers.

최근, 반도체 소자가 고집적화 되어감에 따라 캐패시터가 차지하는 면적은 작아지고, 이에 따라 정전용량이 줄어든다. 소자를 동작하기 위해서는 최소한의 정전용량이 필요한데, 이를 해결하기 위한 하나의 방법으로 제한된 면적하에서 전하저장전극의 유효표면적을 극대화하는 연구가 진행중이다. PSG막은 전하저장전극의 유효표면적을 극대화하기 위해 사용되는 많은 막중의 하나로, 특히 실린더형(Cylinder Type) 전하저장전극을 형성하는데 많이 사용된다. 실린더형 전하저장전극의 형성에 필수적인 PSG막은 그 특성상 하이 도펀트(High Dopant)를 갖도록 제조되기 때문에 공정상 많은 문제점을 야기시킨다. 즉, PSG막을 패턴닝하기 위한 식각공정시 식각마스크로 사용되는 포토레지스트가 PSG막과의 점착성의 열화로 포토레지스트의 들뜸(Lifting)현상을 유발시키고, 패터닝된 PSG막을 이용하여 전하저장전극을 실린더구조를 형성한 다음, 패턴닝된 PSG막을 제거하기 위한 습식시각공정시 범퍼(Bump)현상을 유발시키는 등의 문제점이 있다. 이로 인하여 요구되는 형상의 실린더형 전하저장전극을 형성하는데 어려움이 있다.In recent years, as semiconductor devices have become highly integrated, the area occupied by capacitors is reduced, thereby reducing the capacitance. The minimum capacitance is required to operate the device, and one way to solve this problem is to study the maximization of the effective surface area of the charge storage electrode under a limited area. The PSG film is one of many films used to maximize the effective surface area of the charge storage electrode, and is particularly used to form a cylinder type charge storage electrode. PSG film, which is essential for the formation of the cylindrical charge storage electrode, is manufactured to have a high dopant due to its characteristics, which causes many problems in the process. That is, the photoresist used as an etching mask during the etching process for patterning the PSG film causes the photoresist to be lifted due to the deterioration of adhesiveness with the PSG film, and the charge storage electrode is cylinderd using the patterned PSG film. After forming the structure, there is a problem such as causing a bump phenomenon during the wet vision process for removing the patterned PSG film. As a result, there is a difficulty in forming a cylindrical charge storage electrode having a required shape.

따라서, 본 발명은 PSG막이 갖는 특성상의 문제점을 개선하고, 이 개선된 PSG막을 사용하여 요구되는 형상의 실린더형 전하저장전극을 형성할 수 있는 PSG막 제조방법 및 이를 이용한 반도체 소자의 전하저장전극 제조 방법을 제공함에 그 목적이 있다.Accordingly, the present invention improves the problem of the characteristics of the PSG film, the PSG film manufacturing method capable of forming a cylindrical charge storage electrode of the required shape using the improved PSG film and the manufacturing of the charge storage electrode of the semiconductor device using the same The purpose is to provide a method.

이러한 목적을 달성하기 위한 본 발명의 PSG막 제조방법은 웨이퍼 상에 실리콘 옥사이드막을 형성한 후, 상기 실리콘 옥사이드막에 이온주입 공정으로 포스포러스를 주입하여 PSG막을 형성하는 것을 특징으로 하며, 이러한 PSG막을 이용한 전하저장전극 제조방법은 웨이퍼 상에 접합부가 개방된 층간 절연막을 형성하고, 상기 접합부를 포함한 상기 층간 절연막상에 전하저장전극용 폴리실리콘층을 형성하고, 상기 폴리실리콘층상에 실리콘 옥사이드막을 형성하는 단계와, 상기 실리콘 옥사이드막에 이온주입공정으로 포스포러스를 주입하여 PSG막을 형성하는 단계와, 상기 PSG막상에 전하저장전극용 마스크를 사용한 리소그라피공정으로 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로한 상기 PSG막 및 상기 폴리실리콘층을 식각한 후 포토레지스트 패턴을 제거하고, 이후 폴리실리콘 증착공정 및 스페이서 식각공정으로 상기 폴리실리콘층과 접속되는 폴리실리콘 스페이서를 형성하는 단계와, 습식식각용액으로 상기 PSG막을 제거하여 실린더형 전하저장전극을 제조하는 단계로 이루어지는 것을 특징으로 한다.PSG film production method of the present invention for achieving this object is characterized in that after forming a silicon oxide film on the wafer, by implanting a phosphorous ion implantation process into the silicon oxide film to form a PSG film, such a PSG film In the method of manufacturing a charge storage electrode, an interlayer insulating film having an open junction is formed on a wafer, a polysilicon layer for a charge storage electrode is formed on the interlayer insulating film including the junction, and a silicon oxide film is formed on the polysilicon layer. Forming a PSG film by implanting phosphorus into the silicon oxide film by an ion implantation process, and forming a photoresist pattern on the PSG film by a lithography process using a mask for a charge storage electrode; The PSG film and the polysilicon layer having a pattern as an etch mask Removing the photoresist pattern after etching, and then forming a polysilicon spacer connected to the polysilicon layer by a polysilicon deposition process and a spacer etching process, and removing the PSG layer with a wet etching solution to remove the cylindrical charge storage electrode. It characterized in that the step consisting of manufacturing.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1a 내지 1c도는 본 발명에 의한 PSG막 제조방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of elements for explaining the PSG film production method according to the present invention.

제1a도는 상압화학증착법, 플라즈마화학증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD) 또는 저압화학증착법(Low Pressure Chemical Vapor Deposition; LPCVD)으로 실리콘 옥사이드막(Silicon Oxide Film; 2)을 웨이퍼(1)상에 형성한 것이 도시된다.FIG. 1A shows a silicon oxide film 2 on a wafer 1 by atmospheric pressure chemical vapor deposition, plasma enhanced chemical vapor deposition (PECVD) or low pressure chemical vapor deposition (LPCVD). What is formed is shown.

제1b도는 실리콘 옥사이드막(2)에 포스포러스31P를 소오스 이온(Source Ion)으로한 이온주입공정을 실시하는 것이 도시되며, 그 결과 제1c도에 도시된 바와 같이 실리콘 옥사이드막(2)이 PSG막(2A)으로 된다.FIG. 1B shows an ion implantation process using phosphorus 31P as source ions on the silicon oxide film 2, and as a result, the silicon oxide film 2 is PSG as shown in FIG. 1C. Film 2A.

상기에서, 포스포러스31P를 소오스 이온으로한 이온주입공정은 150 내지 250KeV의 에너지로 불순물 주입량이 1013내지 1015ions/cm2의 범위가 되도록 실시된다.In the above, the ion implantation process using phosphorus 31P as the source ions is performed so that the impurity implantation amount is in the range of 10 13 to 10 15 ions / cm 2 with energy of 150 to 250 KeV.

상기한 공정에서, 최초 실리콘 옥사이드막(2)을 상압화학증착법, 플라즈마화학증착법 또는 저압화학증착법에 의해 불순물이 도핑되지 않은 상태로 형성하므로 막 특성을 안정되게 하고, 이후 특성이 안정된 실리콘 옥사이드막(2)을 하이 도펀트가 되도록 하기 위하여 포스포러스 이온을 다량 주입하므로 기존의 제조방법으로 제조된 PSG막보다 안정된 막특성을 갖는 PSG막(2A)을 제조할 수 있다.In the above process, since the first silicon oxide film 2 is formed without impurities by the atmospheric pressure chemical vapor deposition method, the plasma chemical vapor deposition method or the low pressure chemical vapor deposition method, the film properties are stabilized, and then the silicon oxide film having the stable properties ( Since a large amount of phosphorus ions are injected in order to make the high dopant 2), the PSG film 2A having a more stable film property than the PSG film manufactured by the conventional manufacturing method can be manufactured.

제2a 내지 2d도는 상기한 본 발명의 PSG막 제조원리를 적용한 반도체 소자의 전하저장전극 제조방법을 설명하기 위한 소자의 단면도이다.2A to 2D are cross-sectional views of a device for explaining a method of manufacturing a charge storage electrode of a semiconductor device to which the PSG film production principle of the present invention is applied.

제2a 도는 웨이퍼(11)상에 접합부(13)가 개방된 층간 절연막(14)을 형성하고, 접합부(13)를 포함한 층간 절연막(14)상에 전하저장전극용 폴리실리콘층(15)을 형성하고, 상압화학증착법, 플라즈마화학증착법 또는 저압화학증착법으로 실리콘 옥사이드막(12)을 폴리실리콘층(15)상에 형성하고, 실리콘 옥사이드막(12)에 포스포러스31P를 소오스 이온(Source Ion)으로한 이온주입공정을 실시하는 것이 도시된다.In FIG. 2A, an interlayer insulating film 14 having an open junction 13 is formed on a wafer 11, and a polysilicon layer 15 for a charge storage electrode is formed on an interlayer insulating film 14 including the junction 13. The silicon oxide film 12 is formed on the polysilicon layer 15 by atmospheric pressure chemical vapor deposition, plasma chemical vapor deposition, or low pressure chemical vapor deposition, and phosphorus 31P is formed on the silicon oxide film 12 as source ions. It is shown to carry out one ion implantation process.

상기에서, 포스포러스31P를 소오스 이온으로한 이온주입공정은 150 내지 250KeV의 에너지로 불순물 주입량이 1013내지 1015ions/cm2의 범위가 되도록 실시된다.In the above, the ion implantation process using phosphorus 31P as the source ions is performed so that the impurity implantation amount is in the range of 10 13 to 10 15 ions / cm 2 with energy of 150 to 250 KeV.

제2b도는 상기 이온주입공정에 의해 실리콘 옥사이드 막(12)이 PSG막(12A)으로 되며, PSG막(12A)상에 전하저장전극용 마스크를 사용한 리소그라피공정으로 포토레지스트 패턴(16)을 형성한 것이 도시된다.2B shows that the silicon oxide film 12 becomes the PSG film 12A by the ion implantation process, and the photoresist pattern 16 is formed on the PSG film 12A by a lithography process using a mask for charge storage electrodes. Is shown.

제2c도는 포토레지스트 패턴(16)을 식각 마스크로한 PSG막(12A) 및 폴리실리콘층(15)을 식각한 후 포토레지스트 패턴(16)을 제거하고, 이후 폴리실리콘 증착공정 및 스페이서 식각공정으로 상기 소정부분이 식각된 폴리실리콘층(15)과 접속되는 폴리실리콘 스페이서(17)를 형성한 것이 도시된다.2C shows that the PSG film 12A and the polysilicon layer 15 are etched using the photoresist pattern 16 as an etch mask, and then the photoresist pattern 16 is removed. Then, the polysilicon deposition process and the spacer etching process are performed. The polysilicon spacer 17 is shown in which the predetermined portion is connected to the etched polysilicon layer 15.

제2d도는 습식식각용액으로 PSG막(12A)을 제거하여 폴리실리콘층(15)과 폴리실리콘 스페이서(17)로된 실린더형 전하저장전극을 제조한 것이 도시된다.FIG. 2D shows the manufacture of the cylindrical charge storage electrode made of the polysilicon layer 15 and the polysilicon spacer 17 by removing the PSG film 12A with the wet etching solution.

상술한 바와 같이 최초 실리콘 옥사이드막을 상압화학증착법, 플라즈마화학증착법 또는 저압화학증착법에 의해 불순물이 도핑되지 않은 상태로 형성하므로 막 특성을 인정되게 하고, 이후 특성이 안정된 실리콘 옥사이드막을 하이 도펀트가 되도록 하기 위하여 포스포러스 이온을 다량 주입하므로 기존의 제조방법으로 제조된 PSG막보다 안정된 막특성을 갖는 PSG막을 제조할 수 있으며, 이러한 PSG막을 이용하므로 요구되는 형상을 갖는 실린더형 전하저장전극을 제조할 수 있다.As described above, since the first silicon oxide film is formed without impurities by the atmospheric pressure chemical vapor deposition method, the plasma chemical vapor deposition method, or the low pressure chemical vapor deposition method, the film characteristics are recognized and then the silicon oxide film with the stable characteristics is made to be a high dopant. Since a large amount of phosphorus ions are implanted, a PSG film having a stable film characteristic can be manufactured than a PSG film manufactured by a conventional manufacturing method, and a cylindrical charge storage electrode having a required shape can be manufactured by using the PSG film.

Claims (6)

PSG막 제조방법에 있어서, 웨이퍼상에 실리콘 옥사이드막을 형성한 후, 상기 실리콘 옥사이드막에 이온주입공정으로 포스포러스를 주입하여 PSG막을 형성하는 것을 특징으로 하는 PSG막 제조방법.A method of manufacturing a PSG film, comprising: forming a PSG film by forming a silicon oxide film on a wafer, and then injecting phosphorus into the silicon oxide film by an ion implantation process. 제1항에 있어서, 상기 실리콘 옥사이드막은 상압화학증착법, 플라즈마화학증착법 및 저압화학증착법중 어느 하나의 화학증착법에 의해 불순물이 도핑되지 않은 상태로 형성되는 것을 특징으로 하는 PSG막 제조방법.The method of claim 1, wherein the silicon oxide film is formed of an impurity doped by any one of atmospheric pressure chemical vapor deposition, plasma chemical vapor deposition, and low pressure chemical vapor deposition. 제1항에 있어서, 상기 이온주입공정은 상기 포스포러스를 소오스 이온으로 하여150 내지 250KeV의 에너지로 불순물 주입량이 1013내지 1015ions/cm2의 범위가 되도록 실시되는 것을 특징으로 하는 PSG막 제조방법.According to claim 1, wherein the ion implantation process PSG film production, characterized in that the impurity implantation is carried out in the range of 10 13 to 10 15 ions / cm 2 with the energy of 150 to 250 KeV using the phosphorus as the source ion Way. 반도체 소자의 전하저장전극 제조방법에 있어서, 웨이퍼 상에 접합부가 개방된 층간 절연막을 형성하고, 상기 접합부를 포함한 상기 층간 절연막상에 전하저장전극용 폴리실리콘층을 형성하고, 상기 폴리실리콘층상에 실리콘 옥사이드막을 형성하는 단계와, 상기 실리콘 옥사이드막에 이온주입공정으로 포스포러스를 주입하여 PSG막을 형성하는 단계와, 상기 PSG막상에 전하저장전극용 마스크를 사용한 리소그라피공정으로 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로한 상기 PSG막 및 상기 폴리실리콘층을 식각한 후 포토레지스트 패턴을 제거하고, 이후 폴리실리콘 증착공정 및 스페이서 식각공정으로 상기 폴리실리콘층과 접속되는 폴리실리콘 스페이서를 형성하는 단계와, 습식식각용액으로 상기 PSG막을 제거하여 실린더형 전하저장전극을 제조하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.A method for manufacturing a charge storage electrode of a semiconductor device, comprising: forming an interlayer insulating film having an open junction on a wafer; forming a polysilicon layer for a charge storage electrode on the interlayer insulating film including the junction; and forming a silicon on the polysilicon layer. Forming an oxide film, implanting a phosphorus into the silicon oxide film by an ion implantation process to form a PSG film, and forming a photoresist pattern on the PSG film by a lithography process using a mask for a charge storage electrode; And etching the PSG film and the polysilicon layer using the photoresist pattern as an etch mask, removing the photoresist pattern, and then polysilicon spacers connected to the polysilicon layer by a polysilicon deposition process and a spacer etching process. Forming and removing the PSG film with a wet etching solution. A charge storage electrode manufacturing method of the semiconductor device characterized in that comprising the steps of: preparing a cylindrical charge storage electrode. 제4항에 있어서, 상기 실리콘 옥사이드막은 상압화학증착법, 플라즈마화학증착법 및 저압화학증착법중 어느 하나의 화학증착법에 의해 불순물이 도핑되지 않은 상태로 형성되는 것을 특징으로 하는 PSG막 제조방법.The method of claim 4, wherein the silicon oxide film is formed by an impurity doped by any one of atmospheric pressure chemical vapor deposition, plasma chemical vapor deposition, and low pressure chemical vapor deposition. 제4항에 있어서, 상기 이온주입공정은 상기 포스포러스를 소오스 이온으로 하여150 내지 250KeV의 에너지로 불순물 주입량이 1013내지 1015ions/cm2의 범위가 되도록 실시되는 것을 특징으로 하는 PSG막 제조방법.The method of claim 4, wherein the ion implantation process using the phosphor as a source ion to produce a PSG film, characterized in that the impurity implantation is in the range of 10 13 to 10 15 ions / cm 2 with an energy of 150 to 250 KeV Way.
KR1019950011337A 1995-05-10 1995-05-10 Fabrication method of electric charge storage electrode KR0150103B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011337A KR0150103B1 (en) 1995-05-10 1995-05-10 Fabrication method of electric charge storage electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011337A KR0150103B1 (en) 1995-05-10 1995-05-10 Fabrication method of electric charge storage electrode

Publications (2)

Publication Number Publication Date
KR960042949A KR960042949A (en) 1996-12-21
KR0150103B1 true KR0150103B1 (en) 1998-12-01

Family

ID=19414009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011337A KR0150103B1 (en) 1995-05-10 1995-05-10 Fabrication method of electric charge storage electrode

Country Status (1)

Country Link
KR (1) KR0150103B1 (en)

Also Published As

Publication number Publication date
KR960042949A (en) 1996-12-21

Similar Documents

Publication Publication Date Title
US6355533B2 (en) Method for manufacturing semiconductor device
US5286668A (en) Process of fabricating a high capacitance storage node
KR0180779B1 (en) Method for manufacturing semiconductor capacitor
CN112382566B (en) Trench power device and manufacturing method thereof
JP2824400B2 (en) Charge storage electrode structure of capacitor and method of manufacturing the same
KR0150103B1 (en) Fabrication method of electric charge storage electrode
KR100277909B1 (en) Structure and manufacturing method of capacitor
GB2285338A (en) Method for fabricating capacitor
KR100213210B1 (en) Manufacturimg method of capacitor of semiconductor devices
KR100510101B1 (en) Method for manufacturing analog capacitor of semiconductor device
KR100253701B1 (en) Method for manufacturing analog semiconductor device
KR960006716B1 (en) Semiconductor integrated circuit device fabrication process
KR0135256B1 (en) Forming method of charge storage electrode
KR100557915B1 (en) Method of manufacturing merged DRAM and Logic device
KR100298430B1 (en) Method for fabricating of semiconductor device
KR100290876B1 (en) Method for fabricating semiconductor device
KR0147490B1 (en) Stack type capacitor manufacturing method
KR930008539B1 (en) Manufacturing method and structure for capacitor
KR900008620B1 (en) A method for producing dram
KR100393961B1 (en) Method for manufacturing capacitor of semiconductor device
KR890003831B1 (en) Process adapted to the manufacture of dram cell
KR100361518B1 (en) Method of fabricating a capacitor in a semiconductor device
JP3275699B2 (en) Semiconductor device and manufacturing method thereof
KR19980057102A (en) Method for forming charge storage electrode of semiconductor device
KR20020030481A (en) Method of fabricating a capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee