KR0149860B1 - 정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치 및 패킷 회로망을 통해 전송하는 데이터 처리방법 - Google Patents

정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치 및 패킷 회로망을 통해 전송하는 데이터 처리방법 Download PDF

Info

Publication number
KR0149860B1
KR0149860B1 KR1019900006078A KR900006078A KR0149860B1 KR 0149860 B1 KR0149860 B1 KR 0149860B1 KR 1019900006078 A KR1019900006078 A KR 1019900006078A KR 900006078 A KR900006078 A KR 900006078A KR 0149860 B1 KR0149860 B1 KR 0149860B1
Authority
KR
South Korea
Prior art keywords
data
buffer memory
digits
identifiable
packet
Prior art date
Application number
KR1019900006078A
Other languages
English (en)
Other versions
KR900019424A (ko
Inventor
디. 프라이즈 죤
이. 리챠드슨 랠프
Original Assignee
죤 제이 키세인
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 제이 키세인, 에이 티 앤드 티 코포레이션 filed Critical 죤 제이 키세인
Publication of KR900019424A publication Critical patent/KR900019424A/ko
Application granted granted Critical
Publication of KR0149860B1 publication Critical patent/KR0149860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H04Q11/0471—Terminal access circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/214—Phase shifted impulses; Clock signals; Timing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/216—Code signals; Framing (not synchronizing)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/296—Packet switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치 및, 패킷 회로망을 통해 전송하는 데이터 처리방법
제1도는 본 발명의 원리에 따라 동작하는 패킷 스위칭 회로망(packet switching network)과 인터페이스되도록 배치된 비동기 터미날 장치 및 데이터 모듈을 표시한 기능적인 시스템 블럭도.
제2도는 본 발명에 따른 데이터 모듈의 하드웨어 블럭도.
제3도는 제1도에 도시한 데이터 모듈에서 수행되어지는 데이터 구조와 데이터 흐름을 나타낸 도면.
제4도는 제1도의 데이터 모듈에서 수행되어지는 몇 개의 처리 과정을 설명한 순서도.
제5도는 데이터 터미날로부터 데이터 모듈에 공급되어지는 데이터 속도에 따라 최소 타이머에 지정가능한 시간 주기를 나타낸 도표.
* 도면의 주요부분에 대한 부호의 설명
150 : 패킷 회로 200 : 패킷 어셈블러/역 어셈블러(200)
210 : 프로세서 수단 300 : 버퍼 메모리 수단
330 : 타이밍 수단
[발명의 배경]
[기술분야]
본 발명은 데이터 전송에 관한 것으로서, 특히 패킷 회로망을 통한 전송을 위해 비동기 문자를 데이터 패킷 형태로 조립하는 것(assembling)을 최적화하기 위한 과정에 관한 것이다.
[종래기술]
정보를 신속히 억세스하고 제공되도록 하는데 필요한 근래의 기술 동향에 따르면, 문자 비동기 형식을 통해 데이터를 송수신하는 여러개의 터미날 설비품이 사무 분야에서 설치 되어가는 추세이다. 이러한 설비품으로는, 터미날, 프린터, 터미날 이뮬레이터로서 동작하는 퍼스널 컴퓨터 및 호스트 컴퓨터 등이다. 이들 터미날간의 데이터 전송을 위한 통신선은 일반적으로 전화 송신 시스템이 제공하고 있다. 이들 시스템은 데이터 송신을 위해서 비트 동기 형식(bit synchronous format)으로 사용되는 패킷 스위칭 회로망을 채용한 디지털의 사용이 증가되고 있다. 패킷 스위칭 회로망의 동작은, 1000비트 이상의 메세지는 일반적으로 전송되기 전에 분산 메세지나 패킷으로 파괴된다. 이들 패킷은 번지 지정이나 관리 목적을 위해 부가된 약간의 추가 비트도 갖고 있다. 그리고 여러 어댑터 장치는 패킷 조립 동작을 행하고, 비동기 터미날 설비품을 패킷 스위칭 회로망에 인터페이싱하기 위해 사용되어진다.
패킷 스위칭 회로망에 있어서의 송신 비용은 단자 설비품간의 각 통신 시간동안에, 이 회로망을 통해 송신되는 패킷수의 함수이다. 따라서, 각 패킷에서 가능한한 많은 문자를 선택함으로써, 이 회로망에 의해 전송되는 패킷의 수를 최소화하는 동작이 가장 중요한 것이다. 그러나 데이터의 시종성과 응답성은, 이 회로망을 통해 전송되어서 지연의 중요 원인이 되는 패킷화 배열의 존재에 있어서의 각 문자가 계수되어진 지연에 의해 방해를 받는다.
터미날 설비품은 2개의 기본 모드 형태, 즉 에코플렉싱(echoplexing) 및 블럭 전송 형태로 비동기 데이터를 전송한다. 에코플렉싱은 사용자가 행선 터미날 설비품에 전송된 후에 다시 되돌아오는 문자 형태일 때에 일어난다. 예컨대 상기 문자는 스크린상의 영상을 조작하는 스크린 에디터에게 명령할 수 있다. 블럭 전송에는 터미날 설비품간의 화일 전송시나, 대량의 데이터를 표시하기 위해 행선 터미날 설비품으로의 사용자 명령에 응답하여 발생하는 데이터 스퍼트(spurt)내에 포함되어 있다.
데이터 스퍼트내에는 에코플렉싱과 블럭 전송을 위해 필요한 복잡한 패킷 어셈블러가 있다. 에코플렉싱은, 패킷 어셈블러 동작이 사용자에 대한 지연을 가능한 최소화하도록 함으로서 신속하게 행해지도록 한다. 문자를 최대가능한 패킷에 조립하는 것은, 문자가 단자 설비품(예. 사용 타이핑)에서 전송되는 비교적 저속이기 때문에, 2회의 삽입으로 이루어진다. 에코플렉싱 동작시에는 행선 터미날 설비품으로부터 되돌아오는 문자의 신속한 궤환을 얻기 위한 대량의 패킷을 조립하는 필요성을 배제시켜준다.
블럭 전송에 있어서, 패킷 조립 동작은 문자들이 대량의 패킷과 그에따른 비용을 절감하기 위해서 가능한 최대의 패킷으로 조립되어진다. 패킷 어셈블러 동작은, 데이터 스퍼트내에 부분적으로 채워진 패킷을 보내는데 걸리는 시간은 많은 화일 전송 프로토클로서 동작하는데는 한계성이 있기 때문에, 가능한 신속하게 이루어진다. 상기 프로토클에서, 연속적인 블럭 전송은, 이전의 블럭 전송이 도달되어서 최종 행성 터미날 설비품에 인식되어질 때 까지는 일어나지 않는다.
비동기 단자 설비품등을 패킷 스위칭 회로망에 인터페이싱하기 위하여, 패킷 어셈블러/역 어셈블러(PAD) 같은 어댑터 장치가, 회로망에 전송될 모든 패킷이 공간 형식으로 되도록 하는데에 사용되고 있다. PAD는 1개 이상의 설비품으로부터 각각의 문자들은 선택하며, 가장 최근의 문자 하버스트를 포함하는 알맞게 포맷된 패킷을 주기적으로 출력시키는 컨센트레이터(concentrator)로서의 역할을 한다. 국제 전신 전화 위원회(CCITT)의 추천제품 X.3, X.28 및 X.29는 CCITT PAD 인터페이스로 정의된다. X.3은 PAD 파라미터를, X.28은 터미날-PAD 인터페이스를, 그리고 X.29는 PAD-컴퓨터(데이타 터미날 설비품) 인터페이스를 정의한다.
상기의 복잡한 패킷 어셈블러에 따르면, PAD는 관련 터미날 설비품이 블럭 전송 모드에서 동작할 때에 발생하는 것과 같이 패킷을 향하기 전에 축적된 문자 개수를 최적화하여야 한다. 또한 관련 터미날 설비품이 에코플렉싱 모드에서 동작 할 때 일어나는 것과 같이 보다 많은 문자의 기록으로 인해 소요되는 지연 시간을 최소화하여야 한다. 패킷으로 되기 전에 각 모드에 대한 문자의 어셈블링을 충족하기 위하여 CCITT로 정의된 아이들(idle) 타이머, 즉 X.3 이 PAD에서 현재 사용되고 있다. 이 타이머는 동작시에 데이터 방향 시간-출력을 발생하거나, 수신된 각 새로운 문자로 리세트 한다. 따라서 PAD에 의한 문자의 수신후에, 만약 어떤 새로운 문자도 아이들 타이머가 종료되기 전에 수신이 없을 경우, 부분적으로 채워진 패킷이 전송된다. 만일 새로운 문자가 아이들 타이머 값보다 작은 간격에서 PAD에서 수신되어진다면, 아이들 타이머는 수신된 각 문자로 리세트되고, 전송은 패킷이 데이터전송 문자의 충만이나 수신되었을 때와 같은 몇몇 데이터 전송 상태에 따를 때에만 발생한다.
CCITT가 추천하는 X.3에 따르면, 상기 아이들 타이머에 대한 시간적인 범위는 50ms 간격으로 50ms내지 12.75s사이에 설정된다. 상기 아이들 타이머는 고속의 비동기 데이터 속도로 더 많은 문자를 기록하기 위해 PAD기록으로 인한 지연을 최소화하지 못한다. 분리 문자의 수신과 데이터 스퍼트의 시작부를 구별하는 것이 불가능하기 때문에, 분리 문자를 보내기전에 최소한 50ms동안 기록한다. 상기 아이들 타이머는 데이터 스퍼트의 마지막이나 데이터 스퍼트내의 블럭 전송의 마지막이 일어날 때와, 문자가 채워지지 않은 패킷을 전송하기 전에 약 50ms동안 기록하는 때를 결정할 수 없다.
따라서, 터미날 설비품이 어댑터 장치의 현저한 단점이 없이, 블럭 전송 모드 또는 에코플렉싱 모드에서 동작하는 것에 관계없이, 어댑터 장치에 의해서 신속하고 효율적으로 조립된 관련 터미날 설비품으로부터 수신된 비동기 데이터를 갖도록 하는 것이 바람직하다.
[발명의 요약]
본 발명에 따르면, 패킷 회로망과 같이, 통신 매체상으로 송수신을 위하여 문자나 또는 식별가능한 디지트의 그룹을 패킷 형태로 조립하기 위한 개량된 PAD(Packet Assembler/Disassembler)를 제공하는데 있다. 상기 PAD는 블럭 전송모드 또는 에코플렉싱 모드에서 작동하는 터미날 설비 작동으로부터 문자 비동기 데이터를 받을 때 문자의 조립에 최적이다. 개량된 PAD는 각 모드에 대해, PAD에서 회로망에 전송될 각 패킷내의 데이터 양을 자동적으로 최적화하는 데이터 시종성 및 응답의 요청을 양호하게 어드레스하는 프로그램을 채용함으로써 구해진다. 본 발명에 따르면, 최소 타이머는 데이터가 회로망에 전송되기 전에 최소의 지연 시간을 달성하는데 사용된다. 상기 최소 타이머는 터미날 설비품으로부터 수신되는 데이터의 속도에 따라서 가변적으로 조정된다. 타이머는 작동시에 터미날 설비품으로부터 수신된 데이터 속도에서 단일 문자의 전송 시간보다 크게 소멸 주기를 갖도록 조절되어진다. 만일 새로운 문자가 최소 타이머에서 제공되어지는 시간 주기보다 작은 범위에서, PAD에 의해 수신되어지는 경우에, 타이머는 각 새로운 문자의 수신에 따라 초기 값을 리세트 한다.
이러한 처리 동작에 있어서 PAD관련 버퍼 메모리는 관련 터미날 설비품으로부터 수신 문자를 검출하기 위하여 주기적으로 주사된다. 이러한 주사 동작에 응답하여, 다음과 같은 파라미터, 즉 주사 시간에서 버퍼 메모리내의 존재 또는 부재, 버퍼 메모리에서 각 문자의 수신을 위해 시간 간격의 상대적 측정, 버퍼 메모리에 수신되어지는 문자의 시간 주기, 그리고 시간 주기내에서 버퍼 메모리에서 수신되는 문자의 개수등에 기초한 문자들이 어떻게 처리할 것인가를 결정한다.
버퍼 메모리내에 수신된 문자의 처리는, 상기 파라미터에 따라서, 수개의 상태로 표시되어질 수 있다. 만약 제1의 상태에서 단일 문자가 타이머에 의해 제공된 시간 간격보다 큰 시간 간격 다음에 버퍼 메모리내에 도달할 경우에, 처리 과정은 분리 문자가 이미 도달해서 상기 단일 문자가 패킷 형태로 즉시 보내진 것으로 가정한다. 만일 제2상태로서, 복수개의 문자가 타이머에 의해 제공된 시간 간격보다 큰 시간 간격 다음에 버퍼 메모리에 도달한 경우에, 처리 과정은 수신 데이터가 데이터 스퍼트의 처음이고, 이들 문자는 즉시 패킷화 되지 않는 것으로 가정된다. 또한 이들 문자와 다음에 연속될 문자들은 패킷 회로망에 보내지기 전에 완전한 패킷으로 조립된다. 만약 제2의 상태에서 다른 문자들이 연속적으로 있지 않을 경우에 타이머는 어떤 갭을 소멸시키거나, 단자 설비품으로부터 단일 문자의 전송시간 보다 큰 데이터의 수신을 저지한다. 이들 문자는 타이머의 소멸에 따라서 패킷으로서 즉시 보내진다. 만약 제3의 상태에서, 버퍼 메모리에 도달한 복수개의 문자가 채워진 패킷으로 조립되고 타이머가 소멸된 경우에, 처리 과정은 수신 데이터의 갭이나 결함이 데이터 스퍼트내의 데이터 블럭의 마지막 또는 데이터 스퍼트의 마지막임을 표시하는 것으로 가정된다. 일단 타이머가 이와같은 상태로, 그밖의 상태로 소멸하면, 버퍼 메모리내에 있는 데이터는 즉시 패킷으로서 전송된다.
에코플렉싱 모드에서 동작하는 터미날 설비품으로부터 데이터의 수신에 따른 처리 동작은, 문자들이 채워지지 않은 패킷 형태로 전송되나 PAD지연이 없다. 블럭 전송 모드에서 동작하는 단자 설비품으로부터의 데이터 수신에 따른 처리 동작은 문자들이, 데이터 스퍼트의 마지막이나 데이터 스퍼트내의 블럭 전송을 반사시키는 최종 부분이 채워진 패킷을 제외한, 충만한 패킷 형태로 전송한다. 또한 이러한 부분적으로 채워진 패킷은 터미날 설비품으로부터 하나의 문자를 수신하는데 요청되는 기간을 초과하는 시간 주기내에 전송된다. 이러한 처리 과정은 패킷 회로망을 통해 패킷화하여 전송하는 비동기 데이터를 수신하는 어떠한 시스템에서도 응용가능하다.
본 발명의 동작에 관한 내용은 첨부 도면을 참조한 이하의 설명으로부터 용이하게 이해할 수 있을 것이다.
[상세한 설명]
제1도는 본 발명에 따른, 비동기 터미날(100)과 패킷 교환 회로망(150)으로서 표시된 전송 시스템 사이에 데이터를 인터페이스하도록 배치된 비동기 터미날 단자 설비품과 데이터 모듈에 대한 기능적 블럭도이다. 데이터 모듈(200)은 음성/데이터 전화일 수도 있으며, 한 개 이상의 터미날 부품을 동시에 수신하도록 장치할 수도 있다.
터미날 설비품(100)과 데이터 모듈(200)간의 데이터 EIA RS-232-C인터페이스를 통해서 공급되는 문자 비동기 형식이다. 데이터 모듈(200)은 2개의 데이터 형식에 대한 인터페이스 어댑터로서 역할을 한다. PAD동작은 데이터를 ISDN(Integrated Service Digital Network) 시스템에 공급하는 것으로 도시된 데이터 모듈(200)에 내장된 PAD에 의해서 행해진다. 그러나 데이터 모듈은 CCITT X.25회로 억세스 프로토콜로 정의되는 바와같은 그밖의 전송 시스템과 인터페이스 되도록 배치할 수 있음을 이해할 수 있을 것이다. 이러한 전송 시스템 회로구조에 관한 문헌으로는, 컴퓨터 네트워크(1981년에 미국 뉴져지주 엔젤우드 클리프에 소재하는 프렌틱-홀 출판사간 저자:엔드레스 에스. 타넨바움), 그리고 디지털 전송 시스템 및 네트워크(1988년 컴퓨터 과학 출판사간 저자;미차엘 제이. 밀러; 사이드 브이. 아메트)가 있다. 상기 후자의 문헌에는 ISDN의 개념과 이것의 서비스 분야에 관하여 기술되어 있다.
제2도는 데이터 모듈(200)에서 행해지는 패킷 어셈블러/역 어셈블러 동작을 제공하는데 적합한 회로의 기능적인 하드웨어 블럭도이다. 이 회로에는 프로세서(210), RAM(300) 및 ROM(212)이 포함되어 있다. 프로세서(210)는 인텔사(Intel Corporation)의 8088 마이크로 프로세서와 같은 것이다. 그밖에 이 회로에는 선로(101)를 통해서 데이터 모듈(200)과 터미날 설비품(100)사이에 접속된 데이터용 비동기 인터페이스에 공급하는 범용 비동기 송수신기(UART, 213)도 포함되어 있다. UART(213)가 사용하기에 적합한 비동기 인터페이스에 관해서는 1988년 8월 2일 발명자 지이 레스(G. LESE)등이 출원한 미국특허 제4,761,800호에 기재되어 있다(이 특허는 본원의 출원인에 양도 되었음). 제2도에 도시된 회로에는 하이 레벨 데이터 링크 제어(HDLC) 포매터(220)와 ISDN 라인 인터페이스(230)가 포함되어 있다. HDLC 포매터(220)는 프로세서(210)로부터의 유출 데이터를 수신하여, CCITT 추천품 X.25에 정의된 프로토콜에 따라 패킷 형태로 형식화한다. 데이터 패킷은 ISDN시스템에 적정하게 인터페이스 되도록, 데이터에 대한 적당히 지시한 신호를 공급하는 ISDN 라인 인터페이스(230)에 공급된다.
제3도는 데이터 구조와 제2도의 회로에서의 데이터 흐름을 도시하고 있다. 이들 바이트는 RAM(300)내에서 선입력 선출력(first-in first-out) UATR 버퍼 메모리(310)에 위치한다. 본 발명에 따르면 제3도의 순서도로 도시한 프로그램은 UART 버퍼 메모리(310)내에서 바이트를 검사하며, 이들 바이트를 패킷 버퍼 메모리(320)에 전송할 시기를 결정한다(메모리(320)에서 바이트가 패킷화된다). 패킷 메모리에서는 패킷 데이터를 ISDN 시스켐에 포매팅하여 전송하기 위해서, HDLC 포매터(220)에 전송할 시기를 결정한다.
이러한 처리 과정을 양호하게 행하기 위하여, 최소 타이머(330)는 패킷 버퍼 메모리(320)에서의 데이터를 패킷화할 시기를 양호하게 결정하기 위하여 프로세서(210)내에 설치된다. 타이머(330)는 선택가능한 초기값으로 설정할 수 있어서, 시간을 제로까지 차감하면서 계수할 수 있다. 타이머에 대한 초기값의 범위는 제5도에 도시한 도표와 같다. 타이머(330)가 제로에 도달할 때, 프로세서(210)에 공급될 순서도(제4도)내의 한 이벤트를 트리거한다. 한 비트의 아이들 상태 플래그(340)는 타이머(330)에 의해서 설정되어, 제4도의 순서도에 따라 정보를 프로세서(210)에 공급한다.
제4도의 순서도는 제2도의 회로에서 행해지는 처리 과정을 도시한 순서도이다. 이러한 처리 동작에 관하여는 제2도의 회로와 제5도의 도표를 순서도와 병행하여 참조하면 이해가 용이할 것이다. 처리 작업은 ROM(212)에 저장된 프로그램에 의해서 양호하게 정해지고, 또한 프로세서(210)에 의해서 처리된다. 처리작업은 프로세서(210)에 처리 되는 것 작업중의 하나이기 때문에, 1.5ms초 마다 약1개씩 입력된다. 1.5ms주기 속도는 터미날 수신된 단위 초당 신속한 문자 비동기 데이터 19.2K비트로 질의하는데 충분한 시간이다. 그러나 이러한 처리는 초당 19.2K비트 속도를 초과하는 데이터 속도와의 함수이다. 만약 주기 속도가 빠를 경우, 더 정확한 질의는 프로세서에 대한 작업 공정수를 감소시킴으로서 달성 할 수 있어서, 이러한 작업을 빈번하게 입력하거나, 상황이 명령되어질 경우에 설치된 프로세서가 사용되어질 수 있다.
처리 작업은 UART 버퍼 메모리(310)의 데이터를 검사하는 판별부(401)에 입력된다. UART버퍼 메모리(310)에 데이터가 없을 경우에는, 타이머(330) 작동이 종료되었는지를 검사하는 판별부(402)로 진행된다. 타이머가 종료되지 않고 UART버퍼 메모리에 데이터가 없을 경우에 처리 작업은 벗어난다. 만약 타이머가 판별부(402)에서 종료된 경우, 처리 작업은 스텝 403으로 진행되어, 아이들 상태 플래그(340)가, 터미날 설비품(100)에 의해서 UART(203)에 제공된 데이터를 반사시키기 위해 1되도록 한다. 이것은 처리 작업이 입력되는 다음번에, UART(213)가 타이머(330)에 의해 정해진 최소 시간동안 아이들 상태가 되도록, 프로세서(212)가 가능하게 한다.
다음의 처리 작업은 패킷 버퍼 메모리가 비어있는지를 결정하는 판별부(404)로 진행된다. 상기 버퍼가 비워있는 경우, 처리 작업 공정은 벗어난다. 패킷 버퍼 메모리에 데이터가 있는 경우에는, 타이머에서 정해지는 최소 시간내에 어떤 추가적인 데이터도 UART 버퍼(310)내에 도달되지 않았음을 반영한다. 따라서 처리 작업은 스텝 405으로 진행되어서, 패킷 버퍼 메모리(320)내의 데이터가 프로토콜 헤더를 가산하도록 처리 되어서, HDLC 포매터(220)에 전송된다. 이 작업은 벗어난다.
판별부(401)에서, UART 버퍼 메모리(310)에 어떤 데이터가 있음이 판명되면, 처리 작업은 스텝 406으로 향한다. 이 스텝 406에서는 UART 버퍼 메모리(310)내의 데이터가 패킷 버퍼 메모리(320)으로 향한다. 다음에 처리 작업은 패킷 버퍼 메모리(320)에 입력된 메모리 양을 모니터하는 판별부(407)로 진행된다. 판별부(407)에서 패킷 버퍼 메모리가 충만된 것(일반적으로 128바이트)으로 판정되면, 처리 작업은 스텝408으로 진행해서 버퍼 메모리가 스텝 404에서와 같이 처리되어서, HDLC 포매터(220)에 보내진다.
만약 판별부(409)에서 패킷 버퍼 메모리가 충만하지 않은 것으로 판별되면, 처리 작업은 판별부(409)로 향한다. 이 판별부(409)에서, 아이들 상태 플래그(340)가 검사되고, 많은 문자들이 UART 버퍼 메모리(310)로부터 패킷 버퍼 메모리(320)로 향한다. 만약 아이들 상태가 1이고, 한 개의 문자만이 패킷 버퍼 메모리에 이동할 경우에, 처리 작업은 스텝 408으로 진행해서, 단일 문자가 HDLC 포매터(220)에 보내진다.
따라서 만일 문자를 수신하는 응답성 시스템의 목표가 실현된다. 단 하나의 문자가 수신되었을 경우, 처리 작업은 그것이 분리된 문자인 것으로 간주하여, 즉시 터미날 설비품으로부터 하나의 문자를 갖는 패킷으로 보낸다. 이러한 동작은 단 하나의 문자가 타이머(330)에서 제공되는 시간 주기를 초과하는 시간 주기내에 수신되는 에코플렉싱 장치에서 성능이 뛰어나다.
단일 문자는 예컨대 사용자가 키보드상으로 입력함으로써 넣을 수가 있다. 사용자가 현시스템에 문자를 입력할 때마다, 이 문자는 행선지 터미날 설비품에 도달해서 응신하여, 사용자가 스크린상에서 타이프된 문자의 에코를 적절한 시기에 제공한다.
판별부(409)를 다시 살펴보면, 이 판별부에서는 처리 작업이 입력된 최종 시간이나, 처리 작업이 입력된 이후에 패킷 버퍼 메모리에 이동한 2개 이상의 문자 데이터를 표시한다. 프로세서는 다음의 가능한 상태중의 하나로서 이것을 해독한다. 즉 데이터 스퍼트의 시작, 데이터 스퍼트의 중간, 또는 데이터 스퍼트에서 데이터 스퍼트나 블럭 트랜스퍼(transfer)의 마지막중의 하나로서 해석한다. 이들 각 상태에 대하여 프로세서 작업은 스텝 410으로 진행되어서, 아이들 상태 플래그는 1로 세트되었으면 0으로 세트하고, 0으로 세트되었으면 1으로 유지시킨다. 스텝 410으로부터 처리 작업은 스텝 411으로 향하며, 필요에 따라서, 타이머(330)는 터미날로부터 수신된 비동기 데이터 스피드에 따라 리세트되면, 제5도는 이것을 도시한 도표이다. 이와 같은 상태에 따른 동작으로 하여, 프로세서는 패킷을 HDLC 포매터(220)에 보내기 전에 누적하기 위해서 더 많은 데이터를 위해 지연된다.
판별부(409)에서 처리 작업은 데이터 스퍼트의 처음이나 또는 데이터 스퍼트 또는 데이터 블럭의 마지막임을 신속히 결정할 수 있다. 또한 이 판별부(409)에서는 처리 작업이, 판별부(407)에서 정의되는 바와 같이 패킷 버퍼내에 채워지지 않은 데이터 스퍼트의 중간부분 동안에, 부가적인 문자가 도달 되도록, 소정된 최소의 지연을 양호하게 제공한다.
터미날 설비품으로부터 데이터 설비품에 응답하는데 대한 효율성을 응답 시스템을 달성하는데 중요하다. 터미날 설비품으로부터 데이터 스퍼트의 수신 동안에, 수신 데이터는, 패킷 교환 회로망이 많은 문자들이 각 패킷내에 있는 것이 아닌 전송되는 것의 함수로서 되기 때문에 최대로 가능한 패킷으로 패킷화된다. 요구되는 효율성은 PAD가 데이터 스퍼트를 패킷 교환 회로망으로 전송하는데 있어서 최대로 가능한 패킷으로 패킷화할 수 있기 때문에 달성된다. 그러나 프로세서의 샘플링 속도 및 터미날 설비품으로부터의 데이터 수신과 같은 요인에 따라서, 데이터 스퍼트의 제1수신 문자는 단일 패킷 형태로 전송되어질 수 있다. 이러한 단일 문자를 전송하는데 관련된 부작용은 PAD에 설치된 자동 동작에 의해서 해결된다. 에코플렉싱 모드나 또는 블럭 전송 모드에서 동작시키면서 터미날 설비품으로부터 수신된 데이터를 누적하기 위해 PAD내의 선택을 변경시키는데 필요한 사항은 본 발명의 프로세서를 채용함으로써 배제된다.
화일 전송 효율은 블럭 전송시에도 개량된다. 터미날 설비품으로부터의 화일 전송은 데이터 스퍼트내에서 전송되는 고정 규격의 데이터 블럭을 포함한다. 그러나 데이터 블럭에서 바이트의 개수는 데이터 패킷내의 바이트 개수와 거의 같다. 일단 데이터 블럭이 터미날 설비품에 의해서 전송된 경우에, 데이터의 다음 블럭이 전송되기 전에, 전체 블럭 데이터가 수신 되었음을 알리기 위해서 행선지 터미날 설비품에 대해서 지연된다. 긴 데이터 스퍼트에서 채워진 패킷은 신속하게 전송되지만 각 블럭에서 최종 바이트의 데이터를 내장한 부분적으로 채워진 패킷은, 프로세서가 이들 패킷을 채우기 위해서 데이터 스퍼트로부터 부가적인 데이터를 위해 지연되는 동안에 약간 지체된다.
본 발명을 이용하면 데이터 불럭의 수신을 알리기 위해서 원거리의 행선 터미날 설비품에 대해서 지연시키는 근거리 행선 터미날과 관계된 종래의 지연을 회피할 수 있다. 상기의 처리 작업을 통해서, 포로세서는 터미날 설비품으로부터의 데이터 수신에 대한 갭을 신속하게 인식하여 패킷 버퍼 메모리에 누적된 데이터를 보낸다. 이것은 데이터 블럭의 수신을 더 빠르게 알리기 위해서 원거리 터미날에서도 이용 가능하다. 화일 전송은 원거리 터미날 설비품이 패킷 어셈블러 동작에 있어서 본 발명의 방법을 채용하면 효율성이 증대될 것이다.
제5도에 도시된 도표를 살펴보면, 타이머에 대한 시간 주기는 관련 터미날 설비품에 의한 비동기 인터페이스에 제공되는 속도에 따라 정해진다. 비교적 긴 시간 주기는 저속으로 문자를 수신하는데 필요하다. 따라서 타이머는 각 데이터 수신 속도에서 문자 수신 시간 주기를 초과하는 시간 주기동안에 설정되어서, 비동기 인터페이스가 아이들 상태에 있고 데이터 패킷이 전송되기 전에 소멸되도록 한다. 예컨대 300보오 데이터 수신 속도로서, 각 문자를 수신하는 시간 약 33ms이다. 이러한 데이터 수신 속도에서, 최소의 타이머는 비동기 인터페이스상에 나타나는 문자들 사이에 갭이 있음을 결정하기 전에, 상기 시간량 만큼 지연되는 약 40ms에서 소멸되도록 설정된다. 그러나 고속도에서 문자 수신 시간 주기는 비교적 매우 작으며, 타이머는 선택된 데이터 수신 속도에 대한 문자 수신 시간 주기를 초과한 대응하는 짧은 시간으로 할당된다.

Claims (14)

  1. 정보 패킷 형태로 데이터를 통신 매체(150)에 결합하기 위하여, 비동기 신호원(100)으로부터 식별 가능한 디지트로 구성된 복수개의 그룹으로 배열된 데이터를 수신하기 위한 수단(213)을 구비한 장치(200)에 있어서, 상기 비동기 신호원으로부터 수식된 식별가능한 디지트로된 각 그룹을 수신하는 시간을 결정하고, 식별가능한 디지트의 각 그룹을 수신하기 위한 시간이 비동기 신호원으로부터 식별가능한 디지트의 각 그룹의 수신에 앞서서 소정시기(time period)보다 초과할 때에 식별된 디지트로된 한 그룹을 내장하고 있는 정보 패킷을 통신 매체에 연결시키는 수단(210, 220, 230)을 구비한 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  2. 제1항에 있어서, 상기 비동기 신호원으로부터 수신된 식별가능한 디지트로 구성된 복수개의 그룹중 한 그룹을 수신하는 시간을 결정하는 수단이, 식별가능한 디지트로된 한 그룹의 수신 시간이 비동기 신호원으로부터 식별가능한 디지트로된 복수개의 그룹 수신후 소정시기 만큼 초과했을 때에 식별가능한 디지트로된 복수개의 그룹을 내장한 정보 패킷을 정보 매체에 결합하기 위한 수단을 더 포함하는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  3. 제2항에 있어서, 상기 비동기 신호원으로부터의 데이터를 정보 패킷으로 전환하는 프로세서 수단(210)과 상기 비동기 신호원으로부터의 데이터를 저장하기 위한 버퍼 메모리수단(330)과, 버퍼 메모리 수단으로 향하는 데이터는 수신 수단에 의해 제공되며, 상기 버퍼 메모리 수단내에서 데이터의 식별가능한 디지트의 각 그룹의 수신 시간을 소정시기와 비교하는 타이밍 수단(330)과, 상기 버퍼 메모리 수단에 저장된 데이터에 대해서 버퍼 메모리 수단을 주기적으로 질의하는 샘플링 수단(210) 및, 샘플링 수단에 의해 제공되는 샘플링 주기 사이에, 상기 버퍼 메모리 수단에 제공되는 데이터의 식별가능한 디지트 그룹의 수를 계수하는 카운팅 수단(210, 212)을 더 구비하는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  4. 제3항에 있어서, 상기 샘플링 수단은 수신 시간과, 샘플링 주기 동안에 버퍼 메모리 수단에 저장된 데이터의 식별가능한 디지트의 수를 결정하기 위해서, 타이밍 수단과 카운팅 수단에 응답하며, 메모리 버퍼 수단내의 데이터는 정보 패킷 형태로 프로세서 수단에 의해서 통신 매체에 결합되는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  5. 제4항에 있어서, 상기 버퍼 메모리 수단에 저장된 데이터는 상기 버퍼 메모리 수단내의 데이터의 식별가능한 디지트의 다수개 그룹의 수신에 응답하여서 다음 샘플링 주기까지 유지되는 것을 특징으로 하는 정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치.
  6. 제5항에 있어서, 상기 소정 시기를 결정하기 위한 수단(210, 213)을 구비하고, 상기 수신 수단은 비동기 신호원으로부터 데이터 수신 속도를 측정하도록 구성되며, 신호 수신 수단에 응답하는 프로세서 수단은 소정 시기를 양호하게 조정하는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  7. 제6항에 있어서, 상기 프로세서 수단은 비동기 신호원으로부터 수신해서 버퍼 메모리 수단에 공급하는 데이터의 식별가능한 디지트의 한 그룹에 대해 요청되는 시간을 초과하는 방식으로 소정 시기를 양호하게 조정하는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  8. 제7항에 있어서, 상기 소정 시기는, 조정가능한 차감 계수 타이머(330)가 버퍼 메모리 수단에 제공되는 데이터의 식별가능한 디지트의 각 그룹의 수신에 따라서 초기값을 리세트함으로써 제공되어지는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  9. 제8항에 있어서, 상기 버퍼 메모리 수단은 제1버퍼 메모리 및 제2버퍼 메모리를 구비하며, 제1버퍼 메모리(310)는 신호 수신 수단으로부터 데이터를 수신하며, 제2버퍼 메모리(320)는 프로세서 수단으로 처리하기 위하여 상기 제1버퍼 메모리로부터 데이터를 수신하는 것을 특징으로 하는 정보 패킷 형태로 통신매체에 데이터를 결합하는 장치.
  10. 패킷 회로망을 통해 데이터를 전송하기 위해서, 비동기 신호원으로부터 식별가능한 디지트로된 복수개의 그룹으로 배열된 데이터를 수신하는 단계와, 비동기 신호원으로부터의 데이터를 버퍼 메모리내에 저장하는 단계와, 버퍼 메모리내에 데이터의 식별가능한 다지트의 각 그룹의 수신에 대한 시간을 소정 시기로 비교하는 단계와, 버퍼 메모리내에 저장된 데이터를 질의하기 위해서 주기적으로 버퍼 메모리를 샘플링하는 단계 및, 샘플링 단계에서 제공된 샘플링 주기 사이에서 버퍼 메모리에 공급된 데이터의 식별가능한 디지트의 그룹 수를 계수하는 단계를 포함하는 데이터 처리 방법에 있어서, 상기 데이터를 정보 패킷으로 변환하는 단계와, 수신 시간과 샘플 주기사이에서 버퍼 메모리에 저장된 데이터의 식별가능한 디지트의 그룹 수를 결정하는 단계 및, 데이터의 식별가능한 디지트 그룹의 수신 시간이 소정 시기를 초과하고, 또한 데이터의 식별 가능 디지트로된 한 그룹만이 버퍼 메모리에 저장될 때에, 버퍼 메모리내의 데이터를 정보 패킷 형태로 패킷 회로에 전송하는 단계를 더 포함한 것을 특징으로 하는 패킷 회로망을 통해 전송하는 데이터 처리 방법.
  11. 제10항에 있어서, 상기 전송 단계는 버퍼 메모리에서 식별가능한 디지트로된 다수개의 그룹의 수신에 응답하여 다음의 샘플링 주기까지, 버퍼 메모리내에 데이터를 유지하는 단계를 더 포함하는 것을 특징으로 하는 패킷 회로망을 통해 전송하는 데이터 처리 방법.
  12. 제11항에 있어서, 상기 전송 단계는 데이터의 식별가능한 그룹의 수신 시간이 버퍼 메모리내에서 데이터의 식별가능한 디지트로된 한 그룹의 수신에 앞서서 소정 시기를 초과할 때에, 버퍼 메모리내의 데이터를 패킷 회로망에 전송하는 단계를 더 포함하는 것을 특징으로 하는 패킷 회로망을 통해 전송하는 데이터 처리 방법.
  13. 제12항에 있어서, 상기 소정 시기를 얻는 단계가 비동기 신호로부터 데이터 수신 속도록 측정하고 상기 소정 시기를 비례적으로 조정하는 단계를 더 포함한 것을 특징으로 하는 패킷 회로망을 통해 전송하는 데이터 처리 방법.
  14. 제13항에 있어서, 상기 소정 시기를 비례적으로 조정하는 단계는 비동기 신호원에서 수신해서 상기 버퍼 메모리에 공급되는 데이터의 식별가능 디지트로된 한 그룹에 대해서 필요한 시간을 초과하는 방식으로 하여, 상기 주기를 조정하는 단계를 포함하며, 상기 데이터는 비동기 신호원으로부터의 데이터 수신에 대해 측정된 속도로 수신되어지는 것을 특징으로 하는 패킷 회로망을 통해 전송하는 데이터 처리 방법.
KR1019900006078A 1989-05-01 1990-04-30 정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치 및 패킷 회로망을 통해 전송하는 데이터 처리방법 KR0149860B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US345,912 1989-05-01
US07/345,912 US5056088A (en) 1989-05-01 1989-05-01 Apparatus and method for efficiently coupling digital signals to a communications medium in information packets
US345912 1989-05-01

Publications (2)

Publication Number Publication Date
KR900019424A KR900019424A (ko) 1990-12-24
KR0149860B1 true KR0149860B1 (ko) 1999-05-15

Family

ID=23357065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006078A KR0149860B1 (ko) 1989-05-01 1990-04-30 정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치 및 패킷 회로망을 통해 전송하는 데이터 처리방법

Country Status (7)

Country Link
US (1) US5056088A (ko)
EP (1) EP0396309B1 (ko)
JP (1) JP2588488B2 (ko)
KR (1) KR0149860B1 (ko)
CA (1) CA2014407C (ko)
DE (1) DE69022278T2 (ko)
HK (1) HK78296A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274762A (en) * 1989-12-15 1993-12-28 Ncr Corporation Method for high speed data transfer
JPH03214841A (ja) * 1990-01-19 1991-09-20 Fujitsu Ltd パケット通信手順によるモデムプール方式
JPH0828756B2 (ja) * 1990-04-17 1996-03-21 ヤマハ株式会社 データ転送方法
JP2556923B2 (ja) * 1990-05-10 1996-11-27 三菱電機株式会社 パケットデ−タ量制御方式、パケット送出方法、および、デ−タ伝送装置
JPH0490645A (ja) * 1990-08-03 1992-03-24 Mitsubishi Electric Corp 音声パケット組立分解装置
FR2674650A1 (fr) * 1991-03-29 1992-10-02 Albertin Pierre Procede de realisation d'un commutateur de paquets x 25 resistant aux pannes, extensible en service et a processeurs paralleles mimd.
US5463623A (en) * 1991-07-31 1995-10-31 At&T Ipm Corp. Integrated wireless telecommunication and local area network system
JP3037476B2 (ja) * 1991-08-28 2000-04-24 富士通株式会社 Ａｔｍセル組立・分解方式
US5384770A (en) * 1992-05-08 1995-01-24 Hayes Microcomputer Products, Inc. Packet assembler
US5631935A (en) * 1993-05-06 1997-05-20 Run-Rad Unlimited Networking, Ltd. Method and apparatus for governing information transfer using an efficient transport protocol
WO1995026089A1 (en) * 1994-03-18 1995-09-28 Research In Motion Limited Method and apparatus for maximizing the transmission of data in a wireless data communication network
US5553075A (en) * 1994-06-22 1996-09-03 Ericsson Ge Mobile Communications Inc. Packet data protocol for wireless communication
US5450411A (en) * 1994-09-02 1995-09-12 At&T Global Information Solutions Company Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
US5970103A (en) 1996-09-06 1999-10-19 Townshend; Brent High speed communications system for analog subscriber connections
CA2266945C (en) * 1994-12-09 2002-04-02 Brent Townshend High speed encoder and encoding method
US5574858A (en) * 1995-08-11 1996-11-12 Dell U.S.A., L.P. Method and apparatus for, upon receipt of data from a mouse, requiring the remainder of data needed to constitute a packet to be received within one second
KR100251712B1 (ko) * 1997-07-11 2000-04-15 윤종용 전전자교환기에서 엑스.25 프로토콜 통신을 위한 엑스.25망정합장치
JP3319367B2 (ja) * 1997-10-14 2002-08-26 ケイディーディーアイ株式会社 網接続装置
US6256323B1 (en) * 1997-12-08 2001-07-03 Cisco Technology, Inc. Method and apparatus for efficiently transporting asynchronous characters over an ATM network
US6477143B1 (en) 1998-01-25 2002-11-05 Dror Ginossar Method and apparatus for packet network congestion avoidance and control
US7319860B2 (en) * 2002-11-07 2008-01-15 Research In Motion Limited Pseudo-interactive input processing in wireless environments

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU591057B2 (en) * 1984-06-01 1989-11-30 Digital Equipment Corporation Local area network for digital data processing system
US4737950A (en) * 1985-05-31 1988-04-12 Rockwell International Corp. Multifunction bus to user device interface circuit
GB8526620D0 (en) * 1985-10-29 1985-12-04 British Telecomm Communications network
JPS6354844A (ja) * 1986-08-26 1988-03-09 Nec Corp 半二重通信用コ−ドインデペンデント型パケツト化方式
FR2616025B1 (fr) * 1987-05-26 1989-07-21 Lespagnol Albert Methode et systeme de controle de flux de paquets
US4893306A (en) * 1987-11-10 1990-01-09 Bell Communications Research, Inc. Method and apparatus for multiplexing circuit and packet traffic

Also Published As

Publication number Publication date
JP2588488B2 (ja) 1997-03-05
DE69022278D1 (de) 1995-10-19
HK78296A (en) 1996-05-10
EP0396309A2 (en) 1990-11-07
CA2014407A1 (en) 1990-11-01
DE69022278T2 (de) 1996-05-15
KR900019424A (ko) 1990-12-24
US5056088A (en) 1991-10-08
EP0396309A3 (en) 1992-12-23
CA2014407C (en) 1996-11-12
JPH02305041A (ja) 1990-12-18
EP0396309B1 (en) 1995-09-13

Similar Documents

Publication Publication Date Title
KR0149860B1 (ko) 정보 패킷 형태로 통신 매체에 데이터를 결합하는 장치 및 패킷 회로망을 통해 전송하는 데이터 처리방법
US4761800A (en) Method and apparatus for detecting a rate of data transmission
US5012489A (en) Method for sending a plurality of data channels over a single communications line
US5729529A (en) Timing and synchronization technique for ATM system
EP0372567A2 (en) Polling communication system with priority control
US4586175A (en) Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals
US4635253A (en) Exchange system including plural terminals for voice and data transmission
US4930122A (en) Message transfer system and method
GB2311700A (en) Communication pacing method
US5737535A (en) Flow control circuit for networked communications system including arrangement for reducing overhead at the beginning of a communications session by enabling message transmission before receiving flow control information
US4323728A (en) Conversion circuit arrangement and method for switching digital encoded signals
US5732082A (en) System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system
AU5351898A (en) Connection device in a telecommunications network
JPH0568058A (ja) バツフア・サービス方法及び装置
EP0360721A2 (en) Method and apparatus for high speed asynchronous communication
US7126983B1 (en) Methods and apparatus for communicating commands and data using logical channels
KR100296042B1 (ko) 비동기 전송 모드 스위치내 큐의 상태를 감시하는 장치 및 방법
US6373885B1 (en) Circuit and method for detecting an escape sequence
GB2188216A (en) Ring bus communications systems
JP2715137B2 (ja) 通信網制御方式
US4551835A (en) X.21 Switching system
US7286470B1 (en) Messaging system for a packet transport system and method of operation thereof
KR920001884B1 (ko) 데이타 조정 프로토콜 회로 및 데이타 통신 인터페이스 회로
KR20000041847A (ko) 교환시스템의 데이터를 원격지의 유지보수장치로출력하는 방법
KR950000969B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 메세지처리 보드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060529

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee