KR0149312B1 - Pixel circuit of tft lcd - Google Patents

Pixel circuit of tft lcd

Info

Publication number
KR0149312B1
KR0149312B1 KR1019950021912A KR19950021912A KR0149312B1 KR 0149312 B1 KR0149312 B1 KR 0149312B1 KR 1019950021912 A KR1019950021912 A KR 1019950021912A KR 19950021912 A KR19950021912 A KR 19950021912A KR 0149312 B1 KR0149312 B1 KR 0149312B1
Authority
KR
South Korea
Prior art keywords
pixel
liquid crystal
electrode
storage capacitor
switching means
Prior art date
Application number
KR1019950021912A
Other languages
Korean (ko)
Other versions
KR970007427A (en
Inventor
배병성
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950021912A priority Critical patent/KR0149312B1/en
Publication of KR970007427A publication Critical patent/KR970007427A/en
Application granted granted Critical
Publication of KR0149312B1 publication Critical patent/KR0149312B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

이 발명은 스토리지 캐패시터를 구성하는 두 전극 중 한 전극을 같은 게이트 라인의 옆 화소의 화소 전극에 연결하여 선 결함이 아닌 스위칭 소자 등의 능동 소자의 불량이 있을 때 화소의 결함이 쉽게 리페어될 수 있는 박막 트랜지스터 액정표시장치의 화소 회로에 관한 것으로서, 화소부가 액정 캐패시터와, 상기 게이트 라인 중 하나에 연결되어 있는 게이트 전극과 상기 데이타 라인 중 하나에 연결되어 있는 소스 전극과 상기 액정 캐패시터에 연결되어 있는 드레인 전극을 표함하는 스위칭 수단과, 상기 스위칭 수단의 드레인 전극에 한쪽 단자가 연결되어 있는 스토리지 캐패시터를 포함하여 이루어져 있으며, 상기 스토리지 캐패시터의 다른 한쪽 단자가 인접한 화소의 스위칭 수단의 드레인 전극에 연결되어 있는 것을 특징으로 한다.According to the present invention, when one of the two electrodes constituting the storage capacitor is connected to the pixel electrode of the side pixel of the same gate line, the defect of the pixel can be easily repaired when there is a defect of an active element such as a switching element other than the line defect. 1. A pixel circuit of a thin film transistor liquid crystal display device, the pixel circuit including a liquid crystal capacitor, a gate electrode connected to one of the gate lines, a source electrode connected to one of the data lines, and a drain connected to the liquid crystal capacitor. Switching means including an electrode and a storage capacitor having one terminal connected to the drain electrode of the switching means, wherein the other terminal of the storage capacitor is connected to the drain electrode of the switching means of an adjacent pixel. It features.

Description

박막 트랜지스터 액정표시장치의 화소 회로Pixel circuit of thin film transistor liquid crystal display

제1도는 종래의 공통 전극 라인 방식의 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이고,1 is a configuration diagram of a pixel circuit of a conventional TFT electrode liquid crystal display device.

제2도는 종래의 전단 게이트 라인 방식의 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이고,2 is a configuration diagram of a pixel circuit of a conventional thin film transistor liquid crystal display device of a front-end gate line method.

제3도는 (a)-(c)는 이 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 구서도이고,3A to 3C are schematic diagrams of pixel circuits of a thin film transistor liquid crystal display device according to an exemplary embodiment of the present invention.

제4도는 (a)-(c)는 이 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 리페어된 화소 회로의 구성도이고,4A to 4C are structural diagrams of a repaired pixel circuit of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.

제5도는 이 발명의 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이고,5 is a configuration diagram of a pixel circuit of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.

제6도는 이 발명의 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 리페어된 화소 회로의 구성도이고,6 is a configuration diagram of a repaired pixel circuit of a thin film transistor liquid crystal display according to another exemplary embodiment of the present invention.

제7도는 (a)-(c)는 이 발명의 또 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이다.7A to 7C are block diagrams of pixel circuits of a thin film transistor liquid crystal display according to still another exemplary embodiment of the present invention.

이 발명은 박막 트랜지스터 액정표시장치의 화소 회로에 관한 것으로서, 더욱 상세하게 말하자면 화소의 스토리지 캐패시터를 구성하는 두 전극 중 한 전극을 같은 게이트 라인의 옆 화소의 화소 전극에 연결하여 선 결함이 아닌 스위칭 소자 등의 농동 소자의 불량이 있을 때 화소 결함이 쉽게 리페어할 수 있는 박막 트랜지스터 액정표시장치의 화소 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel circuit of a thin film transistor liquid crystal display device. More specifically, the switching element is not a line defect by connecting one of two electrodes constituting a storage capacitor of a pixel to a pixel electrode of a pixel next to the same gate line. The present invention relates to a pixel circuit of a thin film transistor liquid crystal display device in which a pixel defect can be easily repaired when there is a defect of a non-driving element such as a non-conforming device.

현재, 박막 트랜지스터를 스위칭 소자로 사용하는 액티브 매트릭스형 액정표시장치(Active Matrix Crystal Display, AMLCD)는 그 휴대성과 우수한 화질로 해서 널리 각광을 받고 있다.At present, an active matrix crystal display (AMLCD) using a thin film transistor as a switching element has been widely spotlighted for its portability and excellent image quality.

액정 디스플레이 패널은 가로 세로의 많은 전극 라인과 그 교차 부분 마다에 그림을 구성하는 화소가 구성되어 있다. 그리고, 각 화소에는 신호 전압을 제어하는 박막 스위칭 소자가 구성되어 있다. 이 소자의 게이트 전극은 게이트 라인에 소오스/ 드레인 전극의 한쪽 전극은 영상 신호 전압이 들어오는 데이타 라인에 연결되고 다른 한쪽 전극은 화소의 투명 전극에 연결되어 있는 게이트 라인에 신호 전압이 들어와 소자가 온(ON)상태가 되면 영상 신호 전압이 소자를 통하여 투명 전극에 인가되고 이 소자가 형성된 다른 쪽 전극 사이에 있는 액정에 전압이 인가되어 편광판과 조합에 의하여 밝기를 조절할 수 있게 되어 있다.In a liquid crystal display panel, many electrode lines of the length and width and the pixel which comprise a picture are comprised in every crossing part. Each pixel includes a thin film switching element that controls a signal voltage. The gate electrode of the device is connected to the data line to which the image signal voltage is input, and one electrode of the source / drain electrode is connected to the gate line, and the other electrode is connected to the gate line connected to the transparent electrode of the pixel. In the ON state, the image signal voltage is applied to the transparent electrode through the element, and the voltage is applied to the liquid crystal between the other electrodes on which the element is formed, so that the brightness can be adjusted by combining with the polarizing plate.

그런데, 이 소자가 선택되지 않은 동안에는 인가 전압이 잘 유지 되어야 하는데 각종 통로로 누설 전류가 흐르게 되어 신호 전압이 변하게 된다.However, while the device is not selected, the applied voltage must be maintained well, and leakage current flows through various passages, thereby changing the signal voltage.

따라서, 이러한 신호 전압의 변화를 최소로 하기 위해 화소 전극에 병렬로 스토리지캐패시터(Storage Capacitor)를 형성한다.Therefore, in order to minimize such a change in signal voltage, a storage capacitor is formed in parallel with the pixel electrode.

이러한 액정 디스플레이 패널은 광학적 특성이 우수해야 하고 높은 컨트라스트 및 적은 플리커를 가지며 이미지 스티킹(image sticking)이 없어야 한다.Such liquid crystal display panels should have good optical properties, high contrast and low flicker, and no image sticking.

이를 만족 시키기 위해서 화소에 요구되는 특성은 다음과 같은 것들이다.The characteristics required for the pixel to satisfy this are as follows.

1)화소의 충방전 시간1) Charge and discharge time of pixel

주어진 쓰기 시간내에 신호를 화소에 충분히 쓸 수 있어야 한다. 이것은 화소의 전기용량, 인가 신호전압, 스위칭 소자의 온특성 등에 관계된다.The signal must be able to be written to the pixel within the given write time. This is related to the capacitance of the pixel, the applied signal voltage, the ON characteristic of the switching element, and the like.

2)신호 지연2) signal delay

게이트 전압이나 데이타 신호전압의 전달 지연으로 인한 신호의 왜곡으로 화소의 충방전을 불충분하게 하는 것으로서, 각 신호라인의 저항과 기생용량등이 문제가 된다.Insufficient charge / discharge of pixels due to signal distortion caused by a delay in transmission of a gate voltage or a data signal voltage causes problems such as resistance and parasitic capacitance of each signal line.

3)신호전압 유지특성3) Signal voltage holding characteristic

오프시간동안 화소는 신호전압을 잘 유지해야 한다. 이것은 스위칭 소자의 오프저항, 액정의 저항, 화소의 총 전기용량 등에 관계된다.The pixel must maintain the signal voltage well during the off time. This relates to the off resistance of the switching element, the resistance of the liquid crystal, the total capacitance of the pixel, and the like.

4)기생용량의 감소4) reduction of parasitic capacity

스위칭 소자의 기생용량은 화소에 들어가는 신호전압에서 레벨 시프트를 일으키는 주요인이다. 따라서, 이러한 기생용량은 충분하게 줄이거나 혹은 저장 저장 커패시터의 전기용량을 위주로 한 화소의 총 전기용량을 충분하게 크게 할 필요가 있다.The parasitic capacitance of the switching element is the main cause of the level shift in the signal voltage entering the pixel. Therefore, it is necessary to sufficiently reduce such parasitic capacitance or to sufficiently increase the total capacitance of the pixel mainly based on the capacitance of the storage storage capacitor.

상기에서, 화소의 총 전기용량은 화소전극과 반대편 전극의 사이에 형성되는 액정의 전기용량, 저장 커패시터의 전기용량, 박막 트랜지스터의 기생 전기용량등이 합해진 값으로 나타난다.In the above, the total capacitance of the pixel is represented by the sum of the capacitance of the liquid crystal formed between the pixel electrode and the opposite electrode, the capacitance of the storage capacitor, and the parasitic capacitance of the thin film transistor.

앞서 언급한 바와 같이, 오프시간동안 신호전압을 잘 유지하거나 레벨 시프트나 플리커를 줄임으로써 화질의 향상을 도모하기 위해서는 화소의 총 전기용량을 크게 할 필요가 있고, 이것은 주로 저장 커패시터의 용량의 크기를 가지고 조절을 하게된다.As mentioned above, in order to improve the image quality by maintaining the signal voltage well during the off time, or to reduce the level shift or flicker, it is necessary to increase the total capacitance of the pixel, which mainly increases the size of the storage capacitor. I'll adjust it.

이하, 첨부된 도면을 참조로 하여 종래의 박막 트랜지스터의 액정표시장치에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display of a conventional thin film transistor will be described with reference to the accompanying drawings.

화소의 총 전기용량을 크게 하는 데는 2가지 방법이 있는데, 첫째는 제1도에 도시되어 있는 바와 같이 저장 커패시터(Cst)의 형성을 위하여 공통 전극 라인을 별도로 마련하는 방법이다.There are two ways to increase the total capacitance of the pixel. First, as shown in FIG. 1, a common electrode line is separately provided to form the storage capacitor Cst.

제1도는 종래의 공통 전극 라인 방식의 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이다.1 is a block diagram of a pixel circuit of a conventional thin film transistor liquid crystal display device of a common electrode line method.

그러나, 제1도에 도시되어 있는 바와 같이 공통 전극 라인을 활용하는 방법은, 게이트 라인의 기생용량이 줄어든다는 장점이 있는 반면에, 배선라인의 수가 늘어나는 단점이 있다. 또한, 이 방법에서는 공통 전극 라인이 추가되므로 공통 전극 라인에 의하여 개구율이 줄어드는 단점이 있다.However, the method using the common electrode line as shown in FIG. 1 has the advantage that the parasitic capacitance of the gate line is reduced, while the number of wiring lines is increased. In addition, in this method, since the common electrode line is added, the opening ratio is reduced by the common electrode line.

한편, 화소의 총 전기용량을 크게 하는 2가지 방법중에서, 나머지 두 번째는 제2도에 도시되어 있는 바와 같이 전단의 게이트 라인을 저장 커패시터(Cst)의 한쪽전극으로 활용하는 방법이다.Meanwhile, of the two methods of increasing the total capacitance of the pixel, the second method is to use the gate line of the front end as one electrode of the storage capacitor Cst, as shown in FIG.

제2도는 종래의 전단 게이트 라인 방식의 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이다.2 is a block diagram of a pixel circuit of a conventional thin film transistor liquid crystal display device of a front-end gate line method.

제2도에 도시되어 있는 바와 같이 전단 게이트 라인을 이용하는 경우에는 게이트 라인외에 별도의 공통 전극 라인이 필요없으므로 개구율을 높게 가져갈 수 있는 장점이 있다. 이와 같이 별도의 공통 전극 라인을 없앤 화소구조는 미극 특허번호 제4,114,070호(특허일자;서기 1978년 9월 12일)에 잘 나타나 있다.As shown in FIG. 2, when the front gate line is used, an additional common electrode line is not required in addition to the gate line, so that the aperture ratio can be increased. The pixel structure in which the separate common electrode line is removed as described above is well shown in U.S. Patent No. 4,114,070 (Patent Date; September 12, 1978).

액정표시장치의 대각길이가 작아지고 고정세화 될 수록 화소의 면적이 줄어들고, 필요 저장 커패시터를 확부하는 것이 어려워진다.As the diagonal length of the liquid crystal display device becomes smaller and becomes higher, the area of the pixel decreases, and it becomes difficult to expand the necessary storage capacitor.

개구율 확보를 위하여 전단의 게이트 라인을 이용하는 구조에서는 게이트 라인의 기생 용량이 커지는 문제점이 있다.In the structure using the gate line of the front end to secure the aperture ratio, there is a problem that the parasitic capacitance of the gate line increases.

반면, 공통 전극 라인을 가져가는 경우에는 게이트 라인의 기생 용량은 줄일 수 있으나 개구율이 줄어드는 단점이 있다.On the other hand, when the common electrode line is taken, the parasitic capacitance of the gate line can be reduced, but the aperture ratio is reduced.

따라서, 제2도에 도시되어 있는 전단 게이트 라인을 이용하는 구조와 같이 개구율 확보를 위한 기술이 바람직하다고 할 수 있으나, 그러나 이와 같은 종래의 구조에서는 게이트 라인의 기생용량이 커지는 문제점이 있다.Therefore, although the technique for securing the aperture ratio is preferable as in the structure using the shear gate line shown in FIG. 2, the parasitic capacitance of the gate line is increased in the conventional structure.

한편, 스토리지 캐패시터를 형성하는 주요 이유는 누설 전류에 대하여 신호전압의 변화를 막기 위함이다. 누설 전류는 스위칭 소자의 소오스/ 드레인 전극간, 드레인/게이트 전극간, 액정을 통한 누설 전류 등이 포함되며 스토리지 캐패시터 자체로 흐르는 주설 전류도 포함된다.On the other hand, the main reason for forming the storage capacitor is to prevent the change of the signal voltage with respect to the leakage current. The leakage current includes the source / drain electrodes of the switching element, the drain / gate electrodes, the leakage current through the liquid crystal, and the casting current flowing to the storage capacitor itself.

대개의 구성에서 전단의 게이트 라인을 활용하거나 별도의 공통 전극 라인을 활용하는 경우 스토리지 캐패시터 양 전극 사이에는 대개 6볼트 내지 12볼트 정도의 높은 전압이 인가가 되며 이 전압에 의하여 스토리지 캐패시터의 양전극상의 절연막을 통한 누설 전류가 흐르게 되어 자체 방전이 일어나거나 절연막 내에 결함이 있을 경우 절연 파괴도 일어날 수 있어 수율 감소로 연결된다.In most configurations, when a gate line of a front end is used or a separate common electrode line is used, a high voltage of about 6 to 12 volts is generally applied between the two electrodes of the storage capacitor, and this voltage causes an insulating film on both electrodes of the storage capacitor. If leakage current flows through and self-discharge occurs or there is a defect in the insulating film, dielectric breakdown may occur, which leads to a decrease in yield.

이 발명의 목적은 상기한 바와 같은 종래의 단점을 해결하기 위한 것으로서, 화소의 스토리지 캐패시터를 구성하는 두 전극 중 한 전극을 같은 게이트 라인의 옆 화소의 화소 전극에 연결하여 선 결함이 아닌 스위칭 소자 등의 능동소자의 불량이 있을 때 화소의 결함이 쉽게 리페어될 수 있는 박막 트랜지스터 액정표시장치의 화소 회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned disadvantages, and is connected to one of two electrodes constituting the storage capacitor of the pixel by the pixel electrode of the pixel next to the same gate line, so that the switching element is not a line defect. The present invention provides a pixel circuit of a thin film transistor liquid crystal display device in which a defect of a pixel can be easily repaired when there is a failure of an active element.

상기한 목적을 달성하기 위한 이 발명의 구성은,The configuration of the present invention for achieving the above object,

다수의 게이트 라인과,Multiple gate lines,

다수의 데이타 라인과,Multiple data lines,

상기 화소의 액정 캐패시터와,A liquid crystal capacitor of the pixel,

상기 게이트 라인 중 하나와 상기 데이타 라인 중 하나에 각각 연결되어 있는 다수의 화소를 포함하여 이루어지며,And a plurality of pixels connected to one of the gate lines and one of the data lines, respectively.

상기 화소는 액정 캐패시터와, 상기 게이트 라인 중 하나에 연결되어 있는 게이트 전극과 상기 데이타 라인 중 하나에 연결되어 있는 소스 전극과 상기 액정 캐패시터에 연결되어 있는 드레인 전극을 포함하는 스위칭 수단과, 상기 스위칭 수단의 드레인 전극에 한쪽 단자가 연결되어 있는 스토리지 캐패시터를 포함하며,The pixel includes switching means including a liquid crystal capacitor, a gate electrode connected to one of the gate lines, a source electrode connected to one of the data lines, and a drain electrode connected to the liquid crystal capacitor, and the switching means. A storage capacitor having one terminal connected to the drain electrode of the

상기 스토리지 캐패시터의 다른 한쪽 단자는 인접한 화소의 스위칭 수단의 드레인 전극에 연결되어 있다.The other terminal of the storage capacitor is connected to the drain electrode of the switching means of the adjacent pixel.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

제3도의 (a)-(c)는 이 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이고, 제4도의 (a)-(c)는 이 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 리페어된 화소 회로의 구성도이고, 제5도는 이 발명의 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이고, 제6도는 이 발명의 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 리페어된 화소 회로의 구성도이고, 제7도의 (a)-(c)는 이 발명의 또 다른 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 구성도이다.(A)-(c) of FIG. 3 is a block diagram of a pixel circuit of a thin film transistor liquid crystal display device according to an embodiment of the present invention, and (a)-(c) of FIG. 4 is a thin film according to an embodiment of the present invention. 5 is a schematic diagram of a repaired pixel circuit of a transistor liquid crystal display device, and FIG. 5 is a schematic diagram of a pixel circuit of a thin film transistor liquid crystal display device according to another embodiment of the present invention, and FIG. 6 is a thin film according to another embodiment of the present invention. 7 is a schematic diagram of a repaired pixel circuit of a transistor liquid crystal display, and FIGS. 7A to 7C are schematic diagrams of a pixel circuit of a thin film transistor liquid crystal display according to another exemplary embodiment.

상기한 구성에 의한, 이 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 화소 회로의 작용은 다음과 같다.The operation of the pixel circuit of the thin film transistor liquid crystal display device according to the embodiment of the present invention by the above configuration is as follows.

이 발명의 실시예에 따른 박막 트랜지스터 액정 표시장치의 화소 회로의 구성은,The configuration of the pixel circuit of the thin film transistor liquid crystal display device according to the embodiment of the present invention is

다수의 게이트 라인과,Multiple gate lines,

다수의 데이타 라인과,Multiple data lines,

상기 게이트 라인 중 하나와 상기 데이타 라인 중 하나에 각각 연결되어 있는 다수의 화소를 포함하여 이루어져 있으며,And a plurality of pixels connected to one of the gate lines and one of the data lines, respectively.

상기 화소는 액정 캐패시터(CLC)와,상기 게이트 라인 중 하나에 연결되어 있는 게이트 전극과 상기 데이타 라인 중 하나에 연결되어 있는 소스 전극과 상기 액정 캐패시터에 연결되어 있는 드레인 전극을 포함하는 스위칭 수단(Q)과,The pixel includes switching means including a liquid crystal capacitor C LC , a gate electrode connected to one of the gate lines, a source electrode connected to one of the data lines, and a drain electrode connected to the liquid crystal capacitor ( Q) and,

상기 스위칭 수단(Q)의 드레인 전극에 한쪽 단자가 연결되어 있는 스토리지 캐패시터(Cst)포함하며,A storage capacitor C st having one terminal connected to the drain electrode of the switching means Q,

상기 스토리지 캐패시터(Cst)의 다른 한쪽 단자는 인접한 화소의 스위칭 수단(Q)의 드레인 전극에 연결되어 있다.The other terminal of the storage capacitor C st is connected to the drain electrode of the switching means Q of an adjacent pixel.

상기한 실시예에 따른 본 발명은 제3도에 도시한 바와 같이, 스토리지 캐패시터(Cst)의 다른 한쪽 단자는 좌측 또는 우측의 인접한 화소의 스위칭수단(Q)의 드레인 전극에 연결한다.As shown in FIG. 3, the other terminal of the storage capacitor C st is connected to the drain electrode of the switching means Q of the adjacent pixel on the left or right side.

이러한 실시예는 선 결함이 아닌 화소의 결함이 있을 때 특히 스위칭 소자 등의 능동 소자에 불량이 있을 때에 자가 치유할 수 있다. 또한, 스위칭 소자 혹은 그 외에 구동의 목적으로 사용되는 능동 소자에 결함이 있을 때에는 제4도에 도시한 바와 같이 능동 소자와의 연결 부위를 레이저 등을 사용하여 절단하면 이 점의 전압은 이 화소의 좌우 전압의 산술 평균으로 결정되므로 이 화소의 밝기는 좌우 화면의 중간 밝기가 되어 자동으로 보상이 된다. 이것은 특히 모노 패널의 구성시 매우 유리하다.Such an embodiment can self-heal when there is a defect in a pixel that is not a line defect, especially when an active element such as a switching element is defective. In addition, when there is a defect in a switching element or other active element used for driving purposes, as shown in FIG. 4, when the connection portion with the active element is cut using a laser or the like, the voltage at this point is equal to that of the pixel. Since it is determined by the arithmetic mean of the left and right voltages, the brightness of this pixel becomes the middle brightness of the left and right screens and is automatically compensated. This is particularly advantageous in the construction of mono panels.

한편, 빛의 삼원색으로 구성되는 칼라 패널의 경우에는 이와 같이 자동 보상의 목적을 달성하기 위해서는 그 옆의 세 번째 인접한 화소 즉 동일 색을 나타내는 화소에 연결한다. 만약 이와 같이 자동 보상을 목표로 하지 않았을 경우에는 칼라 패널이라도 그 좌우의 인접한 화소에 연결해도 무방하다.On the other hand, in the case of a color panel composed of three primary colors of light, in order to achieve the purpose of automatic compensation, the color panel is connected to a third adjacent pixel, that is, a pixel representing the same color. If the automatic compensation is not aimed as described above, the color panel may be connected to adjacent pixels on the left and right sides.

한편, 제5도에 도시한 바와 같이 스토리지 캐패시터의 다른 한쪽 단자는 상측 또는 하측의 인접한 화소의 스위칭 수단의 드레인 전극에 연결할 수 있다.Meanwhile, as shown in FIG. 5, the other terminal of the storage capacitor may be connected to the drain electrode of the switching means of the adjacent pixel at the upper side or the lower side.

상기한 실시예는 스토리지 캐패시터(Cst)의 한 쪽 전극은 스위칭 수단(Q)쪽에 다른 한쪽 전극은 바로 아래 위의 각 화소 전극에 연결되는 구조가 된다. 이 경우에는 화소의 아래 위로는 동일색으로 구성이 되므로 흑백인 모노 패널이나 칼라 패널 모두 자동 보상이 된다.In the above-described embodiment, one electrode of the storage capacitor C st is connected to each pixel electrode directly below and the other electrode of the switching means Q. In this case, the bottom and top of the pixels are composed of the same color, so that the monochrome panel and the monochrome panel which are black and white are automatically compensated.

즉, 한 화소의 능동 소자에 결함 발생시 제6도에 도시한 바와 같이 레이저를 이용하여 전기적으로 절연시키면 이 화소의 화소 전압은 바로 아래 위 화소의 영상신호전압의 산술 평균으로 주어지므로 자동 보상된다.That is, if a defect occurs in an active element of one pixel and electrically insulated using a laser as shown in FIG. 6, the pixel voltage of this pixel is automatically compensated since it is given as an arithmetic mean of the image signal voltages of the pixels directly below.

한편, 제7도에 도시한 바와 같이 스토리지 캐패시터(Cst)의 다른 한쪽 단자는 인접한 화소에 연결하고 그와 동시에 인접한 또다른 화소와 연결할 수 있다.Meanwhile, as shown in FIG. 7, the other terminal of the storage capacitor C st may be connected to an adjacent pixel and simultaneously connected to another adjacent pixel.

이상에서와 같이, 이 발명에 따른 박막 트랜지스터 액정 표시장치의 화소 회로는 화소의 스토리지 캐패시터를 구성하는 두 전극 중 한 전극을 같은 게이트 라인의 옆 화소의 화소 전극에 연결하여 선 결함이 아닌 스위칭 소자 등의 능동 소자의 불량이 있을 때에도 화소의 결함을 쉽게 리페어할 수 있는 효과가 있다.As described above, the pixel circuit of the thin film transistor liquid crystal display according to the present invention connects one of the two electrodes constituting the storage capacitor of the pixel to the pixel electrode of the pixel next to the same gate line, so as not to be a line defect, but a switching element or the like. Even when there is a defective active element, there is an effect that the defect of the pixel can be easily repaired.

Claims (3)

다수의 게이트 라인과, 다수의 데이타 라인과, 상기 게이트 라인 중 하나와 상기 데이타 라인 중 하나에 각각 연결되어 있는 다수의 화소를 포함하고, 상기 화소는 액정 캐패시터와, 상기 게이트 라인 중 하나에 연결되어 있는 게이트 전극과 상기 데이타 라인 중 하나에 연결되어 있는 소스 전극과 상기 액정 캐패시터에 연결되어 있는 드레인 전극을 포함하는 스위칭 수단과, 상기 스위칭 수단의 드레인 전극에 한쪽 단자가 연결되어 있는 스토리지 캐패시터를 포함하며, 상기 스토리지 캐패시터의 다른 한쪽 단자는 인접한 화소의 스위칭 수단의 드레인 전극에 연결되어 있는 박막 트랜지스터 액정 표시장치의 화소 회로.A plurality of gate lines, a plurality of data lines, and a plurality of pixels respectively connected to one of the gate lines and one of the data lines, the pixels being connected to one of the liquid crystal capacitors and the gate lines. Switching means including a gate electrode, a source electrode connected to one of the data lines, and a drain electrode connected to the liquid crystal capacitor, and a storage capacitor having one terminal connected to the drain electrode of the switching means. And the other terminal of the storage capacitor is connected to the drain electrode of the switching means of the adjacent pixel. 제1항에 있어서, 한쪽 단자는 상기 스위칭 수단의 드레인 전극에 연결되어 있고 다른 한쪽 단자는 또다른 인접 화소에 연결되어 있는 스토리지 캐패시터를 더 포함하는 박막 트랜지스터 액정 표시장치의 화소 회로.The pixel circuit of claim 1, further comprising a storage capacitor connected to a drain electrode of the switching means and the other terminal to another adjacent pixel. 제1항 또는 제2항에 있어서, 상기한 스위칭 수단은 전계효과 트랜지스터로 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정 표시장치의 화소 회로.3. A pixel circuit according to claim 1 or 2, wherein said switching means comprises a field effect transistor.
KR1019950021912A 1995-07-24 1995-07-24 Pixel circuit of tft lcd KR0149312B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021912A KR0149312B1 (en) 1995-07-24 1995-07-24 Pixel circuit of tft lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021912A KR0149312B1 (en) 1995-07-24 1995-07-24 Pixel circuit of tft lcd

Publications (2)

Publication Number Publication Date
KR970007427A KR970007427A (en) 1997-02-21
KR0149312B1 true KR0149312B1 (en) 1998-10-15

Family

ID=19421426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021912A KR0149312B1 (en) 1995-07-24 1995-07-24 Pixel circuit of tft lcd

Country Status (1)

Country Link
KR (1) KR0149312B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377903B1 (en) * 1999-11-02 2003-03-29 샤프 가부시키가이샤 Active-matrix substrate, two-dimensional image detector having the same, and pixel defect correcting method of two-dimensional image detector
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7990484B2 (en) 2001-09-26 2011-08-02 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471772B1 (en) * 1997-07-11 2005-06-07 삼성전자주식회사 Dual scan drive type substrate for liquid crystal display
KR100783703B1 (en) * 2001-03-05 2007-12-07 삼성전자주식회사 Liquid crystal display panel and liquid crystal display device with the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377903B1 (en) * 1999-11-02 2003-03-29 샤프 가부시키가이샤 Active-matrix substrate, two-dimensional image detector having the same, and pixel defect correcting method of two-dimensional image detector
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7868953B2 (en) 2001-09-26 2011-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US7990484B2 (en) 2001-09-26 2011-08-02 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
US8040446B2 (en) 2001-09-26 2011-10-18 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same

Also Published As

Publication number Publication date
KR970007427A (en) 1997-02-21

Similar Documents

Publication Publication Date Title
US5528396A (en) TFT active matrix liquid crystal display devices with a holding capacitance between the pixel electrode and a scanning signal line
JP2950451B2 (en) Multi-gap color liquid crystal display
US6175393B1 (en) Active-matrix type liquid crystal display device and method of compensating for defective pixel
US20100097305A1 (en) Liquid crystal display device
US7268746B2 (en) Active matrix substrate and display
US20010048500A1 (en) Fringe field switching mode liquid crystal display
US20110310075A1 (en) Liquid crystal display and driving method thereof
EP0566408A1 (en) Liquid crystal display
US20070132690A1 (en) Liquid crystal display device and method of suppressing afterimages
US20240296806A1 (en) Display substrate, display panel and display device, of each of which a pixel electrode having a hollowed-out structure with a preset size
KR0149312B1 (en) Pixel circuit of tft lcd
JP3549299B2 (en) Liquid crystal display
KR20030084700A (en) Display device
KR100905383B1 (en) Liquid Crystal Display Device and fabrication method of thereof
KR19990052286A (en) Liquid crystal display
KR100476597B1 (en) Thin film transistor liquid crystal display
JP3116761B2 (en) Liquid crystal display
KR100529572B1 (en) Thin film transistor liquid crystal display
KR101034744B1 (en) thin film transistor structure of liquid crystal display device
KR100390268B1 (en) Liquid Crystal Display and Method of Driving the same
JP3635475B2 (en) Active matrix type liquid crystal display device
KR19990052415A (en) LCD and its repair method
JPH06230419A (en) Liquid crystal display device
KR100292400B1 (en) Liquid crystal display panel
CN100412630C (en) Electrooptical apparatus, driving device and method for electrooptical apparatus, and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 17

EXPY Expiration of term