KR100292400B1 - Liquid crystal display panel - Google Patents

Liquid crystal display panel Download PDF

Info

Publication number
KR100292400B1
KR100292400B1 KR1019930015001A KR930015001A KR100292400B1 KR 100292400 B1 KR100292400 B1 KR 100292400B1 KR 1019930015001 A KR1019930015001 A KR 1019930015001A KR 930015001 A KR930015001 A KR 930015001A KR 100292400 B1 KR100292400 B1 KR 100292400B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
source
crystal display
pixel
display panel
Prior art date
Application number
KR1019930015001A
Other languages
Korean (ko)
Other versions
KR950003866A (en
Inventor
정준호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019930015001A priority Critical patent/KR100292400B1/en
Publication of KR950003866A publication Critical patent/KR950003866A/en
Application granted granted Critical
Publication of KR100292400B1 publication Critical patent/KR100292400B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE: A liquid crystal display panel is provided to prevent the generation of problems in the screen display by enabling the charging of liquid crystal even when a movement degree of pixel driving thin film transistors become low due to an elongated valid storage time. CONSTITUTION: A liquid crystal display panel includes a plurality of source lines(Lx) parallel in a first direction, a plurality of parallel gate lines(Ly) aligned perpendicularly to the source lines, a plurality of pixel electrodes and multi crystal thin film transistors provided respective crossing portions between the source lines and the gate lines, an X-driver for supplying data signals to the source lines, and a Y-driver for supplying scanning signals to the gate lines, wherein the respective source lines are provided with a source storage capacitor(Sc), drains of the multi crystal thin film transistors are provided with pixel storage capacitors(Dc), and the source storage capacitors and the pixel storage capacitors have a same capacitance.

Description

액정 디스플레이 패널Liquid crystal display panel

제1도와 제2도는 종래 액정 디스플레이 패널의 구성도.1 and 2 are schematic diagrams of a conventional liquid crystal display panel.

제3도는 제1도에 도시된 종래 액정 디스플레이 패널의 구동 전압 파형도.3 is a driving voltage waveform diagram of the conventional liquid crystal display panel shown in FIG.

제4도는 제1도에 도시된 액정 디스플레이 패널의 화소부 발췌도.4 is an excerpt of the pixel portion of the liquid crystal display panel shown in FIG.

제5도는 본발명에 따른 액정 디스플레이 패널의 개략적 구성도.5 is a schematic configuration diagram of a liquid crystal display panel according to the present invention.

제6도는 본발명에 따른 액정 디스플레이 패널의 구동 전압 파형도.6 is a driving voltage waveform diagram of a liquid crystal display panel according to the present invention.

제7도는 종래 액정 디스플레이 패널과 본발명 액정 디스플레이 패널의 전류 누설 특성 비교 선도.7 is a current leakage characteristic comparison chart of a conventional liquid crystal display panel and the present invention liquid crystal display panel.

본발명은 액정 디스플레이 패널에 관한 것으로서, 특히 다결정 실리콘 박막 트랜지스터를 스위칭 소자로 사용하는 액정 디스플레이 패널에 관한 것이다.The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel using a polycrystalline silicon thin film transistor as a switching element.

고도의 정보화 사회의 도래로 인하여 액정을 비롯한 평판표시소자에 요구되는 정보량이 최근에 이르러 급격히 증가되고 있다. 그러나, 평판표시소자의 주류를 이루는 액정표시소자는 거의가 그 구동 소자로 비정질실리콘(a-Si:Amorphous Silicon)을 사용하고 있어 구동속도의 한계가 있다. 따라서 사용분야에 있어서 제한을 받게 되는데, 특히 화소 구동 소자인 박막트랜지스터의 동작 속도가 떨어져 텔레비젼등의 대용량 정보 표시에 한계를 나타낼 뿐 아니라 제품의 저가격화와 경박 단소화를 위한 구동회로의 집적이 불가한 등의 문제를 가진다. 이러한 비정질실리콘을 사용한 액정 표시소자(LCD: Liquid Crystal Display)의 문제점을 개선할 수 있는 것이 바로 다결정 실리콘 박막 트랜지스터(p-Si TFT LCD: Poly Silicon Thin Film Transistor Liquid Crystal Display)이다.With the advent of a highly information society, the amount of information required for flat panel display devices including liquid crystals has increased rapidly in recent years. However, most liquid crystal display devices, which constitute the mainstream of flat panel display devices, use amorphous silicon (a-Si: Amorphous Silicon) as their driving devices, and thus, drive speeds are limited. Therefore, there is a limitation in the field of use. In particular, the operation speed of the thin film transistor, which is a pixel driving element, is not only limited to display large-capacity information such as TV, but also it is impossible to integrate the driving circuit for low cost and light and small size of the product. It has one problem. It is a polysilicon thin film transistor (p-Si TFT LCD: Poly Silicon Thin Film Transistor Liquid Crystal Display) that can improve the problem of the liquid crystal display (LCD) using such amorphous silicon.

화소의 구동에 다결정 실리콘을 사용하게 되면, 비정질 실리콘에 비해 100배 이상 큰 이동도에 의해 소자의 구동속도를 대폭 향상할 수 있기 때문에 비정질 실리콘의 낮은 동작 속도에서 비롯된 제문제를 해결할 수 있으며, 뿐만 아니라 나아가 높은 이동도를 이용한 구동회로의 기판 동시 집적이 가능해져 제품의 저가격화를 기할 수 있는 등의 여러가지 이점이 있다.By using polysilicon to drive the pixels, the driving speed of the device can be drastically improved by more than 100 times greater mobility than amorphous silicon, thereby solving the problems caused by the low operating speed of amorphous silicon. In addition, it is possible to simultaneously integrate the substrate of the driving circuit using a high mobility, there are various advantages such as lowering the price of the product.

그러나 다결정 실리콘을 사용하여 구동회로를 동일 기판에 집적하는 구동방식의 경우 다결정 실리콘에 의한 회로의 구성을 위한 독특한 회로방식(참고 SID 91 DIGEST 페이지 530-534)이 요구된다. 즉, 회로를 여러개의 블록으로 나누어 회로의 동작 속도를 낮추어 주는 구성을 취하게 된다. 이렇게 할 경우 유리기판에 제작된 회로를 사용하는 p-Si TFT-LCD의 통상의 구동 속도를 1 MHz 수준으로 낮출수 있어서 p-SI TFT LCD를 이용한 구동회로의 구성이 가능하게 된다. 이때 제1도에 도시된 바와 같이 X 드라이버의 시프트 레지스터와 화소부(P)의 소오스 라인(Lx)을 페스 트랜지스터(Q1)로 연결하거나 혹은 제2도에 도시된 바와 같이 트랜스밋숀 게이트(Tg)를 통해서 연결한다.However, in the case of the driving method in which the driving circuit is integrated on the same substrate using polycrystalline silicon, a unique circuit method (see SID 91 DIGEST pages 530-534) for constructing a circuit made of polycrystalline silicon is required. In other words, the circuit is divided into several blocks to reduce the operation speed of the circuit. In this case, the normal driving speed of the p-Si TFT-LCD using the circuit fabricated on the glass substrate can be lowered to the level of 1 MHz, thereby enabling the construction of the driving circuit using the p-SI TFT LCD. At this time, as shown in FIG. 1, the shift register of the X driver and the source line Lx of the pixel portion P are connected to the fet transistor Q1, or as shown in FIG. 2, the transmission gate Tg. Connect through.

그라나 이러한 구동방식을 채택하는 경우 각각의 소오스 라인에 인가되는 신호의 길이가 1μsec 수준으로 짧아서 데이터의 축적(Charge) 시간이 짧아지고 p-Si TFT의 일반적인 특성인 높은 누설 전류(Leakage Current) 특성으로 인하여 화질이 떨어지는 문제점이 있다.However, in case of adopting this driving method, the length of signal applied to each source line is short as 1μsec, so the data accumulation time is shortened and high leakage current characteristic, which is the general characteristic of p-Si TFT. There is a problem that the image quality is lowered.

제3도는 제1도에 도시된 페스 트랜지스터(Q1)를 사용하는 LCD의 구동 파형을 보인며, 제4도는 제1도에 도시된 LCD의 발췌된 화소 구성도이다.FIG. 3 shows driving waveforms of the LCD using the Fes transistor Q1 shown in FIG. 1, and FIG. 4 is an excerpted pixel configuration diagram of the LCD shown in FIG.

제3도에서, B는 비데오 신호가 인가되는 순간의 소오스 라인의 전위를 나타내고, D, C는 소오스 라인의 선택 시간 이외의 하이 임피던스 상태를 나타낸다. 그리고 Vcom은 비데오 신호의 평균 전위를 표시한다. 하나의 게이트를 주사하는 1 게이팅 타임은 NTSC 방식의 표준시간인 63.5μsec 이다. 여기에서 소오스 라인에 인가되는 신호는 비데오 신호의 인가시간인 B동안인 약 1μsec 정도에 불과하여 이동도(Mobility)가 낮은 화소 TFT를 사용하는 경우, 화소전극의 전압이 선택시간 동안에 B 레벨의 전압으로 축적되지 못하는 문제점이 나타난다. 또한, 축적된 전압레벨의 경우에는 화소 TFT의 높은 누설전류로 인하여 방전이 일어나게 된다. 즉, 주어진 화소의 비데오 레벨의 인가 이후에도 하이 임피던스 C 상태의 소오스 라인의 전위가 다음의 소오스 라인 주사까지 유지되지 못하고 이내 강하되게 된다. 이렇게 되면 화소 TFT의 양단(소오스와 드레인 사이에)에 걸리는 전압 Vds의 증가가 일어난다. 이 전압의 증가는 누설전류를 현저히 증가시키게 되고 이에 의해 화소의 휘도가 떨어지게 된다. 즉, 종래에는 p-Si TFT LCD 구동회로의 경우는 1μsec 내외의 데이터 전압 인가 시간 동안 화소를 충분히 축적시켜 주지 못하여 화면의 휘도가 낮고, 하이 임피던스 시간동안의 전압강하시 화소 TFT의 전류 누설로 인한 화면의 깜빡임, 조도 대비의 감소 등이 문제시된다.In FIG. 3, B represents the potential of the source line at the moment when the video signal is applied, and D and C represent a high impedance state other than the selection time of the source line. And Vcom represents the average potential of the video signal. One gating time to scan one gate is 63.5μsec, which is the NTSC standard time. Here, the signal applied to the source line is only about 1 μsec during the application time B of the video signal, and when the pixel TFT having low mobility is used, the voltage of the pixel electrode is B level during the selection time. It does not accumulate. Further, in the case of the accumulated voltage level, discharge occurs due to the high leakage current of the pixel TFT. In other words, even after application of the video level of a given pixel, the potential of the source line in the high impedance C state cannot be maintained until the next source line scan and then drops. This increases the voltage Vds across the pixel TFTs (between the source and the drain). Increasing this voltage significantly increases the leakage current, thereby lowering the luminance of the pixel. That is, in the case of the p-Si TFT LCD driving circuit, the screen brightness is low due to insufficient accumulation of pixels during the data voltage application time of about 1 μsec, and due to the current leakage of the pixel TFT during voltage drop during the high impedance time. Problems include flickering of the screen and reduction of the contrast.

본발명은 TFT에서의 전류 누설이 감소되고 소오스 라인을 통한 데이터의 축적 시간이 연장된 다결정 실리콘 박막 트랜지스터를 이용한 액정 디스플레이 패널을 제공함에 그 목적이 있다.It is an object of the present invention to provide a liquid crystal display panel using a polycrystalline silicon thin film transistor in which current leakage in a TFT is reduced and data accumulation time is extended through a source line.

상기의 목적을 달성하기 위하여 본발명 액정 디스플레이 패널은, 제1방향으로의 다수 나란한 소오스 라인과, 상기 주사라인에 직교되게 배치되는 다수 나란한 게이트 라인과, 상기 주사라인과 데이터 라인의 각 교차부에 마련되는 다수의 화소 전극과 다결정 박막 트랜지스터, 상기 소오스 라인에 데이터 신호를 공급하는 X 드라이버와, 상기 게이트 라인에 주사신호를 공급하는 Y 드라이버를 갖춘 액정 디스플레이 패널에 있어서, 상기 각 주사라인에 비데오 신호 축적을 위한 소오스 스토리지 캐패시터가 마련되어 있는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a liquid crystal display panel comprising: a plurality of parallel source lines in a first direction, a plurality of parallel gate lines arranged orthogonal to the scan line, and an intersection portion of the scan line and the data line. A liquid crystal display panel comprising a plurality of pixel electrodes, a polycrystalline thin film transistor, an X driver for supplying a data signal to the source line, and a Y driver for supplying a scan signal to the gate line, wherein the video signal is provided on each scan line. A source storage capacitor is provided for accumulation.

이상의 본발명 액정 디스플레이 패널에 있어서, 상기 각 다결정 박막 트랜지스터의 화소에는 화소 스토리지 캐패시터가 마련되고, 그리고 상기 소오스 스토리지 캐패시터는 상기 화소 스토리지 캐패시터와 같은 용량으로 하는 것이 바람직하다.In the above liquid crystal display panel, it is preferable that a pixel storage capacitor is provided in a pixel of each of the polycrystalline thin film transistors, and the source storage capacitor has the same capacitance as the pixel storage capacitor.

이하 첨부된 도면을 참조하면서 본발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제5도를 참조하면, 수직방향의 다수 나란한 소오스 라인(Lx)와 수평방향의 다수 나란한 게이트 라인(Ly)이 상호 직교되게 배치되어 매트릭스상 배치구조를 마련하고, 소오스 라인(Lx)은 데이터 신호를 인가하는 X-드라이버에 접속되고, 그리고 게이트 라인(Ly)은 주사신호를 인가하는 Y-드라이버에 접속된다. 상기 소오스 라인(Lx)과 게이트 라인(Ly)의 각 교차부에는 화소가 마련되는데, 각 화소에는 게이트,소오스 드레인을 갖는 하나의 TFT와 TFT의 드레인에 접속되는 화소 스토리지 캐패시터(Dc) 및 액정층에 접합 화소전극을 갖는다.Referring to FIG. 5, a plurality of parallel source lines Lx in the vertical direction and a plurality of parallel gate lines Ly in the horizontal direction are arranged orthogonal to each other to form a matrix arrangement structure, and the source line Lx is a data signal. Is connected to the X-driver applying the scan signal, and the gate line Ly is connected to the Y-driver applying the scan signal. A pixel is provided at each intersection of the source line Lx and the gate line Ly, and each pixel includes one TFT having a gate and a source drain, and a pixel storage capacitor Dc and a liquid crystal layer connected to the drain of the TFT. A junction pixel electrode.

이상과 같은 구조의 액정 디스플레이 패널에 있어서, 상기 X 드라이버와 상기 소오스 라인의 접속부위에는 본발명의 특징부인 소오스 스토리지 캐패시터(Sc)가 접속된다. 이때에 소오스 스토리지 캐패시터(Sc)는 일단이 공통단에 접속된다. 그리고 소오스 스토리지 캐패시터(Sc)는 그 용량에 있어서 상기 화소 스토리지 캐패시터(Dc)와 같이 한다. 이와 같은 소오스 스토리지 캐패시터(Sc)는 상기 X 드라이버로 부터 인가되는 데이터를 축적하여 소정 시간 유지하는 기능을 한다.In the liquid crystal display panel having the above structure, a source storage capacitor Sc, which is a feature of the present invention, is connected to the connection portion between the X driver and the source line. At this time, one end of the source storage capacitor Sc is connected to the common terminal. The source storage capacitor Sc has the same capacity as the pixel storage capacitor Dc in terms of its capacity. The source storage capacitor Sc accumulates data applied from the X driver and maintains a predetermined time.

상기 소오스 라인에 데이터를 인가하는 X-드라이버는 그 유형에 있어서 페스 트랜지스터 또는 트랜스밋션 게이트를 갖는 등의 기존 구조를 가질 수 있다.The X-driver that applies data to the source line may have a conventional structure such as having a fession transistor or a transmission gate in its type.

이하 본발명 액정 디스플레이 패널의 동작을 설명한다.Hereinafter, the operation of the liquid crystal display panel of the present invention will be described.

제6도는 전압인가 파형도로서, B는 비데오 신호가 인가되는 순간의 소오스 라인의 전위를 나타내고, D는 소오스 라인의 선택 시간 이외의 하이 임피던스 상태를 나타낸다. 이를 통해 알수 있듯이, 본발명의 특징부인 소오스 스토리지 캐패시터에 의해서 소오스 라인의 전위가 하나의 게이트 타임동안 X-드라이버에서 인가되는 비데오(데이터) 신호의 레벨과 같이 유지되게 된다. 이는 하나의 소오스 라인이 선택되었때 비데오 신호의 레벨이 소오스 스토리지 캐패시터에 축적되어 그 소오스 라인이 선택되지 않은 때에도 계속적으로 전압강하없이 유지 공급됨으로써 가능하게 된다. 1 게이트 타임인 63.5μsec 동안 같은 전위로 소오스 라인이 유지됨에 따라 화소 구동용 TFT의 이동도가 낮은 경우에도 화소를 축적하여 줄 충분한 전압의 공급이 가능하게 된다.6 is a voltage application waveform diagram, where B represents the potential of the source line at the moment the video signal is applied, and D represents the high impedance state other than the selection time of the source line. As can be seen, the source storage capacitor, a feature of the present invention, maintains the source line potential at the same level as the video (data) signal applied by the X-driver for one gate time. This is made possible by the level of the video signal being accumulated in the source storage capacitor when one source line is selected and continuously supplied without dropping the voltage even when the source line is not selected. Since the source lines are held at the same potential for 63.5 μsec, which is one gate time, sufficient voltage can be supplied to accumulate pixels even when the pixel driving TFT is low in mobility.

또한 하나의 프레임 타임 16.6msec 동안 계속적으로 새로운 비데오 레벨에 한 게이트 타임마다 B 기간동안 충전이 일어나기 때문에 화소구동 TFT의 양단에 높은 전압이 발생하는 것을 억제하여 준다. 이렇게 되면 제7도에 도시된 바와 같이 TFT의 전류 누설이 현저히 감소하게 된다. 도면에서 Vds=10 은 종래 LCD의 TFT의 경우 그리고 Vds=1은 본발명의 경우를 도시한다. 이에 의해 전류 누설의 증가를 막을 수 있으며 이는 곧 화면에서의 휘도 증가, 콘트라스트 비 증가 및 플릭커링 감소 등을 효과로 나타난다.In addition, since charging occurs for a period of one gate time at a new video level continuously for one frame time of 16.6 msec, high voltage is suppressed from occurring across both pixel driving TFTs. This significantly reduces the current leakage of the TFT as shown in FIG. In the figure, Vds = 10 shows the case of the TFT of the conventional LCD and Vds = 1 shows the case of the present invention. This can prevent an increase in current leakage, which is an effect of increasing brightness on the screen, increasing contrast ratio, and reducing flickering.

이상과 같은 본발명 액정 디스플레이 패널에 의하면, 1개의 소오스 라인에 인가되고 실효 축적 시간이 길어 지게 되며, 이로 인해 화소 구동용 TFT의 이동도가 낮은 경우에도 액정의 충전이 가능해져 화면 표시상에 어떤 문제가 생기지 않으며, 화소를 구성하는 각 화소의 TFT의 불균일성이 심한 경우에도 축적 시간의 증가로 인해 표시 화상이 균일하게 개선된다. 또한 화소 TFT의 드레인과 소오스 사이에 걸리는 전압(Vds)이 낮추어 지기 때문에 화면의 휘도가 올라가며, 비데오 신호의 액정에의 축적 이후 전류 누설에 의해 발생하는 전압강하를 막을 수 있어서 콘트라스트 비가 증가되고 플릭커링을 막을 수 있게 된다.According to the above-described liquid crystal display panel of the present invention, it is applied to one source line and the effective accumulation time becomes long, which makes it possible to charge the liquid crystal even when the mobility of the pixel driving TFT is low. There is no problem, and even if the TFTs of each pixel constituting the pixel are severe, the display image is uniformly improved due to the increase in the accumulation time. In addition, since the voltage Vds between the drain and the source of the pixel TFT is lowered, the brightness of the screen is increased, and the voltage drop caused by current leakage after the accumulation of the video signal in the liquid crystal can be prevented, thus increasing the contrast ratio and flickering. You can stop.

Claims (3)

제1방향으로의 다수 나란한 소오스 라인과, 상기 소오스라인에 직교되게 배치되는 다수 나란한 게이트 라인과, 상기 소오스라인과 게이트 라인의 각 교차부에 마련되는 다수의 화소 전극과 다결정 박막 트랜지스터, 상기 소오스 라인에 데이터 신호를 공급하는 X 드라이버와, 상기 게이트 라인에 주사신호를 공급하는 Y 드라이버를 갖춘 액정 디스플레이 패널에 있어서, 상기 각 소오스라인에 비데오 신호 축적을 위한 소오스 스토리지 캐패시터가 마련되어 있고, 상기 각 다결정 박막 트랜지스터의 드레인에는 화소 스토리지 캐패시터가 마련되고, 그리고 상기 소오스 스토리지 캐패시터는 상기 화소 스토리지 캐패시터와 같은 용량을 갖도록 하는 것을 특징으로 하는 액정 디스플레이 패널.A plurality of parallel source lines in a first direction, a plurality of parallel gate lines arranged orthogonally to the source lines, a plurality of pixel electrodes and polycrystalline thin film transistors provided at intersections of the source lines and the gate lines, and the source lines A liquid crystal display panel having an X driver for supplying a data signal to the gate signal and a Y driver for supplying a scan signal to the gate line, wherein each source line is provided with a source storage capacitor for accumulating a video signal. And a pixel storage capacitor is provided at a drain of the transistor, and the source storage capacitor has the same capacitance as the pixel storage capacitor. 제1항에 있어서, 상기 X-드라이버는 페스 트랜지스터를 갖추는 것을 특징으로 하는 액정 디스플레이 패널.The liquid crystal display panel according to claim 1, wherein the X-driver includes a pass transistor. 제1항에 있어서, 상기 X-드라이버는 트랜스밋션 게이트를 갖추는 것을 특징으로 하는 액정 디스플레이 패널.The liquid crystal display panel as claimed in claim 1, wherein the X-driver has a transmission gate.
KR1019930015001A 1993-07-31 1993-07-31 Liquid crystal display panel KR100292400B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930015001A KR100292400B1 (en) 1993-07-31 1993-07-31 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930015001A KR100292400B1 (en) 1993-07-31 1993-07-31 Liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR950003866A KR950003866A (en) 1995-02-17
KR100292400B1 true KR100292400B1 (en) 2001-09-17

Family

ID=37526284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015001A KR100292400B1 (en) 1993-07-31 1993-07-31 Liquid crystal display panel

Country Status (1)

Country Link
KR (1) KR100292400B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649521B2 (en) 2004-02-17 2010-01-19 Sharp Kabushiki Kaisha Image display apparatus
KR102137637B1 (en) * 2019-12-23 2020-07-27 주식회사 사피엔반도체 Pixel circuit and display apparatus for minimizing leakage current and control method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043093A (en) * 1990-04-19 1992-01-08 Nec Corp Document outputting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043093A (en) * 1990-04-19 1992-01-08 Nec Corp Document outputting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649521B2 (en) 2004-02-17 2010-01-19 Sharp Kabushiki Kaisha Image display apparatus
US8411027B2 (en) 2004-02-17 2013-04-02 Sharp Kabushiki Kaisha Image display apparatus
KR102137637B1 (en) * 2019-12-23 2020-07-27 주식회사 사피엔반도체 Pixel circuit and display apparatus for minimizing leakage current and control method thereof

Also Published As

Publication number Publication date
KR950003866A (en) 1995-02-17

Similar Documents

Publication Publication Date Title
JP4902010B2 (en) Liquid crystal device
JP2001282205A (en) Active matrix type liquid crystal display device and method for driving the same
KR100440360B1 (en) LCD and its driving method
CN1773602A (en) Column inverting method, liquid crystal display panel and drive module
KR0172881B1 (en) Structure and driving method of liquid crystal display device
JP3305931B2 (en) Liquid crystal display
JPH07181927A (en) Image display device
KR20020052137A (en) Liquid crystal display
JP3069280B2 (en) Active matrix type liquid crystal display device and driving method thereof
US20040080679A1 (en) Liquid crystal display and fabricating method thereof
US5742270A (en) Over line scan method
KR100292400B1 (en) Liquid crystal display panel
JPH02216121A (en) Liquid crystal display device
KR100464206B1 (en) A 2-dot inversion liquid crystal display device
JP3656179B2 (en) Active matrix type liquid crystal display element and driving method thereof
JP3245733B2 (en) Liquid crystal display device and driving method thereof
US20020080100A1 (en) Method of driving liquid crystal display
JP3154907B2 (en) Driving method of display device
US20080186268A1 (en) Liquid display device and driving method thereof
JPH05216007A (en) Liquid crystal element and its driving method
JP3243583B2 (en) Active matrix type liquid crystal display
JP4891529B2 (en) Liquid crystal device
JP4189122B2 (en) Liquid crystal display device and image display application device
KR100302204B1 (en) Active matrix type display
JP2961786B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 12

EXPY Expiration of term