KR0149306B1 - 오프셋 영향을 없앤 다중선택 이득기 - Google Patents
오프셋 영향을 없앤 다중선택 이득기 Download PDFInfo
- Publication number
- KR0149306B1 KR0149306B1 KR1019950012237A KR19950012237A KR0149306B1 KR 0149306 B1 KR0149306 B1 KR 0149306B1 KR 1019950012237 A KR1019950012237 A KR 1019950012237A KR 19950012237 A KR19950012237 A KR 19950012237A KR 0149306 B1 KR0149306 B1 KR 0149306B1
- Authority
- KR
- South Korea
- Prior art keywords
- gain
- switch
- capacitor
- input
- output
- Prior art date
Links
- 230000000694 effects Effects 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 52
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/008—Control by switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
이 발명은 오프셋 영향을 없앤 다중선택 이득기에 관한 것으로, 외부에서의 입력을 선택하기 위한 다중선택부와; 상기 다중선택부의 출력에 따라 그 출력을 차등증폭하여 전달하기 위한 전송부와; 상기 전송부의 출력을 입력받아 사용자가 원하는 이득값을 얻기 위한 이득부로 구성되어 오프셋의 영향을 없애고 커패시터를 사용하여 구현이 쉬운 것을 동작상의 특징으로 하는 오프셋 영향을 없앤 다중선택 이득기에 관한 것이다.
Description
제1도는 종래의 다중선택기의 회로도.
제2도는 종래의 이득기의 회로도.
제3도는 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 회로도.
제4도는 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 이득을 얻는 기복블럭의 회로도.
제5도는 이 발명의 실시예에 다른 오프셋 영향을 없앤 다중선택 이득기의 이득부에서 사용되는 커패시터의 구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 다중선택부 2 : 전송부
3 : 이득부
이 발명은 오프셋 영향을 없앤 다중선택 이득기에 관한 것으로 더욱 상세하게 말하자면, 멀티미디어용의 오디오 코텍(Audio codec) 등에 사용되는 다중선택기 및 이득기를 하나로 합치고, 오프셋 영향을 없앤, 다중선택 이득기에 관한 것이다.
최근 멀티미디어, 퍼스널 컴퓨터, 노래방 기기 등이 시중에 널리 쓰이고 있는데, 이전 전자기기에 사용되는 다중선택 이득기가 들어있는 칩의 연구가 활발히 진행중이다.
종래에는 다중선택기와 이득기가 하나로 된 것은 없었으며, 칩내에 따로 구성하여 연결한 후에 사용하였다.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.
제1도는 종래의 다중선택기의 회로도이다.
제1도에 도시되어 있듯이 종래의 다중선택기의 구성은, 스위치(101, 102, 103, 104, 105)가 여러 입력(in_1, in_2, in_3, in_4)을 저항(R7, R9, R11, R13)을 통해 입력받으며, 상기 스위치(101, 102, 103, 104, 105)의 출력은 연산 증폭기(106)로 입력되는 구조로 이루어진다.
상기 구성에 의한 종래의 다중선택기의 동작은 다음과 같다.
먼저, 사용자에 의해 전원이 인가되면, 종래의 다중선택기의 동작이 시작된다.
동작이 시작된 후, 사용자가 스위치(101, 102, 103, 104, 105)중 하나를 선택하면, 그 선택된 스위치에 연결된 입력신호가 연산 증폭기(106)로 입력되어 출력된다.
예를 들어 제3입력이 마이크인 경우, 마이크를 사용하고자 제2스위치(102)를 온 시키면 제3입력(in_3) 신호가 연산 증폭기(106)를 통해 출력된다.
여기서 입력은 마이크나 컴팩트 디스크 등 여러 가지로 선택할 수가 있으며, 제5스위치(105)는 입력 신호의 크기가 작아 이의 증폭을 요하는 핀 마이크 등을 위한 것으로 입력저항(R11+R12)을 다른 것보다 크게 하고, 피드백되는 저항(R15)을 다른 것과 같거나 작게 하여 그 이득을 높이는 스위치이다.
제2도는 종래의 이득기의 회로도이다.
제2도에 도시되어 있듯이, 종래의 이득기의 구성은, 제1도의 다중선택 이득기의 출력신호(0)가 저항어레이(array16)를 통해 조정기(201)를 거쳐서 차동증폭기(202)로 입력되는 상하 대칭인 구조이며, 하단부에는 기준전압(VCOM)이 연결되는 구조로 이루어진다.
상기 구조에 의한 종래의 이득기의 동작은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면, 종래의 이득기의 동작이 시작된다.
동작이 시작된 다음, 사용자가 원하는 이득값을 입력하면 제어신호(t0:16)가 조정기(201)에 출력된다.
다음, 스위치 어레이로 구성된 조정기(201)는 원하는 이득값을 얻을 수 있는 저항어레이(array16)의 위치에 연결된다.
그러면 원하는 이득값이 차동증폭기(202)의 출력단자(OUT)로 반전되어 출력된다. 이때, 이득값은 이득비가 1일 경우, 차동증폭기(202)의 특성상 입력신호 진폭의 반으로 줄어든다. 상기 차동증폭기(202)는 두 입력신호(O, VCOM)의 차이를 증폭하는데, 이득비가 1일 경우는 출력신호(OUT, OUT1) 각각의 진폭은 반으로 줄고, 출력신호(OUT, OUT1)는 서로 반전된 위상으로 출력되므로 출력신호(OUT, OUT1)의 차이로 입력신호를 표현하게 되어 있으며, 이때, 이득비는 저항어레이(16)를 조정하여 결정한다.
그러나, 상기한 바와 같은 종래의 두가지 회로를 연결하여 사용하는 경우에 다음과 같은 문제점이 있다.
첫째, 다중선택의 연산증폭기에 오프셋이 존재하는 경우에 그 오프셋은 이득기를 거치면서 증폭이 된다. 이 경우에 증폭된 신호가 아날로그 디지털변환기 등을 거치면서 그로 인한 에러는 심각하다.
둘째, 이득이 OdB에서 25dB까지인 16스탭(1.5dB간격)의 이득기를 저항을 이용하여 구성하는데 단위 저항과 제일 큰 저항과의 저항값의 차이는 약 100배에 이르며, 이는 정교한 공정을 필요로 하며 이보다 큰 차이의 이득은 구현하기가 어렵다.
셋째, 이득이 저항에 의해 결정되는데 이득의 크기가 로그 스케일(10G SCALE)인 경우 각 이득의 저항비가 일정한 값이 아니므로 저항을 구현하는 것이 어렵다.
그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로 오프셋의 영향을 없애고 커패시터를 사용하여 구현이 쉬운, 오프셋 영향을 없앤 다중선택 이득기를 제공하는 것이다.
상기 목적을 달성하고자 하는 이 발명의 구성은, 외부에서 입력되는 제어신호에 따라 여러 입력신호중에서 하나의 신호를 선택하여 출력하는 다중선택부와; 제1, 제2커패시터로 구성되며, 상기 다중선택부의 출력신호를 해당하는 용량의 커패시터를 통해 전달하기 위한 전송부와; 가변커패시터로 구성되며, 상기 전송부의 출력을 입력받아 사용자가 조정하는 상기 가변커패시터의 값에 해당하는 이득값으로 입력신호를 증폭하여 출력하는 이득부로 이루어진다.
상기 구성에 의해 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제3도는 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 회로도이고, 제4도는 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 이득을 얻는 기본블럭의 회로도이다.
제5도는 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 이득부에 들어가는 커패시터의 구조도이다.
제3도에 도시되어 있듯이, 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 구성은, 다중선택부(1)의 4개의 스위치(12, 13, 14, 15)는 전송부(2)의 커패시터(21)에 연결되고, 다른 스위치(11)는 커패시터(22)에 연결되며, 상기 커패시터(21, 22)의 출력은 이득부(3)의 가변 커패시터(31), 스위치(X3), 차동증폭기(33)에 병렬로 입출력되는 구조로 이루어진다.
상기한 가변 커패시터(31)는 총 16개의 커패시터로 이루어져 있으며, 각 커패시터들의 연결되는 용량에 따라 이득값이 결정되며, 연결되지 않는 커패시터는 기준 전압(VCOM)에 연결되어 잡음의 영향을 없애고, 만일 1.5dB 간격비 이득변화를 요할 경우 각 커패시터들의 실제 용량의 비는 단순하게 1C1:1C1:2C1:4C1:1C2:1C2:4C2:1C3:1C3:2C3:2C2:4C3:1C4:1C4:2C4:4C4으로 하고 스위치 조작을 하여 원하는 1.5dB 간격의 이득을 얻을 수 있다.
상기 구성에 의한 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면 이 발명의 실시예에 따른 오프셋 영향을 없앤 다중선택 이득기의 동작이 시작된다.
동작이 시작된 후에 사용자가 원하는 기능 예를 들면, 마이크 스위치(12)를 온시키게 되면, 제1입력(in_1)이 전송부(2)의 커패시터(21)를 통해 이득부(3)로 입력된다.
이득부(3)로 입력된 신호는 사용자의 의도대로 전송부(2)의 커패시터와 이득부(3)의 커패시터비에 의하여 그 이득이 결정되고, 증폭이 되어 출력된다(OUT3, OUT31).
여기서도 종래와 같이, 두 출력신호(OUT3, OUT31)는 서로 반전된 위상을 가진다.
상기한 과정에서 핀마이크와 같이 더 큰 이득이 필요한 입력을 위한 스위치(11)를 선택하게 되면 전송부(2)의 커패시터(21) 용량보다 10배 큰 전송부(2)의 커패시터(22)로 20dB만큼 더 증폭해 주는데 그 이유는 앞에서 언급한 것과 같이 다른입력에 비해 핀 마이크가 원래 입력신호 레벨이 낮기 때문이다.
상기한 이득을 얻는 과정에서 이득을 얻는 기본적인 구조와 동작을 제4도를 참조로 하여 상세히 설명하면 다음과 같다.
제3도의 회로는 상하 대칭으로 같은 동작을 하는데 여기서 입력신호(in)가 입력될 때의 이득부 및 전송부의 등가회로를 나타내면 제4도와 같다.
하기의 A와 B제어신호는 클럭신호로서, A신호와 B는 언오버랩(Unovelap)된 반전관계이다. 또한, 제3도의 스위치(X5, X6, X7, X8)는 등가회로에서 본 발명에 큰 영향을 끼치지 않기 때문에 생략되었다. 이 스위치(X5, X6, X7, X8)는 실제로 X0, X2, X3, X6, X7 스위치가 A제어신호로 동시에 온되고, X1, X4, X5, X8 스위치가 동시에 온 된다. 도3에서 커패시터(21)에서 X0, X6이 온 상태에서 커패시터에 입력 신호가 샘플링되고, X1, X5가 온 되면, 커패시터에 샘플링된 신호가 다음 스테이지로 전송되는 역할을 한다. 이 작용은 가변 커패시터(31)에서도 마찬가지이다.
제4도에서 스위치 제어신호(A)가 하이이고, 스위치 제어신호(B)가 로우이면, 스위치(X0, X2, X3)가 온되고, 스위치(X1, X4)가 오프되며, 피드백 커패시터(Cf)에는 오프셋전압(Voffset)이 충전되고, 입력커패시터(Cin)에는 Voffset-Vin이 충전된다.
다음에, 스위치 제어신호(A)가 로우이고, 스위치 제어신호(B)가 하이이면, 스위치(X0, X2, X3)가 오프되고, 스위치(X1, X4)가 온되며, 피드백 커패시터(Cf)에는 Voffset-Vout의 전압으로 되고 입력커패시터(Cin)는 오프셋전압이 걸린다.
이때, 차동증폭기의 (-) 단노드에는 전하 보존의 법칙으로 다음과 같은 식을 만족하게 된다.
Cin*(Voffset-Vin) + Cf*Voffset = Cin*Voffset + Cf*(Voffset-Vout)
상기 식을 정리하면 출력전압(Vout)은 다음과 같은 식으로 정리된다.
Vout = (Cin/Cf)*Vin
상기 정리된 식에서 알수 있는 바와 같이 출력전압은 오프셋전압에 상관이 없으며, 입력커패시터와 피드백커패시터의 용량에만 관계가 있다.
따라서, 제5도에 도시한 바와 같은 커패시터를 사용하여 트랜스미션 게이트(X2, X4, X7, X8)에 제어신호를 입력하여 커패시터의 연결상태를 조정함으로써, 피드백커패시터(Cf)의 용량값을 가변시켜 얻고자 하는 이득값을 얻을 수가 있다.
특히, 이때 커패시터의 용량값은 저항으로 이득값을 줄 때와는 달리 일정한 커패시터를 가지고 있다. 즉, 22.5dB, 16.5dB, 10.5dB, 4.5dB 등 6dB 간격으로 커패시터의 비가 2배씩이 되며, 0dB에서 22.5dB까지 구현하기 위한 최소와 최대 커패시터의 비가 10정도로 저항을 사용할 때 보다 공정상의 제약을 극복할 수 있다.
또한, 만일의 경우 입력되는 신호 자체가 작은 경우에는 제3도의 전체 회로도에서 입력(in_1)의 판마이크 스위치처럼 입력커패시터의 크기를 변화시켜 실제 이득을 변화시킬 수도 있다.
또한 본 발명에서는 차동증폭기 하나만을 사용하므로 칩면적도 줄어들게 된다.
이상에서와 같이 이 발명의 실시예에서 오프셋의 영향을 없애고 커패시터를 사용하여 구현이 쉬운 오프셋 영향을 없앤 다중선택 이득기를 제공할 수 있다.
Claims (4)
- 외부에서 입력되는 제어신호에 따라 여러 입력신호중에서 하나의 신호를 선택하여 출력하는 다중선택부와; 제1, 제2커패시터로 구성되며, 상기 다중선택부의 출력신호를 해당하는 용량의 커패시터를 통해 전달하기 쉬운 전송부와; 가변커패시터로 구성되며, 상기 전송부의 출력을 입력받아 사용자가 조정하는 상기 가변커패시터의 값에 해당하는 이득값으로 입력신호를 증폭하여 출력하는 이득부로 구성되어 짐을 특징으로 하는 오프셋 영향을 없앤 다중선택 이득기.
- 제1항에 있어서, 상기한 가변 커패시터는 총 16개의 커패시터로 이루어져 있으며, 각 커패시터들의 연결되는 용량에 따라 이득값이 결정되는 것을 특징으로 하는 오프셋 영향을 없앤 다중선택 이득기.
- 제1항에 있어서, 상기한 가변 커패시터는 이득값을 결정하는데 사용되지 않을 경우에 연결되지 않은 커패시터는 커먼에 연결되어 잡음을 없애며, 상기한 가변 커패시터의 용량비는, 1C1:1C1:2C1:4C1:1C2:1C2:2C2:4C2:1C3:1C3:2C3:4C3:1C4:1C4:2C4:4 C4인 것을 특징으로 하는 오프셋 영향을 없앤 다중선택 이득기.
- 제1항에 있어서, 상기 다중선택부(1)는, 제1스위치(12), 제2스위치(13), 제3스위치(14), 제4스위치(15), 제5스위치(11)로 구성되고, 상기 제1스위치(12), 제2스위치(13), 제3스위치(14), 제4스위치(15)는 일측단이 각각의 외부 입력신호에 연결되고, 타측단이 상기 전송부(2)의 상기 제1커패시터(21)에 연결되고, 제5스위치(11)는 일측단이 상기 제1스위치(12)의 입력과 같이 연결되고, 타측단은 제2커패시터(22)에 연결되는 것을 특징으로 하는 오프셋 영향을 없앤 다중선택 이득기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012237A KR0149306B1 (ko) | 1995-05-17 | 1995-05-17 | 오프셋 영향을 없앤 다중선택 이득기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012237A KR0149306B1 (ko) | 1995-05-17 | 1995-05-17 | 오프셋 영향을 없앤 다중선택 이득기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043478A KR960043478A (ko) | 1996-12-23 |
| KR0149306B1 true KR0149306B1 (ko) | 1998-12-15 |
Family
ID=19414677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012237A KR0149306B1 (ko) | 1995-05-17 | 1995-05-17 | 오프셋 영향을 없앤 다중선택 이득기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0149306B1 (ko) |
-
1995
- 1995-05-17 KR KR1019950012237A patent/KR0149306B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043478A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| US4855685A (en) | Precision switchable gain circuit | |
| KR940017287A (ko) | 변환기, 오프세트 조정회로 및 휴대 통신 단말장치 | |
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| DE60141984D1 (de) | Gleichtaktrückkopplungsschaltung mit geschalteten kapazitäten für einen summenstromfreien differenzverstärker | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JPH09135131A (ja) | 可変利得増幅器 | |
| US20020008650A1 (en) | Digital-analogue transformer | |
| KR940025383A (ko) | 음향시스템 이득 및 이퀄라이저 회로 | |
| KR0149306B1 (ko) | 오프셋 영향을 없앤 다중선택 이득기 | |
| CA2306227A1 (en) | Distributed gain line driver amplifier | |
| US4992756A (en) | Low offset transconductance amplifier in an analog electronic cochlea | |
| JP2006340046A (ja) | 可変利得回路及びそれを用いた応用装置 | |
| US5030198A (en) | Adaptive transmission line stage in an analog electronic cochlea | |
| KR200171366Y1 (ko) | 샘플-홀드증폭기 | |
| JP2001036367A5 (ko) | ||
| JPH10107564A (ja) | ミキサ回路 | |
| KR970004289A (ko) | 단일 입력을 차동 출력으로 변환시키는 전압이득 증폭기 | |
| KR880004159Y1 (ko) | 브리지 앰프를 사용한 두신호 증폭회로 | |
| WO2003084059A1 (fr) | Circuit integre a semi-conducteur | |
| SU790301A1 (ru) | Электронный коммутатор аналоговых сигналов | |
| JP3214634B2 (ja) | 音質調整回路 | |
| CN117955439A (zh) | 一种可变增益放大器 | |
| KR930024304A (ko) | 외부신호 입력장치 | |
| SU849421A1 (ru) | Устройство усилени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |