KR0149233B1 - 모니터의 다이나믹포커스를 위한 수평센터보정회로 - Google Patents
모니터의 다이나믹포커스를 위한 수평센터보정회로Info
- Publication number
- KR0149233B1 KR0149233B1 KR1019950033442A KR19950033442A KR0149233B1 KR 0149233 B1 KR0149233 B1 KR 0149233B1 KR 1019950033442 A KR1019950033442 A KR 1019950033442A KR 19950033442 A KR19950033442 A KR 19950033442A KR 0149233 B1 KR0149233 B1 KR 0149233B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- parabola
- horizontal
- correction
- horizontal center
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/227—Centering
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
본 발명은 모니터의 다이나믹 포커스를 위한 수평 센터 보정회로에 관한 것으로, 수평 편향신호를 사용하여 수평 파라볼라 신호를 생성하는 파라볼라 신호 생성부와, 이 파라볼라 신호 생성부에 의해 생성된 수평 파라볼라 신호를 일정 레벨로 증폭하는 신호 증폭부와, 이 신호 증폭부의 파라볼라 신호 지연을 보정하기 위해 신호 지연 보정 제어신호를 발생하는 수평 센터 조정부와, 상기 신호 증폭부의 수평 파라볼라 신호와 수직 파라볼라 신호 생성단의 수직 파라볼라 신호를 혼합하여 다이나믹 포커싱 신호를 출력하는 신호 믹싱부와, 이 신호 믹싱부의 출력단에 연결되어 보정 스위칭 작용을 하는 보정 트랜지스터로 이루어져, 수평 파라볼라 발생부의 출력단에 수평 센터 보정을 할 수 있는 수평 센터 조정수단을 연결하고 신호 지연 보정 제어신호를 발생시키도록 함으로써, 수평 파라볼라 파형이 회로의 로딩 이펙트(loading effect)에 의해 신호 지연되는 것을 완충시켜 주게 되므로 이에 따라 파라볼라 파형의 균형성을 향상시켜 주게 됨은 물론 정확한 파라볼라 파형에 의해 다이나믹 포커싱 동작이 이루어지므로 이에 따라 시스템의 기능성도 향상되도록 된다.
Description
제1도는 종래 수평 다이나믹 포커싱 회로를 설명하는 회로도이고,
제2도는 수평 파라볼라 신호의 신호 지연 상태를 설명하는 파형 설명도이며,
제3도는 본 발명의 회로를 설명하는 회로이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 수평 파라볼라 신호 생성부 2 : 신호 증폭부
3 : 수평 센터 조정부 4 : 수직 파라볼라 신호 생성단
5 : 신호 믹싱부 6 : 트랜지스터
7 : 출력 증폭부 8 : 브라운관
C1∼C7 : 캐패시터 R1∼R8 : 저항
본 발명은 모니터의 다이나믹 포커스를 위한 수평 센터 보정회로에 관한 것으로서, 특히 수평 파라볼라 발생부의 출력단에 수평 센터 보정을 할 수 있는 수평 센터 조정수단을 연결하고 신호 지연 보정 제어신호를 발생시키도록 함으로써, 수평 파라볼라 파형이 회로의 로딩 이펙트(loading effect)에 의해 신호 지연되는 것을 완충시켜 주게 되므로 이에 따라 파라볼라 파형의 균형성을 향상시켜 주게 됨은 물론 정확한 파라볼라 파형에 의해 다이나믹 포커싱 동작이 이루어지므로 이에 따라 시스템의 기능성도 향상되도록 한 모니터의 다이나믹 포커스를 위한 수평 센터 보정회로에 관한 것이다.
일반적으로 모니터에는 화면의 곡률 반경이 다르기 때문에 특히, 대형 화면일수록 화면의 모서리 부분의 곡률 반경이 크므로 이를 보정해 주기 위한 다이나믹 포커싱 회로가 구비되게 된다.
그리고, 그와같은 다이나믹 포커싱 회로중 수평 다이나믹 포커싱 회로를 제1도를 참고로 하여 살펴보면 수평 편향신호를 사용하여 수평 파라볼라 신호를 생성하는 파라볼라 신호 생성부(70)와, 이 파라볼라 신호 생성부(70)에 의해 생성된 수평 파라볼라 신호를 증폭하는 출력 증폭부(71)로 이루어진다.
그리고, 상기 파라볼라 신호 생성부(70)는 수평 편향코일(L1)의 일단에 신호의 직선선을 보정하는 저항(R1)과 캐패시터(C1)가 직렬로 연결되어 있고, 이 저항(R1)과 캐패시터(C1)의 양단에는 코일(L2)이 병렬 연결되어 있으며, 상기 캐패시터(C1)의 일단에는 S 형태의 파형을 보정해 주는 캐패시터(C2)가 연결되어 있다. 또한 상기 코일(L1)의 일단에는 캐패시터(C3)와 저항(R2)이 연결되어 있다.
그리고, 상기 출력 증폭부(71)에는 신호 증폭을 위한 트랜지스터(72)가 상기 저항(R2)의 일단에 캐패시터(C4)를 거쳐 연결되어 있고, 이 트랜지스터(72)의 콜렉터 단에는 증폭용 트랜지스터(73)의 베이스 단이 연결되어 있으며, 상기 캐패시터(C4)의 일단에는 저항(R3,R4)들이 셀프 바이어스(self-bias) 형태로 연결되어 있다.
여기서, 상기 트랜지스터(73)의 에미터 단에는 캐패시터(C5)를 거쳐 프리앰프부(74)가 연결되어 있다.
한편, 상기와 같은 구성으로된 종래 수평 다이나믹 포커싱 회로부의 동작을 살펴보면, 먼저 편향코일(L1)로 부터 파라볼라 신호 생성부(70)의 저항(R1)과 코일(L2)로 삼각파가 입력되게 된다. 그러면 이 저항(R1)과 코일(L2) 그리고 캐패시터(C1)에서 이 입력된 파형신호의 직선성을 보정하게 되고 그와 동시에 이 신호는 캐패시터(C2)에 의해 S자 파형으로 정형된다. 따라서 A점에서는 신호가 파라볼라 형태로 생성되게 되고, 이 생성된 파라볼라 신호는 캐패시터(C3,C4)들과 저항(R2)을 거쳐 트랜지스터(72)의 베이스 단으로 입력되게 된다. 그러면, 상기 파라볼라 신호는 트랜지스터(72)에 의해 증폭된 다음 다시 트랜지스터(73)에 의해 증폭되어 캐패시터(C5)를 통해 프리앰프부(74)로 입력된다. 따라서 프리앰프부(74)에서 이 입력된 수평 파라볼라 신호를 다이나믹 포커싱에 필요한 신호레벨로 증폭시켜 적절히 다음 회로단에 의해 수직 파라볼라 신호와 함께 신호 처리한 다음 화면의 다이나믹 포커싱을 실행하게 된다.
그러나 상기와 같은 종래 수평 다이나믹 포커싱 회로는 A점을 지나는 수평 파라볼라 신호(제2도 S 참조)가 캐패시터(C3)와 저항(R2)을 거쳐 B점(제3도 T 참조)에 이르면 로딩 이펙트(loading effect) 등에 의해 파라볼라 파형이 제2도에 D에 도시된 바와 같이 일정시간 신호 지연되게 되므로 이에 따라 파라볼라 파형의 균형이 왜곡되어 화면의 다이나믹 포커싱에 영향을 주게 됨은 물론 정확한 수평 파라볼라 신호를 생성할 수 없으므로 이에 따라 시스템의 기능성도 상당히 저하되는 문제점이 있었다.
이에 본 발명은 상기와 같은 제반 문제점을 해결하기 위해 발명된 것으로, 수평 파라볼라 발생부의 출력단에 수평 센터 보정을 할 수 있는 수평 센터 조정수단을 연결하고 신호 지연 보정 제어신호를 발생시키도록 함으로써, 수평 파라볼라 파형이 회로의 로딩 이펙트(loading effect)에 의해 신호 지연되는 것을 완충시켜주게 되므로 이에 따라 파라볼라 파형의 균형성을 향상시켜 주게 됨은 물론 정확한 파라볼라 파형에 의해 다이나믹 포커싱 동작이 이루어지므로 이에 따라 시스템의 기능성도 향상되도록 한 모니터의 다이나믹 포커스를 위한 수평 센터 보정회로를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 수평 편향신호를 사용하여 수평 파라볼라 신호를 생성하는 파라볼라 신호 생성부와, 이 파라볼라 신호 생성부에 의해 생성된 수평 파라볼라 신호를 일정 레벨로 증폭하는 신호 증폭부와, 이 신호 증폭부의 파라볼라 신호 지연을 보정하기 위해 신호 지연 보정 제어신호를 발생하는 수평 센터 조정부와, 상기 신호 증폭부의 수평 파라볼라 신호와 수직 파라볼라 신호 생성단의 수직 파라볼라 신호를 혼합하여 다이나믹 포커싱 신호를 출력하는 신호 믹싱부와, 이 신호 믹싱부의 출력단에 연결되어 보정 스위칭 작용을 하는 보정 트랜지스터로 이루어진 것을 특징으로 한다.
이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.
본 발명 장치는 제2도에 도시된 바와 같이, 수평 편향신호를 사용하여 수평 파라볼라 신호를 생성하는 파라볼라 신호 생성부(1)와, 이 파라볼라 신호 생성부(1)에 의해 생성된 수평 파라볼라 신호를 일정 레벨로 증폭하는 신호 증폭부(2)와, 이 신호 증폭부(2)의 파라볼라 신호 지연을 보정하기 위해 신호 지연 보정 제어회로를 발생하는 수평 센터 조정부(3)와, 상기 신호 증폭부(2)의 수평 파라볼라 신호와 수직 파라볼라 신호 생성단(4)의 수직 파라볼라 신호를 혼합하여 다이나믹 포커싱 신호를 출력하는 신호 믹싱부(5)와, 이 신호 믹싱부(5)의 출력단에 연결되어 보정 스위칭 작용을 하는 보정 트랜지스터(6)와, 이 보정 트랜지스터(6)에 의해 입력된 다이나믹 포커싱 신호를 출력 증폭하는 출력 증폭부(7)로 이루어진다.
그리고, 상기 수평 파라볼라 신호 생성부(1)는 수평 편향코일(L1)의 일단에 신호의 직선성을 보정하는 저항(R1)과 캐패시터(C1)가 직렬로 연결되어 있고, 이 저항(R1)과 캐패시터(C1)의 양단에는 코일(L2)이 병렬 연결되어 있으며, 상기 캐패시터(C1)의 일단에는 S 형태의 파형을 보정해주는 캐패시터(C2)가 연결되게 된다. 또한 상기 코일(L2)의 일단에는 캐패시터(C3)와 저항(R2)이 연결되어 있다.
그리고, 상기 신호 증폭부(2)에는 신호 증폭을 위한 트랜지스터(TR1)가 상기 저항(R2)의 일단에 캐패시터(C4)를 거쳐 연결되어 있고, 상기 캐패시터(C4)의 일단에는 저항(R3,R4)들이 셀프 바이어스(self-bias)의 형태로 연결되어 있으며, 이 트랜지스터(TR1)의 콜렉터 단에는 트랜지스터(TR2)의 베이스가 연결되어 있다. 또한 이 트랜지스터(TR2)의 에미터 단에는 저항들(R5,R6)이 직렬로 연결되어 있고, 상기 출력 증폭부(7)의 출력단에는 음극선관(8)이 연결되어 있다.
그리고, 상기 수평 센터 조정부(3)는 캐패시터(C5)와 저항(R7)이 미분회로 형태로 구성되어 있고, 이 미부회로의 저항(R7)이 캐패시터(C6)를 거쳐 상기 신호 증폭부(2)의 저항(R5)과 저항(R6) 사이에 연결되어 있다. 또한 상기 트랜지스터(6)의 콜렉터 단에는 저항(R8)이 연결되어 있다.
다음에는 상기와 같이 구성된 본 발명의 작용, 효과를 설명한다.
먼저 편향코일(L1)로 부터 파라볼라 신호 생성부(1)의 저항(R1)과 코일(L2)로 삼각파가 입력되게 된다. 그러면 이 저항(R1)과 코일(L2) 그리고 캐패시터(C1)에서 이 입력된 파형신호의 직선성을 보정하게 되고, 그와 동시에 이 신호는 캐패시터(C2)에 의해 S자 파형으로 정형된다. 따라서, A점에서는 신호가 파라볼라 형태로 생성되게 되고 이 생성된 파라볼라 신호를 캐패시터(C3,C4)와 저항(R2)을 거쳐 트랜지스터(TR1)의 베이스 단으로 입력되게 된다. 그러면, 이 트랜지스터(TR1)와 트랜지스터(TR2)가 턴온되어 그 입력된 수평 파라볼라 신호를 증폭하게 된다. 그리고, 그 증폭된 수평 파라볼라 신호는 캐패시터(C7)를 거쳐 신호 믹싱부(5)로 입력되게 된다. 이때, 상기 수평 파라볼라 신호는 회로의 로딩 이펙트에 의해 일정시간 신호 지연된 상태로 신호 믹싱부(5)로 입력되게 된다.
그리고 상기 작용과 동시에 수평 센터 조정부(3)의 캐패시터(C5)의 일단으로 수평동기신호가 입력되면 미분회로인 캐패시터(C5)와 저항(R7)에 의해 수평동기신호의 펄스파형이 제3도의 C 파형처럼 파형의 왼쪽부분이 잘려지게 되어 신호 지연 보정 제어신호를 생성하게 된다. 또한 이 생성된 신호 지연 보정 제어신호는 캐패시터(C6)와 저항(R5) 그리고 캐패시터(C7)를 거쳐 신호 믹싱부(5)로 입력되게 된다.
그러면, 이 신호 믹싱부(5)에서 입력된 수평 파라볼라 신호와 수직 파라볼라 신호 생성단(4)의 수직 파라볼라 신호를 혼합하여 트랜지스터(6)의 베이스단으로 입력시키게 되는데, 이때 이 트랜지스터(6)는 상기 수평 센터 조정부(3)의 신호 지연 보정 제어신호 즉, 제3도 C 파형의 잘려진 신호부분에서 저항(R8)이 전압강하를 일으키게 된다. 따라서, 이 트랜지스터(6)의 에미터 부분에서는 전압이 급격히 증가하게 되므로 이에 따라 일정시간 신호 지연되던 파라볼라 신호가 신호 지연된 만큼 그 반대편으로 이동하게 되어 원신호파형과 일치시키게 된다. 또한, 이와 같이 보정된 다이나믹 포커스 신호는 출력 증폭부(7)로 입력되게 되고 이 출력 증폭부(7)에서 그 입력된 다이나믹 포커싱 신호를 증폭하여 브라운관(8)의 전자총을 통해 화면의 다이나믹 포커싱 동작을 실행하게 된다. 즉, 신호 지연된 파라볼라 신호의 꼭지점 부분이 상기 신호 지연 보정 제어회로의 파형과 합쳐지게 되므로 전체적으로 보면 화면의 선택점이 보정되므로 풀화면을 볼 수 있게 된다.
이상 설명에서와 같이 본 발명은 수평 파라볼라 발생부의 출력단에 수평 센터 보정을 할 수 있는 수평 센터 조정수단을 연결하고 신호 지연 보정 제어신호를 발생시키도록 함으로써, 수평 파라볼라 파형이 회로의 로딩 이펙트(loading effect)에 의해 신호 지연되는 것을 완충시켜 주게 되므로 이에 따라 파라볼라 파형의 균형성을 향상시켜 주게 됨은 물론 정확한 파라볼라 파형에 의해 다이나믹 포커싱 동작이 이루어지므로 이에 따라 시스템의 기능성도 향상되도록 하는 효과가 있다.
Claims (2)
- 수평 파라볼라 신호를 일정 신호 레벨로 증폭하는 신호 증폭부(2)를 구비하는 다이나믹 포커싱 제어회로에 있어서, 상기 신호 증폭부(2)의 파라볼라 신호 지연을 보정하기 위해 신호 지연 보정 제어신호를 발생하는 수평 센터 조정부(3)와, 이 수평 센터 조정부(3)의 신호 지연 보정 제어신호에 따라 바이어스 저항(R8)이 전압 강하 작용을 하게 되므로 파라볼라 신호의 센터를 보정하는 보정 트랜지스터(6)가 구비되는 것을 특징으로 하는 모니터의 다이나믹 포커스를 위한 수평 센터 보정회로.
- 제1항에 있어서, 상기 수평 센터 조정부(3)에 캐패시터(C5)와 저항(R7)으로 구성된 미분회로가 구비되는 것을 특징으로 하는 모니터의 다이나믹 포커스를 위한 수평 센터 보정회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033442A KR0149233B1 (ko) | 1995-09-30 | 1995-09-30 | 모니터의 다이나믹포커스를 위한 수평센터보정회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950033442A KR0149233B1 (ko) | 1995-09-30 | 1995-09-30 | 모니터의 다이나믹포커스를 위한 수평센터보정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019344A KR970019344A (ko) | 1997-04-30 |
KR0149233B1 true KR0149233B1 (ko) | 1998-10-15 |
Family
ID=19428855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950033442A KR0149233B1 (ko) | 1995-09-30 | 1995-09-30 | 모니터의 다이나믹포커스를 위한 수평센터보정회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0149233B1 (ko) |
-
1995
- 1995-09-30 KR KR1019950033442A patent/KR0149233B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970019344A (ko) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0149233B1 (ko) | 모니터의 다이나믹포커스를 위한 수평센터보정회로 | |
JPH09247490A (ja) | 遅延補償ダイナミックフォーカス増幅器 | |
US6300731B1 (en) | Dynamic focus voltage amplitude controller | |
EP0651564B1 (en) | Amplifying circuit for dynamic focus | |
US5886482A (en) | Display device with dynamic focus circuit | |
US6278246B1 (en) | Dynamic focus voltage amplitude controller and high frequency compensation | |
KR100247497B1 (ko) | 브라운관의 코너부 포커스 보정회로 | |
KR900010850Y1 (ko) | 브라운관의 촛점 보정회로 | |
EP1249998A2 (en) | Dynamic focus voltage amplitude controller | |
KR100599143B1 (ko) | 귀선 소거된 동적 초점 전원의 과도 현상을 제거하기 위한장치 | |
KR0120466Y1 (ko) | 프로젝션tv의수직포커스보정회로 | |
JP2589486Y2 (ja) | ダイナミックフォーカス回路 | |
JP2877072B2 (ja) | カソード電流検出回路 | |
JP3285153B2 (ja) | 直流レベルシフト回路 | |
KR920004400Y1 (ko) | 모니터의 사이드 핀쿠션 조정회로 | |
KR950002214Y1 (ko) | 윤곽보정 회로 | |
KR100275044B1 (ko) | 다이나믹 포커스 보정회로 | |
KR19980035683U (ko) | 브라운관 좌우측면의 실패형 일그러짐 보정회로 | |
KR19980022882U (ko) | 텔레비젼 화면의 양측면 보정 회로 | |
KR20000000636U (ko) | 디스플레이 장치의 포커스 구동 회로 | |
JPH0391374A (ja) | ブライトコントロール回路 | |
JPS5928315B2 (ja) | 垂直偏向回路 | |
KR970029275A (ko) | 모니터의 화면 왜곡 보정 회로 | |
KR20000003692A (ko) | 디스플레이 장치의 다이나믹 포커스 조정회로 | |
JPH0229096A (ja) | 自動ホワイトバランス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020530 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |