KR0148067B1 - 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법 - Google Patents
결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법Info
- Publication number
- KR0148067B1 KR0148067B1 KR1019950008890A KR19950008890A KR0148067B1 KR 0148067 B1 KR0148067 B1 KR 0148067B1 KR 1019950008890 A KR1019950008890 A KR 1019950008890A KR 19950008890 A KR19950008890 A KR 19950008890A KR 0148067 B1 KR0148067 B1 KR 0148067B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- etching
- crystal
- tip
- dependent
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 70
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 64
- 239000010703 silicon Substances 0.000 title claims abstract description 64
- 230000001419 dependent effect Effects 0.000 title claims abstract description 26
- 238000001039 wet etching Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 63
- 239000013078 crystal Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 7
- 239000000243 solution Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Cold Cathode And The Manufacture (AREA)
- Micromachines (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법에 관한 것으로, 본 발명은 특히 (110) 면지수를 갖는 단결정 실리콘 기판에 대해 결정의존성 식각을 행하여 기둥모양을 갖는 실리콘 구조물을 행하고, 이 기둥의 끝부분을 뾰족하게 함으로써 전계방출소자용 실리콘 팁 어레이의 제조에 응용할 수 있도록 한 것이다.
본 발명에 의한 실리콘 팁은 바늘(needle) 모양을 하고 있으며, 제조방법은 먼저 (110) 실리콘 기판상에 결정방향을 고려하여 평행사변형 또는 사각형의 식각마스크를 형성한 뒤, 이를 결정의존성 식각하고, 다음으로 샤프닝(sharpening) 공정을 통하여 팁을 제작하는 것으로, 팁의 밑 부분이 차지하는 면적이 작아지게 되므로, 고밀도 팁 어레이를 제작할 수 있으며, 아울러 팁의 종횡비를 매우 크게 할 수 있는 효과가 있다.
Description
제1도는 종래기술에 의한 등방성 습식식각을 행한 실리콘 팁을 보인 것으로,
(a)는 단면도.
(b)는 종횡비를 나타낸 팁의 형상도.
제2도는 종래기술에 의한 결정의존성 습식식각을 행한 실리콘 팁을 보인 것으로,
(a)는 단면도.
(b)는 종횡비를 나타낸 팁의 형상도.
제3도의 (a)는 본 발명에 의해 (110) 실리콘 기판 상에 평행사변형 구조의 식각 마스크를 사용하여 결정의존성 습식식각을 행한 실리콘 팁의 구조도.
(b)는 (a)도의 A-A'선 단면도.
제4도의 (a)는 본 발명에 의해 (110) 실리콘 기판상에 직사각형 혹은 정사각형 구조의 식각마스크를 사용하여 결정의존성 습식식각을 행한 실리콘 팁의 구조도.
(b)는 (a)도의 B-B'선 단면도.
제5도의 (a)는 본 발명의 실시예에 의해 제조된 실리콘 기둥구조물의 실제사진.
(b)는 (a)의 실리콘 기둥(pillar)들 중 하나를 확대한 사진.
제6도는 본 발명에 의해 실리콘 기둥의 끝부분을 뾰족하게 한 형상도.
* 도면의 주요부분에 대한 부호의 설명
21,31 : (110) 면지수를 갖는 실리콘 기판
22 : 평행사변형 식각마스크 32 : 정(직)사각형 식각마스크
41 : 실리콘 기둥의 뾰족하게 된 끝부분
본 발명은 (110) 결정면을 갖는 단결정 실리콘 기판에 대해 결정의존성 식각(Orientation Dependent Etching:ODE)을 행함으로써 높은 종횡비를 갖는 실리콘 팁 어레이(tip array)를 제조하는 방법 및 그 구조에 관한 것이다.
일반적으로 습식식각에 의해 실리콘 팁을 제작할 경우에는 주로 (100) 면지수를 갖는 단결정 실리콘 기판을 대상으로 하여, 제1도 및 제2도에서 보는 바와 같은 결정방향에 관계없이 항상 일정한 식각률로 실리콘을 식각하는 등방성 식각용액(isotropic etchant) 및 결정방향에 따라 서로 다른 식각률을 가지는 결정의존성 식각용액(orientation dependent etchant)이 주로 사용되어 왔다.
[* R.N.Thomas et al., Fabrication and some applications of large-area silicon field emission arrays, Solid-State Electronics, vol.17, p.155.(1974)
* H.F.Gray et al., A vacuum field effect transistor using silicon field emitter arrays, IEDM 86, p.776(1986). 참조]
첨부한 도면 제1도는 등방성 식각용액을 이용하여 실리콘 팁 어레이를 형성하는 경우로서, 제1도의 (a)에서 보는 것처럼, 실리콘 기판(1)상에 식각마스크(2)를 형성하고, 이를 패터닝한 후 등방성 식각을 행하면, 식각마스크(2)가 열린 부분(3)에 존재하는 실리콘(1)이 식각된다. 이 때, 깊이방향으로의 식각과 측면방향으로의 식각은 거의 유사하게 일어나며, 마스크(2) 양쪽 측면으로부터의 식각에 의해서 뾰족한 끝부분(4)을 갖는 실리콘 팁(4)들이 형성된다.
이와 같은 경우 제1도의 (b)에서 보는 바와 같이, 형성된 실리콘 팁 간의 거리(Spacing)(6)를 팁의 높이(Height)(7)의 2배 이하로 줄이는 것이 사실상 불가능하게 된다. 즉, 팁의 높이(7)와 팁 간의 거리(6)의 비 H/S는 0.5 이상으로 증가할 수 없게 되는 것이다.
또한, 제2도는 결정의존성 식각용액을 이용하여 실리콘 팁 어레이를 형성하는 경우에 관한 것으로, 제2도의 (a)에서 보는 바와 같이, 실리콘 기판(11)상에 식각마스크(12)를 형성하고, 이를 패터닝한 후 등방성 식각을 행하면, 식각마스크(12)가 열린 부분(13)에 존재하는 실리콘(11)이 식각되며, 이 때 (100) 면지수를 갖는 단결정 실리콘에 대해 식각마스크를 110 방향으로 정렬시켜 놓고 결정의존성 식각을 행하면, (111) 결정면을 식각장벽으로 하여 주로 깊이방향으로만 식각이 일어나게 된다.
[* K.E.Petersen, Silicon as a mechanical material, Proc. of IEEE, vol.70, no.5, p.420(1982) 참조]
식각장벽으로 작용하는 (111)면이 (100) 표면에 대해 54.74°의 각도(14)를 가지므로, 이와 같이 제조된 실리콘 팁(15)은 피라미드 모양의 정사각뿔 구조를 가지며, 그 단면은 제2도의 (b)에 나타난 바와 같다.
제2도에서 팁의 높이(H)와 팁간의 거리(S)의 비 H/S의 최대값은 다음과 같이 간단한 계산에 의해 구해질 수 있다. 즉, tan54.74°=H/0.5S=, 따라서, H/S=로 얻어진다. 이는 결정의존성 식각에 의해 높이 H인 팁을 만들려면, 팁 간의 거리 S는 최소한가 되어야 함을 의미한다.
이상과 같이, (100) 실리콘 기판에 대해 등방성 및 결정의존성 식각을 이용하여 실리콘 팁을 제조할 경우, 팁의 높이 H에 의존하여 팁간의 거리 S는 일정치 이상의 값(등방성 식각시:S≥2H, 결정의존성 식각시:S≥)으로 제한되며, 팁의 높이(H)가 증가할수록 팁간의 거리(S)도 증가하여야 함을 알 수 있다. 따라서, 두 경우 모두 높은 종횡비(aspect ratio:H/S)를 갖는 고밀도 팁 어레이를 제작하는 데에는 한계를 갖는 문제가 있다.
이와 같은 문제점을 감안하여 안출한 본 발명의 목적은 (100) 결정면을 갖는 단결정 실리콘에 대해 습식 결정의존성 식각을 행함으로써 높은 종횡성을 갖는 고밀도 실리콘 팁 어레이를 제작하는 방법을 제시하는 데 있다.
즉, 본 발명은 1970년에 A.I.Stoller의 (110) 실리콘 기판 상에 식각마스크를 {110}면들에 평행하도록 정렬한 뒤, KOH 수용액을 이용하여 결정의존성 식각을 행함으로써 깊은 수직형 벽을 갖는 홈(deep vertical-walled grooves)을 얻을 수 있다는 보고[A.I.Stoller, The etching of deep vertical-walled patterns in silicon, RCA Review, vol.31, p.271(1970) 참조]를 토대로 하고 있다.
이하, 본 발명을 첨부도면에 의거하여 보다 상세하게 설명한다.
제3도는 본 발명에 의한 결정의존성 습식식각을 이용하여 (110) 실리콘 기판 상에 실리콘 팁을 제조하는 공정 및 구조에 대한 설명도로서, 이에 도시한 바에서와 같이, (110) 실리콘 기판(21) 상에 식각마스크(22)를 형성한 후, 사진 식각공정에 의해 꼭지각 α=109.7°(23), β=70.53°(24)를 갖도록 평행사변형 구조로 식각마스크(22)를 패터닝하는데, 이와 같이 하면 4모서리는 각각 {111} 결정면들에 정렬된다. 다음으로, 결정의존성 식각용액을 이용하여 용액에 드러난 (110)면을 식각하게 되면, 제3도의 (a)에 도시한 바와 같은, 기둥모양의 사각형 구조물이 형성된다. 이 때, 사각형 기둥의 측면이 실리콘 기판의 식각된 표면(21)과 이루는 각도 γ(25)는 정확하게 직각(90°)로 나타나게 된다.
이와 같은 현상은 식각용액의 특성상 {111}면의 식각률이 (110)면의 식각률에 비해 상대적으로 매우 느려서 식각이 주로 깊이 방향으로만 일어나는 점에 기인하는 것으로, 앞서 발표된 보고[D.L.Kendall, On etching very narrow grooves in silicon, Appl.Phys.Lett., vol.26, no.4, p.195(1975)]에 따르면, 85℃의 44% KOH:H2O 용액의 경우 (111)/(110)면의 식각률의 비는 1/400 이하에 이르고 있음을 알 수 있다.
따라서, 이를 이용하면 제3도 (a)의 A-A' 단면도인 제3도 (b)에서 보는 바처럼, 매우 높은 종횡비(H/S)를 갖는 사각형 기둥을 제작할 수 있는데, H/S의 값이 1보다 클 수 있음은 물론이고, 이상적일 경우에는 H/S=400까지 가능하게 된다.
한편, 본 발명에서는 역시 단결정 실리콘의 결정의존성 식각용액의 하나인 ethylene diamine(4275ml)+pyrocatechol(1368gr)+water(1368ml)+pyrazine
(25.65gr)을 이용하여 평행사변형이 아닌 직사각형(혹은 정사각형)의 식각마스크를 갖는 (110) 실리콘을 식각하여도 유사한 효과를 얻을 수 있음을 확인하였다. 이 때, 상기의 결정의존성 식각용액은 촉매가 첨가된 EPW용액(catalyzed EPW solution)이나 혹은 F-etchant로 명명된 바 있으며, 그 식각특성도 익히 알려진 바 있다. [A.Reisman et al., The controlled etching of silicon in catalyzed ethylenediamine-pyrocatechol-water solutions, J.Electrochem Soc., vol.126, no.8, p.1406(1979).]
이하에서는 제4도를 참조로 하여 이를 상세히 설명하고자 한다.
(110) 실리콘 기판(31) 상에 식각마스크(32)를 형성한 후, 사진식각공정에 의해 꼭지각(33)이 α=90°가 되도록 사각형 구조로 식각마스크(32)를 패터닝한다. 이 때, 식각마스크(32)의 모양은 제작하고자 하는 구조물의 모양에 따라 정사각형이나, 직사각형 중에서 어느 것이라도 무방하나 단, 한 변(34)이 실리콘 기판(31)의 {111}면(35)과 평행하도록 정렬되어야 한다.
다음으로, 이를 F-etchant 용액내에 넣고 결정의존성 식각을 행하면, 역시 제4도 (a)에서 보는 바와 같이, 식각된 표면에 대해 직각이 되도록 결정면들이 드러나게 된다. 이 때, {111}면(35)에 평행한 면(36)은 {111} 면지수를 가짐이 확실하며, 아울러 임의의 몇몇 면(37)들도 드러나는데, 이들의 결정지수를 설정할 수는 없으나, 식각된 (110)면(31)에 대해 직각으로 위치하고 있는 것만은 확실하다 하겠다.
따라서, 이러한 사각기둥의 A-A' 단면은 제4도 (b)에 나타난 바와 같이 되는데, 이와 같은 경우에도 종횡비(H/S)를 1보다 크게 할 수 있는 것이다.
제4도에서 보는 바와 같이, 직사각형(혹은 정사각형) 모양의 식각마스크를 사용하고, 그 식각용액으로서 F-etchant를 사용하면, 평행사변형 식각마스크와 KOH 수용액을 식각용액으로 사용한 제3도의 경우에 비해 사진식각공정용 마스크의 제작이 간편해지는 이점이 있고, 아울러 사진식각공정시 평행사변형의 날카로운 꼭지점을 패터닝하는 어려움을 피할 수 있어 패터닝작업이 용이해지며, 마스크와 시편의 정렬(alignment) 작업도 용이해진다.
또한, F-etchant가 KOH 수용액에 비해 상대적으로 우수한 식각특성을 유지할 수 있는 바, 예를 들어 식각마스크로서 SiO2막을 이용할 수 있으며, 식각된 실리콘 기판의 표면이 보다 평탄하고 균일하게 되는 장점이 있다.
본 발명은 다음의 실시예를 통해 보다 명확하게 이해할 수 있다.
[실시예]
사용된 다결정 실리콘 웨이퍼는 직경 2인치, 두께 약 30μm로 붕소가 첨가된 P형 전도도를 가지며, 저항률은 26.0∼30.0Ωcm, 결정면은 (110)이다. 즉, 제4도의 (a)에 도시한 바와 같이, (110)면을 갖는 단결정 실리콘 기판의 표면(31) 상에 식각마스크로써 200nm 두께의 건식 열 산화막(32)을 성장시켰다.
다음으로, 사진식각공정에 의해 열 산화막을 패터닝하였는데, 식각마스크(31)는 직사각형으로서 한 변(34)의 길이는 7μm이고, 다른 한 변의 길이는 5μm이며, 긴 변(34)이 실리콘 기판의 {111}면(35)과 평행하도록 정렬하였다.
이를 110℃의 F-etchant내에서 1분 30초 동안 식각하면, 역시 제4도 (a)에서와 같이 식각된 (110)면(31)에 수직한 면들로 이루어진 6각형 기둥이 형성된다.
이상의 과정에 의해서 제조된 6각형 기둥모양의 실리콘 구조물이 제5도의 현미경 사진에 나타나 있는 바, 제5도 (a)는 본 실시예를 통해서 제조된 실리콘 기둥(pillar)들로 이루어진 4×4 어레이 구조를 보인 것이며, (b)는 이들 중 하나를 확대한 모양이다. 이러한 실리콘 기둥은 상면이 6각형 구조를 갖고 있으며, 측면은 식각된 밑면에 대해 수직으로 형성되어 있음을 명확히 알 수 있다.
이와 같이 (110) 실리콘 기판을 결정의존성 식각용액으로 습식식각하여 만들어지는 실리콘 기둥 구조물들은 제6도에 도시한 바와 같이, 그 단부(41)를 뾰족하게 함(sharpening)으로써 전계방출소자용 팁으로 이용할 수 있게 되는 바, 단부(41)를 뾰족하게 하는 방법으로는 Dash식각
[* W.C.Dash, J.Appl.Phys., vol.27, p.1193(1956).
* K.E.Bean, Anisotropic etching of silicon, IEEE Tr. Electron Devices, vol.ED-25, no.10, p.1185(1978).
* B.Lee et al., Knife-edge thin film field emission cathodes on(110) silicon wafers, J.Vac.Sci.Technol., vol.B12, no.2, p.644(1994).]
을 비롯한 습식식각을 이용하는 방법, 실리콘의 열 산화에 의한 방법[T.S.Ravi et al., Oxidation sharpening of silicon tips, J.Vac.Sci.Technol., vol.B9, no.6, p.2733(1991)], 그리고 건식 식각에 의한 방법 등을 사용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 실리콘 팁의 제조방법 및 그에 의한 실리콘 팁은 습식 결정의존성 식각을 행하여 높은 종횡비를 갖는 고밀도 실리콘 팁 어레이를 제작할 수 있게 되는 것이며, 특히 직사각형(혹은 정사각형)의 식각마스크를 사용하고, 식각용액으로서 F-etchant를 사용하였을 때, 사진식각공정용 마스크의 제작이 간편해지고, 패터닝 작업 및 마스크와 시편의 정렬작업이 용이해지는 효과가 있으며, 우수한 식각특성을 유지할 수 있는 이점이 있다.
Claims (8)
- (110) 실리콘 기판 상에 끝부분이 뾰족한 4각기둥으로 형성됨을 특징으로 하는 결정의존성 습식식각을 이용하여 제조된 실리콘 팁.
- (110) 실리콘 기판 상에 결정방향에 따라 평행사변형의 식각마스크를 형성하는 제1공정과, 결정의존성 식각용액으로 상기 실리콘 표면을 식각하여 4각기둥의 형상을 갖는 실리콘 구조물을 형성하는 제2공정과, 상기 4각기둥으로 형성된 실리콘 구조물의 끝부분을 뾰족하게 형성하는 제3공정의 순서로 수행함을 특징으로 하는 실리콘 팁의 제조방법.
- 제2항에 있어서, 상기 결정의존성 식각용액은 85℃의 44% KOH:H2O용액 또는 F-etchant용액 중 어느 하나인 것을 특징으로 하는 실리콘 팁의 제조방법.
- 제2항에 있어서, 상기 제3공정은 습식식각법, 실리콘의 열 산화에 의한 방법 또는 건식식각법 중 선택된 어느 하나인 것을 특징으로 하는 실리콘 팁의 제조방법.
- (110) 실리콘 기판 상에 끝부분이 뾰족한 6각기둥으로 형성됨을 특징으로 하는 결정의존성 습식식각을 이용하여 제조된 실리콘 팁.
- (110) 실리콘 기판 상에 결정방향에 따라 직사각형 혹은 정사각형의 식각마스크를 형성하는 제1공정과, 결정의존성 식각용액으로 상기 실리콘 표면을 식각하여 6각기둥의 형상을 갖는 실리콘 구조물을 형성하는 제2공정과, 상기 6각기둥으로 형성된 실리콘 구조물의 끝부분을 뾰족하게 형성하는 제3공정의 순서로 수행함을 특징으로 하는 실리콘 팁의 제조방법.
- 제6항에 있어서, 상기 결정의존성 식각용액은 F-etchant용액인 것을 특징으로 하는 실리콘 팁의 제조방법.
- 제6항에 있어서, 상기 제3공정은 습식식각법, 실리콘의 열 산화에 의한 방법 또는 건식식각법 중 선택된 어느 하나인 것을 특징으로 하는 실리콘 팁의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008890A KR0148067B1 (ko) | 1995-04-15 | 1995-04-15 | 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008890A KR0148067B1 (ko) | 1995-04-15 | 1995-04-15 | 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039180A KR960039180A (ko) | 1996-11-21 |
| KR0148067B1 true KR0148067B1 (ko) | 1998-11-02 |
Family
ID=19412270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008890A KR0148067B1 (ko) | 1995-04-15 | 1995-04-15 | 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0148067B1 (ko) |
-
1995
- 1995-04-15 KR KR1019950008890A patent/KR0148067B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039180A (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chien et al. | Nanomachining of (110)-oriented silicon by scanning probe lithography and anisotropic wet etching | |
| US8070966B2 (en) | Group III-nitride layers with patterned surfaces | |
| US3921916A (en) | Nozzles formed in monocrystalline silicon | |
| JP3315995B2 (ja) | ドープされた半導体材料から成る導電性尖端の製造方法 | |
| JP2005522030A (ja) | ナノワイヤ製造方法及び電子装置 | |
| JPS639369B2 (ko) | ||
| US7514282B2 (en) | Patterned silicon submicron tubes | |
| JP2011512652A (ja) | 原子スケール規模の装置の製造 | |
| JPS60128622A (ja) | エツチング法 | |
| US20080166878A1 (en) | Silicon nanostructures and fabrication thereof | |
| KR0148067B1 (ko) | 결정의존성 습식식각을 이용하여 제조된 실리콘 팁 및 그 제조방법 | |
| KR20030001270A (ko) | 반도체 기판 특성의 면 방위 의존성 평가방법 및 이를이용한 반도체 장치 | |
| JPS59115553A (ja) | 抵抗素子の形成方法 | |
| TW201916141A (zh) | 半導體基板及其製造方法 | |
| JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
| US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
| Campisi et al. | Microfabrication of field emission devices for vacuum integrated circuits using orientation dependent etching | |
| KR100208474B1 (ko) | 전계 방출용 마이크로-팁 및 그 제조방법 | |
| JP3460618B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3144128B2 (ja) | 微構造体およびその製造方法 | |
| Trujillo et al. | Fabrication of silicon field emission points for vacuum microelectronics by wet chemical etching | |
| JPH0653543A (ja) | 発光素子およびその製造方法 | |
| KR19980071731A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0766154A (ja) | ドープされたシリコンからなる導電性尖端電極の製造方法 | |
| JP2846576B2 (ja) | Ｉｉｉ −ｖ族化合物半導体エピタキシャル層の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030205 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |