KR0148034B1 - Method for forming insulating film of mosfet - Google Patents
Method for forming insulating film of mosfetInfo
- Publication number
- KR0148034B1 KR0148034B1 KR1019940030616A KR19940030616A KR0148034B1 KR 0148034 B1 KR0148034 B1 KR 0148034B1 KR 1019940030616 A KR1019940030616 A KR 1019940030616A KR 19940030616 A KR19940030616 A KR 19940030616A KR 0148034 B1 KR0148034 B1 KR 0148034B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate insulating
- heat treatment
- forming
- atmospheres
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 제조 공정에 있어서 초곡집적회로(ULSI)에 사용되는 MOSFET의 게이트 절연막을 형성하는 방법에 관한 것으로서, 특징 종래의 방법에 비해 낮은 온도와 짧은 시간에 게이트 절연막을 형성시켜 짧은-채널 효과(short-channel effect)를 줄이고, 성장된 절연막과 기판의 계면에 소정의 불순물을 주입시켜 절연막의 신뢰성을 개선시킬 수 있는 게이트 절연막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate insulating film of a MOSFET used in a ULS in a semiconductor manufacturing process. The present invention relates to a method for forming a gate insulating film at a low temperature and a short time compared to a conventional method. The present invention relates to a gate insulating film forming method capable of reducing the short-channel effect and injecting predetermined impurities into the interface between the grown insulating film and the substrate to improve the reliability of the insulating film.
본 발명은 2기압 내지 100기압의 산소 분위기에서 열전기로 또는 급속 열처리장치를 이용하여 산화막을 성장시키고 성장된 산화막을 1기압 또는 2기압 내지 100기압의 N2O 분위기에서 열처리 공정을 수행함으로써, 게이트 절연막의 신뢰성을 최대로 확보하면서 공정온도를 낮추고 고정시간을 단축시키는 것이다.According to the present invention, an oxide film is grown in a thermoelectric or rapid heat treatment apparatus in an oxygen atmosphere of 2 atmospheres to 100 atmospheres, and the grown oxide film is subjected to a heat treatment process in an N 2 O atmosphere of 1 atmosphere or 2 atmospheres to 100 atmospheres. It is to lower the process temperature and shorten the fixing time while ensuring the reliability of the insulating film to the maximum.
또한, 게이트 절연막과 기판과 계면에 질소를 효과적으로 주입하려 p+다결정실리콘에 의한 게이트 형성시 불순물인 붕소가 채널영역으로 주입되는 것을 억제시킨다.In addition, in order to effectively inject nitrogen into the gate insulating film and the interface with the substrate, boron, which is an impurity, is injected into the channel region during the gate formation by p + polycrystalline silicon.
Description
제1도는 일반적인 MOSFET 소자의 단면도를 나타낸 것이다.1 is a cross-sectional view of a typical MOSFET device.
제2도(a)∼(b)는 종래 MOSFET소자의 게이트 절연막 형성방법을 나타낸 고정 단면도이다.2A to 2B are fixed cross sectional views showing a method of forming a gate insulating film of a conventional MOSFET device.
제3도(a)∼(b)는 본 발명의 일실시예에 의해 MOSFET의 게이트 절연막을 형성시키는 방법을 나타낸 공정단면도이다.3A to 3B are process cross-sectional views showing a method of forming a gate insulating film of a MOSFET according to an embodiment of the present invention.
제4도(a)∼(b)는 본 발명의 다른 실시예에 의한 MOSFET 소자의 게이트 절연막 형성방법을 나타낸 공정단면도이다.4A to 4B are process cross-sectional views showing a method of forming a gate insulating film of a MOSFET device according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 게이트 절연막(산화막)1 silicon substrate 2 gate insulating film (oxide film)
3 : 게이트 전극 4 : 소오스/드레인3: gate electrode 4: source / drain
5 : 측벽 산화막 6 : 저온 산화막5: side wall oxide film 6: low temperature oxide film
7 : 금속배선7: metal wiring
본 발명은 반도체 제조공정에 있어서, 초고집적회로(ULSI)에 사용되는 MOSFET의 게이트 절연막을 형성하는 방법에 관한 것으로, 특히 종래의 방법에 비해 낮은 온도와 짧은 시간에 게이트 절연막을 형성시켜 짧은-채널 효과(short-channel effect)를 줄이고, 성장된 절연막과 기판의 계면에 소정의 불순물을 주입시켜 절연막의 신뢰성을 개선시킬 수 있는 게이트 절연막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate insulating film of a MOSFET used in an ultra high integrated circuit (ULSI) in a semiconductor manufacturing process. In particular, the present invention relates to a short-channel by forming a gate insulating film at a lower temperature and a shorter time than a conventional method. The present invention relates to a gate insulating film forming method capable of reducing short-channel effects and injecting predetermined impurities into the interface between the grown insulating film and the substrate to improve the reliability of the insulating film.
ULSI에 사용되는 MOSFET는 채널길이가 서브마이크론 이하로 줄어듬에 따라 짧은-채널 효과를 억제하기 위하여, 가능한 범위에서 온도와 공정시간을 줄여야 한다.MOSFETs used in ULSI must reduce temperature and process time to the extent possible to suppress short-channel effects as the channel length is reduced below submicrons.
특히, 매몰형 채널(buried-channel)을 가진 p_MOSFET의 경우에는 공정온도와 제조시간을 줄이는 것이 필수적이다.In particular, in the case of p_MOSFET with buried-channel, it is essential to reduce the process temperature and manufacturing time.
상기 p-MOSFET에서의 짧은-채널 효과를 최대한 억제하기 위하여, 표면형 채널(surface-channel)을 사용하는데, 이를 위하여 게이트 전극으로 2종류의 다결정 실리콘(또는 폴리사이드, 실리사이드) 예를 들어, p+다결정 실리콘과 n+다결정 실리콘을 사용한다.In order to minimize the short-channel effect in the p-MOSFET, a surface-channel is used. For this, two kinds of polycrystalline silicon (or polysides or silicides), for example, p are used as gate electrodes. + Polycrystalline silicon and n + polycrystalline silicon are used.
이 때, p+다결정 실리콘(또는 폴리사이드, 실리사이드)에 주입된 붕소(boron)가 공정중에 얇은 게이트 산화막을 투과하여 채널영역으로 침투되어 p-MOSFET의 동작특성을 저하시키는 요인이 되고 있다.At this time, boron implanted into p + polycrystalline silicon (or polysides or silicides) penetrates into the channel region through the thin gate oxide film during the process, thereby degrading the operation characteristics of the p-MOSFET.
제1도는 ULSI에 사용되는 일반적인 CMOS(n-MOSFET와 p-MOSFET)중에서 한 MOSFET 의 구조를 나타낸 것이다.FIG. 1 shows the structure of one MOSFET among general CMOS (n-MOSFET and p-MOSFET) used in ULSI.
CMOS를 제작하는 일반적인 방법을 설명하면, p형 실리콘 기판(1)에 트윈-웰(p-well과 n-well)을 형성하고, LOCOS(local oxidation of silicon) 방법 등으로 활성영역을 정의하고, 문턱전악(threshold voltage)을 조절하기 위하여 채널이온을 주입한 후에 게이트 절연막(2)을 형성한다.In describing a general method of fabricating a CMOS, twin-wells (p-wells and n-wells) are formed on a p-type silicon substrate 1, an active region is defined by a local oxidation of silicon (LOCOS) method, or the like. The gate insulating film 2 is formed after implanting channel ions to adjust the threshold voltage.
이어, LDD(lightly doped drain)이온 주입을 하고, 산화막 측벽(5)을 형성한 후, 소오스/드레인 이온 주입을 한 다음, 저온 산화막(6)을 증착하고 열처리하여 소오스/드레인(4)을 형성한다. 소자의 배선을 위해, 접촉영역을 식각한 후에 금속배선(7) 공정을 수행하여 MOSFET을 제작한다.Subsequently, lightly doped drain (LDD) ions are implanted, the oxide sidewalls 5 are formed, source / drain ions are implanted, and then the low temperature oxide layer 6 is deposited and heat treated to form the source / drain 4. do. For the wiring of the device, after the contact region is etched, a metal wiring 7 process is performed to fabricate a MOSFET.
종래의 게이트 산화막을 형성시키는 방법은 상압인 1기압의 O2분위기에서, 또는 게더링 효과(gettering effect)를 위해 O2와 함께 HCI 또는 삼염화에탄(TCA : C2H3Cl3) 등을 사용하는 분위기에서 실리콘을 산화시키는 건식 산화법과, 1기압에서 H2와 O2를 태워서 실리콘을 산화시키는 파이로제닉(pyrogenic)방법 등이 있다.A method of forming the conventional gate oxide film is in the O 2 atmosphere of one atmosphere pressure, or a gettering effect (gettering effect) HCI or trichloroethane with O 2 for: using the like (TCA C 2 H 3 Cl 3 ) Dry oxidation methods for oxidizing silicon in an atmosphere, and pyrogenic methods for oxidizing silicon by burning H 2 and O 2 at 1 atmosphere.
이러한 방법으로 형성된 상기 게이트 산화막과 실리콘기판의 계면에 질소를 주입시키기 위하여 산화막을 1기압의 NH3 또는 N2O 분위기에서 열처리 공정을 수행한다.In order to inject nitrogen into the interface between the gate oxide film and the silicon substrate formed in this manner, the oxide film is subjected to a heat treatment process in an atmosphere of NH 3 or N 2 O at 1 atmosphere.
제2도 (a)∼(b)는 상기 MOSFET 소자를 제작하는 공정에서 종래의 방법으로 게이트 절연막을 형성하는 방법을 나타낸 것이다.2 (a) to 2 (b) show a method of forming a gate insulating film by a conventional method in the process of manufacturing the MOSFET device.
제2(a)도에 도시한 바와 같이, 상기 건식 산화방법으로 게이트 절연막(2)을 형성하는 경우, 고온에서 장시간 동안 실리콘을 산화시켜야 하기 때문에 채널 영역의 불순물의 재분포가 심하게 일어나는 단점이 있다. 또한, 상기 파이로제닉 방법은 낮은 온도에서 짧은 시간동안에 공정을 수행할 수 있는 반면, 산화중에 수소(H)가 포함되어 형성된 절연막(2)의 신뢰성이 저하되기 때문에 ULSI에 사용되는 서브마이크론 MOSFET의 게이트 절연막을 형성하는 방법으로는 부적당하다. 따라서, 종래의 건식산화법과 파이로제닉 방법은 서브마이크론 이하의 MOSFET에 만족하는 게이트 절연막을 형성시키기 어렵다.As shown in FIG. 2 (a), when the gate insulating film 2 is formed by the dry oxidation method, since the silicon must be oxidized for a long time at a high temperature, the redistribution of impurities in the channel region occurs severely. . In addition, the pyrogenic method can perform the process for a short time at a low temperature, while the reliability of the insulating film 2 formed by including hydrogen (H) during oxidation is lowered. It is not suitable as a method of forming a gate insulating film. Therefore, the conventional dry oxidation method and pyrogenic method are difficult to form a gate insulating film satisfying a MOSFET of submicron or less.
한편, 상기의 방법으로 제작된 절연막(2)은 제2(b)도에 도시한 바와 같이, 신뢰성 향상을 위해 게이트 절연막(2)과 실리콘 기판(1)의 계면에 질소를 주입하는 1기압의 NH3또는 N2O 분위기에서의 열처리 공정을 수행한다. 이 공정은, 후속되는 p+다결정 실리콘을 사용한 게이트 전극 형성시, 다 결정 실리콘에 주입된 불순물 예를 들어, 붕소가 상기 게이트 절연막(2)을 투과하여 채널 영역으로 주입되는 것을 억제시킨다.Meanwhile, as shown in FIG. 2 (b), the insulating film 2 produced by the above method has a pressure of 1 atm for injecting nitrogen into the interface between the gate insulating film 2 and the silicon substrate 1 to improve reliability. A heat treatment process is performed in an NH 3 or N 2 O atmosphere. This process suppresses the implantation of impurities, such as boron, injected into the polycrystalline silicon into the channel region in the subsequent gate electrode formation using p + polycrystalline silicon, through the gate insulating film 2.
그러나, 이러한 열처리 공정 역시 상기 NH3에 포함되어 있는 수소(H)에 의하여 ULSI에 사용될 수 있을 정도의 신뢰성을 가지는 게이트 산화막을 얻을 수 없다. 또한, 1기압에서 N2O 가스만을 사용하여 열처리 고정을 수행하는 경우에는 너무 높은 공정온도와 공정시간이 많이 소요되며, 실리콘 기판(1)과 산화막(2) 계면에 질소가 너무 많이 축적되어 오히려 계면과 고정전하(fixed oxide charge)와 계면트랩 밀도(interface trap density)를 중가시키기 때문에 소자의 특성을 신뢰성에 나쁜 영향을 주고 있다.However, such a heat treatment process also cannot obtain a gate oxide film having a reliability that can be used for ULSI by hydrogen (H) contained in the NH 3 . In addition, when performing heat treatment fixation using only N 2 O gas at 1 atmosphere, too high process temperature and process time are required, and too much nitrogen is accumulated at the interface between the silicon substrate 1 and the oxide film 2. Due to the increased weight of the interface, fixed oxide charge, and interface trap density, the device characteristics adversely affect reliability.
상술한 종래의 방법 중에서 게이트 절연막을 특성 측면에서 가장 우수한 방법은 1기압 O2분위기에서 전기로를 이용하는 산화막을 성장시키고, N2O분위기의 전기로에서 열처리 하거나 급속열처리법(RTA)으로 열처리하는 방법이다. O2와 N2O를 혼합한 분위기에서 열전기로나 급속열처리 장치를 이용하여 산화막을 성장시키는 방법도 우수한 게이트 절연막을 얻을 수 있다.Among the conventional methods described above, the best method in terms of the characteristics of the gate insulating film is to grow an oxide film using an electric furnace in an atmosphere of 1 atm O 2 , and heat-treat it in an electric furnace in an N 2 O atmosphere or by rapid thermal treatment (RTA). . The gate insulating film excellent in the method of growing an oxide film using a thermoelectric furnace or a rapid heat treatment apparatus in a mixed atmosphere of O 2 and N 2 O can also be obtained.
그러나, 제조 공정상의 측면에서, 상기 방법들을 모두 1기압에서 공정을 진행하기 때문에 높은 공정온도와 많은 공정시간이 필요하며, 공정중에 불순물의 재분포가 많이 일어나는 문제점이 있다.However, in terms of the manufacturing process, since all the above processes are performed at 1 atmosphere, a high process temperature and a large process time are required, and there is a problem in that redistribution of impurities occurs a lot during the process.
본 발명은 이러한 문제점들을 감안하여 안출된 것으로서, 그 목적은 단순한 공정을 통하여 소자의 짧은-채널 효과와 게이트 절연막의 신뢰성을 확보함과 동시에 공정시간을 단축시키고 저온 고정이 가능한 게이트 절연막의 형성방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a method of forming a gate insulating film capable of shortening a process time and fixing a low temperature while securing a short-channel effect and a reliability of a gate insulating film through a simple process. To provide.
상기 목적에 부응하는 본 발명의 특징은 상압보다 높은 2기압 내지 100기압의 산소 분위에서 열전기로 또는 급속 열처리장치를 이용하여 산화막을 성장시키고, 성장된 산화막을 1기압의 상압 또는 2기압 내지 100기압인 고압의 N2O 분위기에서 열처리 공정을 수행함으로써, 게이트 절연막의 신뢰성을 최대로 확대하면서 공정 온도를 낮추고 공정시간을 단축시키는 것이다. 또한, 게이트 절연막과 기판과의 계면에 질소를 효과적으로 주입하여 p+다결정 실리콘에 의한 게이트 형성시 불순물인 붕소가 채널영역으로 주입되는 것을 억제시킨다. 상기 열처리 가스인 N2O 대신에 불소, 탄소, 또는 염소가 포함된 가스를 사용할 수 있다.Features of the present invention to meet the above object is to grow an oxide film using a thermoelectric or a rapid heat treatment apparatus in the oxygen atmosphere of 2 to 100 atmospheres higher than the normal pressure, and the grown oxide film is 1 atm or 2 to 100 atmospheres By performing a heat treatment process in a phosphorous high-pressure N 2 O atmosphere, the process temperature is lowered and the process time is shortened while maximizing the reliability of the gate insulating film. In addition, nitrogen is effectively injected into the interface between the gate insulating film and the substrate to suppress the implantation of boron, which is an impurity, into the channel region during gate formation by p + polycrystalline silicon. Instead of N 2 O, which is the heat treatment gas, a gas containing fluorine, carbon, or chlorine may be used.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 보다 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도(a)∼(b)는 본 발명의 일실시예에 의해 MOSFET의 게이트 절연막을 형성시키는 방법을 나타낸 공정단면도이다. 제3도(a)를 참조하여, 2기압 내지 100기압의 O2 분위기에서 열전기로를 이용하여 산화막을 형성함으로써, 낮은 온도와 짧은 시간 동안에 공정을 진행시킬 수 있다.3A to 3B are process cross-sectional views showing a method of forming a gate insulating film of a MOSFET according to an embodiment of the present invention. Referring to FIG. 3 (a), by forming an oxide film using a thermoelectric furnace in an O 2 atmosphere of 2 to 100 atmospheres, the process can be performed at a low temperature and for a short time.
이때, 2기압 내지 100기압의 O2분위기와 낮은 온도도에서 산화막을 성장되기 때문에 실이콘 기판과 산화막 계면 부근에 과잉 실리콘이 많이 축적되어 결함이 많이 생성되어서, 1기압의 O2분위기와 고온에서 산화막을 성장시키는 경우 보다 고정 전하와 표면 트랩 밀도가 더욱 증가한다. 그 결과, 2기압 내지 100기압의 O2분위기와 낮은 온도에서 성장시킨 산화막을 게이트 절연막으로 사용할 수는 없다. 상기의 방법으로 성장된 산화막의 고정전하와 표면트랩 밀도를 줄여서 산화막을 신뢰성을 향상시키기 위하여, 제3도(b)에 도시한 바와 같이, 1기압의 N2O 가스 분위기에서 급속 열처리를 진행한다.At this time, since the growth of the oxide film in Fig O 2 atmosphere and low temperature of 2 atm to 100 atm chamber icon substrate and the excess silicon accumulated a lot near the oxide interface be a lot of defects generated in the O 2 atmosphere and a high temperature of 1 atm In the case of growing the oxide film, the fixed charge and the surface trap density are further increased. As a result, an oxide film grown in an O 2 atmosphere of 2 to 100 atmospheres and at a low temperature cannot be used as the gate insulating film. In order to improve the reliability of the oxide film by reducing the fixed charge and the surface trap density of the oxide film grown by the above method, as shown in FIG. 3 (b), rapid heat treatment is performed in an atmosphere of N 2 O gas at 1 atmosphere. .
상기 공정을 수행함으로써, 계면 부근에 있는 결함이 감속하고, 질소가 계면에 축적되어 계면의 상태가 개선되어 신뢰성이 높은 절연막이 형성된다. 이때, 상술한 바와 같은 2기압 내지 100기압의 O2분위기에서의 산화막 성장에 의하여, 계면 부근에 결함이 많이 생성되어 있기 때문에 오히려 본 발명의 N2O 분위기에서의 열처리 공정이 종래의 경우보다 계면을 질소의 축적이 빠르게 일어난다. 따라서, 게이트 절연막(2)의 특성이 가장 양호할 때, 계면에 필요한 질소의 양을 최단시간에 확보할 수 있다. 그 결과, 계이트 절연막의 저온 성장이 가능하며, 공정시간을 단축시킬 수 있을 뿐만 아니라 열처리 조건(예를 들어, 열처리 온도 및 열처리 시간)을 개선시킬 수 있다.By performing the above process, defects near the interface are decelerated, nitrogen is accumulated at the interface, and the state of the interface is improved to form an insulating film having high reliability. At this time, since many defects are generated in the vicinity of the interface due to the growth of the oxide film in the O 2 atmosphere of 2 to 100 atmospheres as described above, the heat treatment process in the N 2 O atmosphere of the present invention is an interface rather than the conventional case. The accumulation of nitrogen occurs quickly. Therefore, when the characteristics of the gate insulating film 2 are the best, the amount of nitrogen required for the interface can be ensured in the shortest time. As a result, the low temperature growth of the gate insulating film is possible, the process time can be shortened, and the heat treatment conditions (for example, heat treatment temperature and heat treatment time) can be improved.
상기 산화막 형성 조건 대신에, 2기압 내지 100기압의 O2분위기에서 급속 열산화시킴으로써 본 발명의 목적을 보다 효과적으로 달성할 수도 있다. 그리고, 질소를 산화막(2)과 실리콘 기판(1)과의 계면에 주입시키기 위한 열처리 공정에서 1기압의 분위기 대신 2기압 내지 100기압의 분위기에서 열처리할 수 있다.Instead of the oxide film formation conditions, the object of the present invention may be more effectively achieved by rapid thermal oxidation in an O 2 atmosphere of 2 to 100 atmospheres. In the heat treatment process for injecting nitrogen into the interface between the oxide film 2 and the silicon substrate 1, the heat treatment may be performed in an atmosphere of 2 to 100 atmospheres instead of 1 atmosphere.
제4도(a)∼(b)는 본 발명의 다른 실시예에 의한 MOSFET 소자의 게이트 절연막 형성방법을 나타낸 공정단면도이다4A to 4B are process cross-sectional views showing a method of forming a gate insulating film of a MOSFET device according to another embodiment of the present invention.
제4도(a)에 도시한 바와 같이, 2기압 내지 100기압에서 O2와 N2O 가스를 혼합한 분위기하에서 열전기로를 이용하여 실리콘 기판(1) 상에 SiO2산화막(2)을 성장시킨다. 산화막 성장시, 열전기로 대신에 급속열처리 장치를 이용할 수도 있다. 이때, 역시 열산화(thermal oxidation) 온도가 낮기 때문에 계면에 고정 전하와 표면 트랩 밀도가 증가할 수 있다. 이러한 특성을 개선하기 위하여, 제4도(b)에 도시한 바와 같이, 1기압의 N2또는 O2가스 분위기에서 급속 열처리 공정(Rapid Thermal Annealing)을 수행한다. 열처리 공정 역시 상기 1기압의 분위기 대신 2기압 내지 100기압에서 동일한 가스 분위기하에서 급속 열처리 할 수 있다.As shown in FIG. 4 (a), the SiO 2 oxide film 2 is grown on the silicon substrate 1 using a thermoelectric furnace in an atmosphere of mixing O 2 and N 2 O gas at 2 atmospheres to 100 atmospheres. Let's do it. When the oxide film is grown, a rapid heat treatment device may be used instead of the thermoelectric furnace. At this time, since the thermal oxidation temperature is low, the fixed charge at the interface and the surface trap density may increase. In order to improve this characteristic, as shown in FIG. 4 (b), a rapid thermal annealing process is performed in an atmosphere of N 2 or O 2 gas at 1 atmosphere. The heat treatment process may also be rapid heat treatment under the same gas atmosphere at 2 to 100 atmospheres instead of the atmosphere of 1 atmosphere.
본 발명에서는 상기 게이트 절연막(2)과 실리콘 기판(1)과의 계면에 질소를 주입시키기 위한 열처리 공정 조건을 개선하기 위하여, 제1실시예에서의 N2O 가스 대신에 NO 또는 NO2가스를 사용한다. 또한, 상기 계면에 질소 대신에 불소, 탄소, 또는 염소를 주입할 수도 있기 때문에 상기의 주입원소가 포함된 가스들 예를 들어, NF3, CO2, CO, Cl2등의 가스를 사용할 수 있다.In the present invention, in order to improve the heat treatment process conditions for injecting nitrogen into the interface between the gate insulating film 2 and the silicon substrate 1, NO or NO 2 gas is used instead of the N 2 O gas in the first embodiment. use. In addition, since fluorine, carbon, or chlorine may be injected instead of nitrogen at the interface, gases including the injection element, for example, NF 3 , CO 2 , CO, Cl 2, or the like, may be used. .
이상 설명한 바와 같이, 본 발명에 의하여 형성된 게이트 절연막은 후속 공정시 발생할 수 있는 불순물 재분포를 최대한 억제시킬 수 있으며, 게이트 형성을 위한 p+다결정실리콘(또는 폴리사이드, 실리사이드) 사용시, 불순물인 붕소가 채널 영역으로 침투하는 것을 방지하는데 탁월한 효과를 발휘한다.As described above, the gate insulating film formed by the present invention can suppress the redistribution of impurities that may occur in subsequent processes, and boron, which is an impurity, is used when p + polycrystalline silicon (or polysides or silicides) for gate formation is used. Excellent effect in preventing penetration into the channel region.
따라서, 본 발명의 게이트 절연막 형성방법은 초고집적회로(ULSI)의 제작공정에 매우 유용하게 사용할 수 있다.Therefore, the gate insulating film forming method of the present invention can be very useful for the manufacturing process of the ultra high integrated circuit (ULSI).
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030616A KR0148034B1 (en) | 1994-11-21 | 1994-11-21 | Method for forming insulating film of mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030616A KR0148034B1 (en) | 1994-11-21 | 1994-11-21 | Method for forming insulating film of mosfet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019609A KR960019609A (en) | 1996-06-17 |
| KR0148034B1 true KR0148034B1 (en) | 1998-11-02 |
Family
ID=19398501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030616A KR0148034B1 (en) | 1994-11-21 | 1994-11-21 | Method for forming insulating film of mosfet |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0148034B1 (en) |
-
1994
- 1994-11-21 KR KR1019940030616A patent/KR0148034B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019609A (en) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304083B1 (en) | Method of manufacturing semiconductor device having MIS structure | |
| US7541246B2 (en) | Method of manufacturing semiconductor device | |
| JP4317523B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| US6228779B1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| JP2007258729A (en) | Novel process for forming reliable ultra-thin oxynitride | |
| US6642156B2 (en) | Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics | |
| JPH10256539A (en) | Semiconductor device and manufacturing method thereof | |
| US6794258B2 (en) | High-performance MOS transistor of LDD structure having a gate insulating film with a nitride central portion and oxide end portions | |
| KR100285995B1 (en) | Manufacturing method of MIS transistor | |
| JP2002151684A (en) | Semiconductor device and manufacturing method thereof | |
| US6060369A (en) | Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET | |
| KR0148034B1 (en) | Method for forming insulating film of mosfet | |
| JP3681525B2 (en) | Manufacturing method of semiconductor device | |
| KR100281135B1 (en) | Method for forming gate oxide film of semiconductor device | |
| Lin et al. | Leakage current, reliability characteristics, and boron penetration of ultra-thin (32-36/spl Aring/) O/sub 2/-oxides and N/sub 2/O/NO oxynitrides | |
| KR100280105B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100945648B1 (en) | Transistor in a semiconductor device and a method of manufacturing the same | |
| US7081419B2 (en) | Gate dielectric structure for reducing boron penetration and current leakage | |
| KR100298460B1 (en) | Method for fabricating of cmos device | |
| KR100605175B1 (en) | Method for fabricating the gate dielectric of semiconductor device | |
| KR100443789B1 (en) | Fabricating method of gate oxidation layer in semiconductor device | |
| JPH10242461A (en) | Semiconductor device and its manufacture | |
| JPH1126754A (en) | Semiconductor device and manufacture thereof | |
| KR100422325B1 (en) | Fabricating method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080428 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |