KR0144960B1 - A phase sync circuit of television receiver - Google Patents

A phase sync circuit of television receiver

Info

Publication number
KR0144960B1
KR0144960B1 KR1019940010351A KR19940010351A KR0144960B1 KR 0144960 B1 KR0144960 B1 KR 0144960B1 KR 1019940010351 A KR1019940010351 A KR 1019940010351A KR 19940010351 A KR19940010351 A KR 19940010351A KR 0144960 B1 KR0144960 B1 KR 0144960B1
Authority
KR
South Korea
Prior art keywords
signal
unit
switching
phase
blanking
Prior art date
Application number
KR1019940010351A
Other languages
Korean (ko)
Other versions
KR950035304A (en
Inventor
김준래
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940010351A priority Critical patent/KR0144960B1/en
Publication of KR950035304A publication Critical patent/KR950035304A/en
Application granted granted Critical
Publication of KR0144960B1 publication Critical patent/KR0144960B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

이 발명은 이중 스캐닝하는 텔레비젼 수상기의 위상동기회로에 관한 것이다.The present invention relates to a phase synchronization circuit of a television receiver for dual scanning.

이 텔레비젼 수상기의 위상 동기회로는 튜너의 채널 선택상태를 판단하고 정 채널시에는 동기신호 분리 및 위상 검출회로를 통과시키고, 공채널 또는 약 전계시에는 블랭킹 신호에 의한 위상동기맞춤의 한계를 극복하도록 바이패스시키는 스위칭회로와, 스위칭 회로를 온-오프시키는 마이크로 컴퓨터를 구비하고 있다. 또한, 아날로그 복합영상신호를 디지탈 신호로 바꿔지는 디지탈 신호 처리부, 편향부 및 색차 매트릭스 회로를 구비하고 있다. 따라서, 공채널시 및 약 전계시의 화면의 수평적 흐름을 효과적으로 방지할수 있는 효과가 있다.The phase synchronization circuit of the television receiver determines the channel selection state of the tuner, passes the synchronization signal separation and phase detection circuits in the constant channel, and overcomes the limitations of phase synchronization by the blanking signal in the empty channel or weak electric field. A switching circuit for bypassing and a microcomputer for turning on and off the switching circuit are provided. Also, a digital signal processing unit, a deflection unit, and a color difference matrix circuit which converts the analog composite video signal into a digital signal are provided. Therefore, there is an effect that can effectively prevent the horizontal flow of the screen during the empty channel and the weak electric field.

Description

텔레비젼 수상기의 위상 동기회로Phase Synchronization Circuit of Television Receiver

제1도는 종래의 텔레비젼 수상기의 위상 동기회로,1 is a phase synchronization circuit of a conventional television receiver,

제2도는 이 발명에 따른 텔레비젼 수상기의 위상 동기회로,2 is a phase synchronization circuit of a television receiver according to the present invention;

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11:신호처리부 12:동기분리기11: signal processor 12: synchronous separator

13:위상 검출기 14,19,26:로우패스필터 및13: Phase detector 14,19,26: low pass filter and

전압 제어 발진부(LPE/VCO)Voltage controlled oscillator (LPE / VCO)

15:단안정기 16:블랭킹 신호 발생부15: mono-stabilizer 16: blanking signal generator

17:합산기 18:위상 검출기17: summer 18: phase detector

20,21,22:분주기 23:디지탈 신호 처리부20, 21, 22: Divider 23: Digital signal processor

27:플라이백 트랜스 포머(FBT) 40:편향부27: Flyback transformer (FBT) 40: deflection part

50,60:스위칭부50, 60: switching part

이 발명은 텔레비젼 수상기의 위상 동기회로에 관한 것으로서, 보다 상세하게는 이중 스캐닝하는 기능을 채택하고 있는 텔레비젼 수상기에 사용되는 위상 동기회로(Phase Locked Loop)에 있어서 공채널 및 약 전계인 경우 화면이 불안정하게 수평으로 흐르는 것을 방지할 수 있는 텔레비젼 수상기의 위상 동기회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase synchronization circuit of a television receiver, and more particularly, to a phase locked circuit used in a television receiver adopting a dual scanning function. It relates to a phase synchronization circuit of a television receiver capable of preventing horizontally flowing.

일반적으로, 텔레비젼의 동기회로는 복합영상신호가 입력될때는 이 복합영상신호에 포함된 동기신호를 동기분리기를 통하여 분라한 후 편향회로를 거쳐 동기를 맞추어 줄수 있지만, 공채널(Empty channel)또는 약 전계시에는 동기를 분리할 수 없거나 제대로 분리되지 않아 결과적으로 화면이 흐르는 현상이 발생된다. 이것은, 이중 스캔닝을 행하는 TV 시스템에 특히 많이 나타난다.In general, when a composite video signal is input, a synchronization circuit of a television can divide the synchronization signal included in the composite video signal through a synchronization separator and then synchronize the synchronization signal through a deflection circuit. In the electric field, the synchronization cannot be separated or is not separated properly, resulting in a phenomenon that the screen flows. This is particularly common in TV systems that do double scanning.

이와같은 현상을 종래의 위상 동기회로인 제1도를 참조하여 보다 상세하게는 설명하면 다음과 같다.This phenomenon is described in more detail with reference to FIG. 1, which is a conventional phase synchronization circuit.

제1도에 도시된 바와같이, 종래의 위상 동기회로는 크게 동기분리 및 신호 처리부(10), 디지탈 처리부(30), 편향부(40)으로 나눠진다. 먼저, 동기분리 및 신호 처리부(10)에서는 전단으로부터 입력된 아날로그 복합여상신호가 신호 처리부(11)에서 신호 처리가 행해진후 합산기(17)로 보내어지는 한편, 동기신호를 분리하는 동기분리기(12)로 보내어진다. 동기 분리기(12)에서 분리된 동기신호는 위상 검출기(13)에서 위상이 검출되는데, 이 검출 동작은 적분기인 로우패스필터 및 전압 제어발진기(14)로부터 출력된 후 단안정기(15)를 거쳐 귀환된 신호와 상술한 동기신호와 비교 검출되는 과정으로 이루어진다. 이와같이 검출된 동기신호(fh)는 디지탈 처리부(30)내의 위상 검출기(18)에서 위상이 재차 검출되는데, 상술한 동기분리 및 신호 처리부(10)에서와 마찬가지로 로우패스필터 및 제어전압 발진기(19)의 출력신호가 분주기(20,21)를 거쳐 귀환되는 신호와 비교 검출된다. 또한, 디지탈 처리부(30)에서는 상술한 로우패스필터 및 제어전압 발진기(19)의 출력신호를 이용하여 클럭신호를 만들거나 수평동기신호(fh)를 만든다. 또한, 디지탈 처리부(30)내의 디지탈 신호 처리부(23)는 상술한 신호 처리부(11)로부터 출력된 Y, R-Y, B-Y 신호를 디지탈 신호로 처리한 후 이중(double)으로 색차(RGB) 메트릭스부(24)로 내보낸다. 또한, 분주기(20)을 거친“2fh 신호는 편향부(40)로 입력되는데, 상기 ”2fh 신호는 그 내부에 있는 위상 검출기(25)에서 전술한 바와같이 로우패스필터 및 전압 제어발진부(26)와 플라이백트랜스포머(27)를 통하여 궤환된 신호와 위상이 비교검출된다.As shown in FIG. 1, a conventional phase synchronization circuit is largely divided into a synchronization separation and signal processor 10, a digital processor 30, and a deflector 40. FIG. First, in the sync separation and signal processing section 10, the analog composite image signal input from the front end is sent to the summer 17 after signal processing is performed in the signal processing section 11, and the sync separator 12 for separating the sync signal. Is sent). The phase of the synchronization signal separated by the synchronous separator 12 is detected by the phase detector 13, and this detection operation is output from the integrator low pass filter and the voltage controlled oscillator 14 and then returned via the monostable 15. And comparing the detected signal with the above-described synchronization signal. As described above, the detected phase synchronization signal fh is detected again by the phase detector 18 in the digital processing unit 30. The low pass filter and the control voltage oscillator 19 are similar to those of the synchronous separation and signal processing unit 10 described above. The output signal of is compared with the signal fed back through the divider 20, 21 and detected. In addition, the digital processor 30 generates a clock signal or a horizontal synchronous signal fh by using the output signal of the low pass filter and the control voltage oscillator 19 described above. In addition, the digital signal processing unit 23 in the digital processing unit 30 processes the Y, RY, and BY signals output from the signal processing unit 11 described above as digital signals, and then doubles the color matrix (RGB) matrix unit ( To 24). In addition, the "2fh signal, which has passed through the divider 20, is input to the deflection unit 40, and the" 2fh "signal is a low pass filter and a voltage controlled oscillator 26 as described above in the phase detector 25 therein. ) And the signal and phase feedbacked through the flyback transformer 27 are compared and detected.

이러한 상황에서, 공채널시나 약 전계인 경우에는 동기분리 및 신호 처리부(10)에서 동기분리가 제대로 이루어지지 않게 된다. 즉, 동기분리기(12)에서 동기가 존재하지 않으면 상기 동기분리 및 신호처리부(10)는 프리런닝(Free Running) 하게 되고, 결과적으로 블랭킹 처리되어 블랭킹 신호 발생부(16)에 의해 블랭킹 신호가 만들어진다. 그러나, 이러한 블랭킹 신호는 상술한 바 있는 디지탈처리부(30)까지는 정확성이 어느정도 보장되어 동기기능을 수행하지만, 편향부(40)의 위상동기회로에서는 매우 불안정하게 된다. 이러한 동기의 불안정은 화면이 수평으로 흐르게 한다.In such a situation, in the case of an empty channel or a weak electric field, the synchronization separation and the signal processing unit 10 may not be properly performed. That is, if no synchronization exists in the synchronization separator 12, the synchronization separation and signal processing unit 10 is free running, and as a result, the blanking signal is generated by the blanking signal generator 16. . However, such a blanking signal has a certain degree of accuracy up to the digital processing unit 30 as described above, and performs a synchronization function, but becomes very unstable in the phase synchronization circuit of the deflection unit 40. This instability of synchronization causes the screen to flow horizontally.

이 발명은 상술한 문제점을 해결하기 위하여 고안된 것으로서, 이 발명의 목적은 공채널 및 약 전계인 경우 발생되는 동기 불안정에 기인한 화면의 흐름을 방지할 수 있는 위상 동기회로를 제공함에 있다. 상기 목적을 달성하기 위한 이 발명의 특징은, 튜너로부터 입력되는 아날로그 복합영상신호의 동기를 맞추어주는 이중 스캐닝하는 텔레비젼 수상기의 위상동기회로에 있어서, 상기 튜너의 튜닝상태를 검출하는 마이크로 컴퓨터와, 상기 마이크로 컴퓨터의 제어신호에 의해 스위칭되고, 공채널 및 약 전계시에는 화면의 수평적 흐름을 방지하도록 동기 분리되지 않고 신호 처리만 행해지도록 스위칭되는 적어도 하나 이상의 스위칭 수단을 구비하여 된 점에 있다.SUMMARY OF THE INVENTION The present invention has been devised to solve the above problems, and an object of the present invention is to provide a phase synchronization circuit capable of preventing the flow of a screen due to synchronization instability generated in the case of a co-channel and a weak electric field. A feature of this invention for achieving the above object is a microcomputer for detecting a tuning state of a tuner in a phase-synchronizing circuit of a dual scanning television receiver for synchronizing an analog composite video signal input from a tuner, and At least one switching means is switched by a control signal of a microcomputer, and is switched so that only signal processing is performed without being synchronously separated to prevent horizontal flow of the screen during empty channels and weak electric fields.

이하, 이 발명에 따른 텔레비젼 수상기의 위상 동기회로의 바람직한 일실시예를 첨부도면에 의거 상세히 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of a phase synchronization circuit of a television receiver according to the present invention will be described in detail below with reference to the accompanying drawings.

제2도는 이 발명에 따른 텔레비젼 수상기의 위상동기회로로서, 상술한 종래의 기술인 제1도와의 차이점은 동기분리기(12) 및 디지탈 신호 처리부(23)의 전단에 스위칭 회로가 부가된 점이다. 따라서, 전술한 바 있는 종래의 기술란과 중복되는 부분의 설명은 피하기로 한다.2 is a phase synchronization circuit of a television receiver according to the present invention. The difference from the above-described conventional art 1 is that a switching circuit is added to the front end of the synchronous separator 12 and the digital signal processor 23. Therefore, description of portions overlapping with the above-described prior art columns will be avoided.

제2도에 도시된 바와같이, 튜너(도시되지 않음)로부터 입력되는 아날로그 복합영상신호는 신호처리부(11), 동기분리부(12)와, 디지틀 신호 처리부(23) 전단에 설치된 제1 및As shown in FIG. 2, the analog composite video signal input from a tuner (not shown) includes first and second signals disposed in front of the signal processor 11, the sync separator 12, and the digital signal processor 23.

제2 스위칭부(50,60)로 입력된다. 상기 복합영상신호의 입력에 대한 스위칭 작용을 제3도를 참조하여 설명하면, 증폭 트랜지스터(Q1)의 출력단자인 에미터 단자와 접속되어 있는 스위칭 트랜지스터(Q2)는 캐패시터(C1)을 통하여 동기분리기(32)와 접속됨과 동시에 그 베이스 단자가 마이크로 컴퓨터(31)의 제어 펄스신호에 작동되도록 접속되어 있으며, 아울러 고정 바이어스 전압 Vcc2가 인가되어 있다. 따라서, 튜너(도시되지 않음)와 접속된 마이크로 컴퓨터(31)의 제어신호에 의해 스위칭 온/오프 동작을 하게된다. 즉, 튜너로부터 채널선택이 이루어지고, 정채널임이 판명되면 마이크로 컴퓨터(31)은 NPN 트랜지스터(Q2)의 베이스 단자로 하이레벨 신호를 내보내면 스위칭 회로인 트랜지스터(Q2)는 스위칭-온된다. 물록, 그 반대인 경우인 공채널시 및 약 전계시에는 로우레벨 신호를 내보내어 스위칭-오프시킨다. 한편, 제2 스위칭부(60)는 제1 스위칭부(50)와 마찬가지의 구조로 구성되어 있지만, 편의상 상징적인 스위칭 회로로 도시한 것은 전술한 제1 스위칭부와 동일한 방식으로 동작하므로 자세하게 나타내지 않았다. 그러나, 마이크로 컴퓨터(31)의 제어 펄스신호에 따라 제1 스위칭 단자 또는 제2 스위칭 단자가 선택되도록 구성되어 있다. 따라서, 전체적으로 종합해보면 정채널이 선택되어 튜닝신호가 입력되면 트랜지스터 Q2가 스위칭-온 됨에 따라 제1 스위칭부는 온되고, 제2 스위칭부는 제2 단자, 즉 합산기(17)로부터의 신호를 인가받도록 선택된다. 그와 반대로 공채널 또는 약 전계시에는 전술한 바와같이 제1 스위칭부(50)가 스위칭-오프되고, 제2 스위칭부는 제1 단자를 선택한다. 즉, 제1 단자가 접속됨으로써, 복합영상신호가 전술한 동기분리 및 신호 처리부(10)를 거치지 않도록 바이패스된다. 그 결과, 동기 분리기(12)에서 동기가 존재하지 않을 경우 동기분리 및 신호처리부(10)의 프리런닝(Free Running)이 발생됨으로 인한 블랭킹신호가 만들어지는 현상이 없다. 따라서, 화면이 수평적으로 흐르지 않게 된다. 이러한 스위칭 회로 동작에 의해 적절히 선택된 신호는 동기 분리기(12) 및 디지탈 처리부(30)내의 위상 검출기(18)와 디지탈 신호 처리부(23)을 각각 거쳐 다시 위상검출되거나 신호처리된다. 즉, 디지탈 신호 처리부(23)의 출력신호인 이중 Y, R-Y, B-Y 신호는 전술한 수평동기신호 fh가 분주되어 만들어진 클럭(CLK) 신호에 의해 주기적으로 색차(RGB) 메트릭스부(24)로 보내어지거나, 디지탈 처리부(30)내의 로우패스필터 및 전압 제어발생기(19)와 분주기(20)을 거쳐 2배의 동기신호 2fh가 만들어져 공채널 및 약 전계시에 블랭킹 신호에 의해 영향을 받을수 있는 편향부(40)내의 위상 동기회로(PLL)에 의해 다시 위상검출된다.Input to the second switching unit (50, 60). Referring to FIG. 3, the switching action of the composite image signal is input. The switching transistor Q2 connected to the emitter terminal, which is an output terminal of the amplifying transistor Q1, is connected to the synchronous separator through the capacitor C1. At the same time as the reference numeral 32, the base terminal is connected to operate the control pulse signal of the microcomputer 31, and a fixed bias voltage Vcc2 is applied. Therefore, the switching on / off operation is performed by the control signal of the microcomputer 31 connected to the tuner (not shown). That is, when channel selection is made from the tuner and it is found to be a positive channel, the microcomputer 31 sends a high level signal to the base terminal of the NPN transistor Q2, and the transistor Q2, which is a switching circuit, is switched on. Of course, in the case of the empty channel and vice versa, a low level signal is sent to switch off. On the other hand, the second switching unit 60 is configured in the same structure as the first switching unit 50, but for convenience shown in the symbol switching circuit is shown in detail because it operates in the same manner as the above-described first switching unit. . However, the first switching terminal or the second switching terminal is selected in accordance with the control pulse signal of the microcomputer 31. Therefore, as a whole, when the positive channel is selected and the tuning signal is input, the first switching unit is turned on as the transistor Q2 is switched on, and the second switching unit is adapted to receive a signal from the second terminal, that is, the summer 17. Is selected. On the contrary, in the case of the co-channel or weak electric field, as described above, the first switching unit 50 is switched off, and the second switching unit selects the first terminal. That is, by connecting the first terminal, the composite video signal is bypassed so as not to pass through the above-described sync separation and signal processing unit 10. As a result, when there is no synchronization in the synchronization separator 12, there is no phenomenon in which a blanking signal is generated due to the synchronization separation and the free running of the signal processing unit 10. Therefore, the screen does not flow horizontally. The signal selected appropriately by this switching circuit operation is phase-detected or signal-processed again via the phase detector 18 and the digital signal processor 23 in the synchronous separator 12 and the digital processor 30, respectively. That is, the dual Y, RY, and BY signals, which are output signals of the digital signal processor 23, are periodically sent to the color difference RGB matrix unit 24 by the clock CLK signal generated by dividing the above-described horizontal synchronization signal fh. Or a double synchronization signal 2fh is generated through the low pass filter and voltage control generator 19 and the divider 20 in the digital processing unit 30, and the deflection may be affected by the blanking signal during the empty channel and the weak electric field. Phase detection is again performed by the phase synchronization circuit PLL in the unit 40.

이상 설명한 바와같이, 이 발명에 따른 이중 스캐닝하는 텔레비젼 수상기의 위상 동기회로에 의하면 공채널시 또는 약 전계시에 발생되는 수평 위상동기 불안에 의한 화면의 흐름현상을 효과적으로 방지할 수 있는 효과가 있다.As described above, according to the phase-synchronization circuit of the double-scanning television receiver according to the present invention, there is an effect that can effectively prevent the flow of the screen caused by the horizontal phase synchronization instability generated during the empty channel or weak electric field.

Claims (2)

튜너로부터 입력되는 아날로그 복합영상신호를 처리하여 휘도신호(Y)와 색차신호(R-Y, B-Y)를 분리하는 신호처리부(11)와, 상기 복합영상신호로부터 분리된 동기신호로부터 블랭킹신호를 발생하는 블랭킹신호 발생부(16)와, 상기 신호처리부(11)에서 발생된 휘도신호(Y) 및 색차신호(R-Y, B-Y)를 상기 블랭킹 신호 발생부(16)에서 발생된 블랭킹 신호와 합산하는 합산부(17)와, 상기 합산부(17)에서 합산된 영상신호를 디지탈로 신호 처리하여 매트릭스부로 출력하는 디지탈 처리부(30)를 포함하는 이중으로 스캐닝하는 텔레비젼 수상기의 위상동기회로에 있어서, 상기 튜너의 튜닝 상태를 검출하여 스위칭 및 선택 제어신호를 출력하는 마이크로컴퓨터(31): 상기 마이크로컴퓨터(31)로부터 출력된 스위칭 제어신호에 근거하여 상기 블랭킹 신호 발생부에 상기 복합영상신호의 입력여부를 스위칭하는 스위칭부(50); 및 상기 마이크로컴퓨터(31)로부터 출력된 선택제어신호에 근거하여 상기 복합영상신호와 상기 합산부(17) 출력을 선택적으로 상기 디지탈 처리부(30)로 출력하는 선택부(60)를 포함하는 것을 특징으로 하는 텔레비젼 수상기의 위상동기회로.A signal processor 11 for processing the analog composite video signal input from the tuner to separate the luminance signal Y and the chrominance signal RY, BY, and blanking for generating a blanking signal from the synchronization signal separated from the composite video signal. A summation unit for adding up the signal generation unit 16 and the luminance signal Y and the color difference signals RY and BY generated by the signal processing unit 11 with the blanking signal generated by the blanking signal generation unit 16 ( And a digital processing unit 30 for digitally processing the video signals summed by the adding unit 17 and outputting them to the matrix unit, wherein the tuning of the tuner is performed. A microcomputer 31 which detects a state and outputs a switching and selection control signal: The compounding unit generates the blanking signal generation unit based on a switching control signal output from the microcomputer 31. Switching unit 50 for switching the input of the phase signal; And a selection unit 60 for selectively outputting the composite image signal and the summation unit 17 output to the digital processing unit 30 based on the selection control signal output from the microcomputer 31. A phase synchronization circuit of a television receiver. 제1항에 있어서, 상기 마이크로컴퓨터(31)는 공채널 및 약전계시에 상기 스위칭부(50)를 오프시키기 위한 스위칭 제어신호를 출력하는 것을 특징으로 하는 수상기의 위상동기회로.2. The phase synchronizing circuit as set forth in claim 1, wherein said microcomputer (31) outputs a switching control signal for turning off said switching unit (50) in the empty channel and the weak electric field.
KR1019940010351A 1994-05-12 1994-05-12 A phase sync circuit of television receiver KR0144960B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010351A KR0144960B1 (en) 1994-05-12 1994-05-12 A phase sync circuit of television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010351A KR0144960B1 (en) 1994-05-12 1994-05-12 A phase sync circuit of television receiver

Publications (2)

Publication Number Publication Date
KR950035304A KR950035304A (en) 1995-12-30
KR0144960B1 true KR0144960B1 (en) 1998-07-15

Family

ID=19382919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010351A KR0144960B1 (en) 1994-05-12 1994-05-12 A phase sync circuit of television receiver

Country Status (1)

Country Link
KR (1) KR0144960B1 (en)

Also Published As

Publication number Publication date
KR950035304A (en) 1995-12-30

Similar Documents

Publication Publication Date Title
US6441860B1 (en) Video signal processing apparatus
US4025952A (en) Vertical synchronizing circuit
US4660084A (en) Television receiver with selectable video input signals
US5206728A (en) Television system having an ultrablack video signal blanking level for an on-screen character display
US3715499A (en) Dual mode automatic frequency controlled oscillator system
KR100717236B1 (en) Video signal processing circuit
JPH09135456A (en) Video display device
KR0144960B1 (en) A phase sync circuit of television receiver
KR100307010B1 (en) Combines the clamp circuit and the synchronous separator.
EP0899717B1 (en) Phase-locked loop circuit
US5099315A (en) Circuit for separating luminance and chrominance signals from a composite video signal
US4337478A (en) Composite timing signal generator with predictable output level
KR100829764B1 (en) System, method and apparatus for sandcastle signal generation in a television signal processing device
GB2102237A (en) Chrominance signal processing circuits
KR920003713B1 (en) Picture display apparatus
US5122865A (en) Chroma key signal generator for a video editing apparatus
JP2760565B2 (en) Time shift detection circuit
US4183049A (en) Tint control signal generator for color television receiver
KR910009089B1 (en) Phae locked loop circuit
KR970001901Y1 (en) Auto-control circuit for y/c signal delay time
KR0139182B1 (en) Osd method and apparatus
JPH0728775Y2 (en) Synchronous pull-in circuit of television receiver
JPH08251445A (en) Weak electric field detection circuit
KR0122950Y1 (en) Sub-picture color signal detection stability circuit
JP2586639Y2 (en) Video signal processing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee