KR0139182B1 - Osd method and apparatus - Google Patents
Osd method and apparatusInfo
- Publication number
- KR0139182B1 KR0139182B1 KR1019930004887A KR930004887A KR0139182B1 KR 0139182 B1 KR0139182 B1 KR 0139182B1 KR 1019930004887 A KR1019930004887 A KR 1019930004887A KR 930004887 A KR930004887 A KR 930004887A KR 0139182 B1 KR0139182 B1 KR 0139182B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- synchronization
- synchronous
- screen display
- deflection
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
Abstract
본 발명은 무신호시 발생되는 온스크린디스플레이신호의 떨림을 방지하기 위한 방법 및 그 장치에 관한 것으로서, 복합영상신호로부터 제1동기신호를 분리하는 동기분리부와, 동기분리부로부터 인가되는 제1동기신호를 이용하여 복합영상신호의 무신호여부를 검출하고, 검출결과에 대응되는 제어신호를 발생하는 무신호검출부와, 무신호검출부의 제어신호에 따라 온(ON)·오프(OFF)되는 스위칭부와, 동기분리부로부터 제1동기신호가 인가되면 제1동기신호에 위상동기된 제2동기신호 및 편향신호를 발생하고 제1동기신호가 인가되지 않으면 자가발진에 의한 제3동기신호 및 편향신호를 발생하는 편향신호발생부와, 편향신호발생부로부터 인가되는 동기신호에 동기되어 온스크린디스플레이신호를 출력하는 OSD부에 의해 구현된다.The present invention relates to a method and an apparatus for preventing the shaking of an on-screen display signal generated during no signal, comprising: a synchronous separator for separating a first synchronous signal from a composite video signal and a first applied from the synchronous separator; Switching ON / OFF according to the control signal of the non-signal detection unit and the non-signal detection unit which detects whether or not the composite video signal is non-signaled using the synchronization signal, and generates a control signal corresponding to the detection result. And a second synchronization signal and a deflection signal which are phase synchronized to the first synchronization signal when the first synchronization signal is applied from the synchronization separator, and the third synchronization signal and the deflection caused by the self oscillation when the first synchronization signal is not applied. A deflection signal generator for generating a signal and an OSD unit for outputting an on-screen display signal in synchronization with a synchronization signal applied from the deflection signal generator.
Description
제1도는 종래의 온스크린디스플레이 장치의 일 실시예를 나타내는 블록도.1 is a block diagram showing an embodiment of a conventional on-screen display device.
제2도는 본 발명에 따른 온스크린디스플레이 장치에 대한 일 실시예를 나타내는 블록도.2 is a block diagram showing an embodiment of an on-screen display device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 입력신호선택부20: 동기분리부10: input signal selection unit 20: synchronization separation unit
30: 무신호검출부31:F/V변환기30: no signal detector 31: F / V converter
32: 저역통과필터33: 기준전압설정기32: low pass filter 33: reference voltage setter
34,35: 비교기36: 마이콤34, 35: Comparator 36: Micom
40: 스위칭부50: 편향신호발생부40: switching unit 50: deflection signal generating unit
60: OSD부70: 영상신호처리부60: OSD unit 70: Image signal processing unit
80: 매트릭스90: 브라운관80: matrix 90: CRT
[발명의 명칭][Name of invention]
본 발명은 복합영상신호에 온스크린디스플레이신호를 합성하여 디스플레이하는 온스크린디스플레이 방법 및 그 장치에 관한 것으로, 특히 복합영상신호가 무신호일 경우에 온스크린디스플레이의 떨림을 방지하기 위한 온스크린디스플레이 방법 및 그 장치에 관한 것이다.The present invention relates to an on-screen display method and apparatus for synthesizing and displaying an on-screen display signal to a composite video signal, in particular an on-screen display method for preventing the shaking of the on-screen display when the composite video signal is no signal To the device.
일반적으로 텔레비젼 화면상에 문자(숫자)데이타 등을 나타내기 위해 온스크린디스플레이장치를 이용하고 있으며, 온스크린디스플레이장치의 동작은 영상신호를 화면전체에 주사하기 위한 편향신호와 동기되어 이루어진다.In general, an on-screen display device is used to display character (number) data or the like on a television screen, and the operation of the on-screen display device is synchronized with a deflection signal for scanning an image signal over the entire screen.
제1도는 종래의 온스크린디스플레이장치의 일 실시예를 나타내는 블록도이다.1 is a block diagram showing an embodiment of a conventional on-screen display device.
종래의 온스크린디스플레이장치는, TV신호와 비데오신호 중 어느 하나를 선택하여 출력하는 입력신호선택부(10)를 구비하고 있다. 입력신호선택부(10)의 신호출력단에는 인가되는 복합영상신호에서 동기신호를 분리하여 출력하는 동기분리부(20)가 연결되어 있다. 동기분리부(20)의 출력단에는 위상동기루프(Phase Locked Loop)와 편향회로를 내장하여 동기분리부(20)로부터의 동기신호를 위상동기시켜 출력하며 수평·수직편향전류를 발생하는 편향신호발생부(50)가 연결되어 있다. 편향신호발생부(50)의 동기신호에 따라 온스크린디스플레이를 위한 신호(이하 “OSD”신호라 함)을 매트릭스(80)로 출력하는 OSD부(60)가 구비된다. 또한, 입력신호선택부(10)의 신호출력단에는 인가되는 복합영상신호에서 영상신호를 분리하여 출력하는 영상신호처리부(70)가 동기분리부(20)와 병렬로 연결된다. 영상신호처리부(70)로부터 출력하는 영상신호와 OSD부(60)로부터 출력하는 OSD신호를 합성하여 브라운관(90)에 인가하는 매트릭스(80)가 구비된다. 브라운관(90)은 편향신호발생부(50)의 편향전류를 입력받아 영상신호와 OSD신호를 수직·수평으로 편향시키도록 구성되어 있다.The conventional on-screen display device includes an input signal selector 10 for selecting and outputting any one of a TV signal and a video signal. The signal output terminal of the input signal selector 10 is connected to a synchronization separator 20 for separating and outputting a synchronization signal from a composite video signal applied thereto. A phase locked loop and a deflection circuit are built in the output stage of the synchronous separator 20 so that the synchronous signal from the synchronous separator 20 can be phase-synchronized and output to generate horizontal and vertical deflection currents. The part 50 is connected. The OSD unit 60 for outputting a signal for the on-screen display (hereinafter referred to as an “OSD” signal) to the matrix 80 according to the synchronization signal of the deflection signal generator 50 is provided. In addition, an image signal processing unit 70 that separates and outputs an image signal from a composite image signal applied to the signal output terminal of the input signal selection unit 10 is connected in parallel with the synchronization separation unit 20. A matrix 80 for synthesizing the video signal output from the image signal processing unit 70 and the OSD signal output from the OSD unit 60 and applying the same to the CRT 90 is provided. The CRT 90 is configured to receive a deflection current of the deflection signal generator 50 to deflect the video signal and the OSD signal vertically and horizontally.
이와 같이 구성된 종래의 온스크린디스플레이장치를 상세히 설명하면, 입력신호선택부(10)는 TV신호 및 비데오신호 중의 어느 하나를 소정의 제어신호에 따라 선택하여 동기분리부(20)와 영상신호처리부(70)로 각각 인가한다. 동기분리부(20)는 인가된 복합영상신호로부터 수평동기신호와 수직동기신호를 분리하여 편향신호발생부(50)로 출력한다. 편향신호발생부(50)는 입력되는 수평·수직동기신호를 위상동기루프(Phase Loked Lood; 이하 PLL)로 위상동기시켜 안정화된 수평·수직동기신호에 동기되는 수평·수직편향전류를 브라운관(90)에 인가한다. OSD부(60)는 편향신호발생부(50)로부터 출력되는 수평·수직동기신호에 동기되는 OSD신호를 매트릭스(80)로 출력한다.Referring to the conventional on-screen display device configured as described above in detail, the input signal selector 10 selects any one of the TV signal and the video signal according to a predetermined control signal, the synchronization separator 20 and the image signal processor ( 70) respectively. The synchronizing separator 20 separates the horizontal synchronizing signal and the vertical synchronizing signal from the applied composite image signal, and outputs them to the deflection signal generator 50. The deflection signal generator 50 phase-locks the input horizontal and vertical synchronous signals into a phase locked loop (hereinafter referred to as a PLL) to output horizontal and vertical deflection currents synchronized with the stabilized horizontal and vertical synchronous signals. ) Is applied. The OSD unit 60 outputs an OSD signal synchronized with the horizontal and vertical synchronization signals output from the deflection signal generator 50 to the matrix 80.
그리고, 영상신호처리부(70)는 입력신호선택부(10)로부터 인가된 복합영상신호로부터 2개의 색차신호(R-Y,G-Y)와 휘도신호(Y)를 분리해 낸다. 매트릭스(80)는 영상신호처리부(70)로부터 출력된 색차신호(R-Y,G-Y) 및 휘도신호(Y)와, OSD부(60)로부터 인가되는 OSD신호를 합성하여 브라운관(90)에 인가한다. 브라운관(90)은 편향신호발생부(50)로부터 인가된 편향전류를 이용하여 영상신호 및 OSD신호를 화면상에 주사한다.The video signal processor 70 separates the two color difference signals R-Y and G-Y and the luminance signal Y from the composite video signal applied from the input signal selector 10. The matrix 80 synthesizes the color difference signals R-Y and G-Y and the luminance signal Y output from the image signal processing unit 70 and the OSD signals applied from the OSD unit 60 and applies them to the CRT 90. The CRT 90 scans the image signal and the OSD signal on the screen by using the deflection current applied from the deflection signal generator 50.
이와 같이 영상신호와 OSD신호를 합성하여 화면상에 나타내는데 있어서, OSD부(60)가 편향신호발생부(50)의 동기신호를 이용하는 것은 편향신호발생부(50)의 동기신호가 위상동기루프(PLL)에 의해 동기되므로 OSD부(60)의 OSD신호가 화면상에 표시될 때 발생하는 떨림을 방지할 수 있다.In this way, in synthesizing the video signal and the OSD signal on the screen, the OSD unit 60 uses the synchronization signal of the deflection signal generator 50 so that the synchronization signal of the deflection signal generator 50 is a phase synchronization loop ( Since it is synchronized by the PLL, it is possible to prevent the shaking caused when the OSD signal of the OSD unit 60 is displayed on the screen.
그러나, 복합영상신호(TV신호, 비데오신호)가 전송되지 않는 무신호시, 즉 OSD신호만이 화면상에 표시되는 경우에는 여전히 OSD신호의 떨림현상이 발생하는 문제점이 있다.However, there is still a problem in that an OSD signal still occurs when no composite video signal (TV signal or video signal) is transmitted, that is, when only the OSD signal is displayed on the screen.
따라서, 본 발명의 목적은 무신호시에 발생되는 OSD신호의 떨림을 방지하기 위한 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for preventing the shaking of the OSD signal generated during no signal.
본 발명의 다른 목적은, 위의 방법을 구현한 장치를 제공함에 있다.Another object of the present invention is to provide an apparatus implementing the above method.
이와같은 본 발명의 목적은, 복합영상신호에 온스크린디스플레이신호를 합성하여 디스플레이하는 온스크린디스플레이방법에 있어서, 상기 복합영상신호로부터 제1동기신호를 분리하는 단계와, 상기 제1동기신호로부터 복합영상신호의 무신호여부를 검출하는 단계와, 상기 복합영상신호가 무신호로 검출될 때 상기 제1동기신호의 전송을 차단하는 단계와, 상기 제1동기신호가 인가될때 제1동기신호에 위상동기된 제2동기신호를, 제1동기신호의 전송이 차단될때 제3동기신호를 발생하는 단계와, 상기 제2동기신호 및 제3동기신호중 어느 하나에 동기시켜 상기 온스크린디스플레이신호를 출력하는 단계에 의해서 달성된다.An object of the present invention is to provide a method for synthesizing and displaying an on-screen display signal on a composite video signal, comprising the steps of: separating a first synchronous signal from the composite video signal; Detecting whether there is no signal of the video signal, blocking transmission of the first synchronous signal when the composite video signal is detected as no signal, and phase-synchronizing the first synchronous signal when the first synchronous signal is applied. Generating a third synchronous signal when the transmission of the first synchronous signal is interrupted, and outputting the on-screen display signal in synchronization with one of the second synchronous signal and the third synchronous signal Is achieved by
본 발명의 다른 목적은, 복합영상신호에서 온스크린디스플레이신호를 합성하여 디스플레이하는 온스크린디스플레이장치에 있어서, 상기 복합영상신호로부터 제1동기신호를 분리하는 동기분리부와, 상기 동기분리부로부터 인가되는 제1동기신호를 직류성분의 전압값으로 변환하고, 상기 전압값이 서로 다른값을 갖는 복수의 기준전압들 사이의 값을 갖을때 제1제어신호를 발생하고, 복수의 기준전압값을 벗어날 때 제2제어신호를 발생하는 무신호검출부와, 상기 동기분리부와 편향신호발생부 사이에 연결되고, 상기 무신호검출부의 제1제어신호에 의해 온(ON)되고, 제2제어신호에 의해 오프(OFF)되는 스위칭부와, 상기 동기분리부로부터 제1동기신호가 인가되면 상기 제1동기신호에 위상동기된 제2동기신호 및 편향신호를 발생하고, 상기 제1동기신호가 인가되지 않으면 자가발진에 의한 제3동기신호 및 편향신호를 발생하는 편향신호발생부와, 상기 편향신호발생부로부터 인가되는 동기신호에 동기되어 온스크린디스플레이신호를 출력하는 OSD부에 의해서 달성된다.Another object of the present invention is an on-screen display device for synthesizing and displaying an on-screen display signal from a composite video signal, comprising: a synchronization separator for separating a first synchronization signal from the composite video signal, and applying from the synchronization separator; Converts the first synchronous signal into a voltage value of a DC component, generates a first control signal when the voltage value has a value between a plurality of reference voltages having different values, and deviates from the plurality of reference voltage values. Connected to the non-signal detecting unit for generating a second control signal, and between the synchronous separation unit and the deflection signal generating unit, turned on by the first control signal of the non-signal detecting unit, and by the second control signal. When the first synchronous signal is applied from the switching unit and the synchronous separation unit, the second synchronous signal and the deflection signal which are phase-locked to the first synchronous signal are generated, and the first synchronous signal is If not applied, a deflection signal generator for generating a third synchronization signal and a deflection signal by self-oscillation and an OSD unit for outputting an on-screen display signal in synchronization with a synchronization signal applied from the deflection signal generator.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 기술한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 바람직한 일 실시예에 따른 온스크린디스플레이장치를 나타내는 블록도이다. 본 발명에 따른 온스크린디스플레이장치는 제1도의 장치에서, 동기분리부(20)에서 검출되는 동기신호를 이용하여 복합영상신호의 무신호여부를 판단하고, 판단결과에 대응하는 제어신호를 출력하는 무신호검출부(30)와, 무신호검출부(30)의 제어신호에 따라 동기분리부(20)와 편향신호발생부(50)의 연결을 온(ON) 또는 오프(OFF)하는 스위칭부(40)를 추가로 구비하고 있다. 무신호검출부(30)의 구성을 보다 구체적으로 설명하면, 무신호검출부(30)는 동기분리부(20)로부터 인가되는 수평동기신호를 주파수에 따라 일정한 전압값으로 변환시키는 F/V변환기(31)를 구비하고 있다. F/V변환기(31)의 출력단에는 인가되는 전압값을 저역통과시켜 안정화된 DC레벨로 형성하는 저역통과필터(32)가 연결된다. 저역통과필터(32)로부터 인가되는 DC레벨을 정(+)입력단자에 인가받고, 서로 다른 기준레벨값(V2,V1)를 부(-)입력단자로 각 인가받아 두 입력단자의 입력값을 서로 비교하여 이진신호중 어느 하나를 출력하는 비교기(34,35)와, 비교기(34,35)의 부(-)입력단자에 서로 다른 기준레벨값(V2,V1)를 공급하는 기준전압설정기(33)와, 비교기(34,35)의 출력값을 인가받아 스위칭부(40)를 제어하는 제어신호를 출력하는 마이콤(36)으로 구성된다. 제2도에서 제1도와 동일한 구성 요소에 대해서는 동일한 부호를 부여하였으며, 또한 동일한 구성요소에 대한 설명은 앞에서 상술한 바 있으므로 생략한다.2 is a block diagram showing an on-screen display device according to an embodiment of the present invention. In the apparatus of FIG. 1, the on-screen display device according to the present invention uses the synchronization signal detected by the synchronization separator 20 to determine whether a composite video signal is non-signaled, and outputs a control signal corresponding to the determination result. Switching unit 40 for turning on or off the connection between the synchronous separation unit 20 and the deflection signal generating unit 50 according to the control signal of the signal-free detector 30 and the signal-free detector 30. ) Is further provided. Referring to the configuration of the non-signal detecting unit 30 in more detail, the signal-free detecting unit 30 converts the horizontal synchronous signal applied from the synchronous separating unit 20 into a constant voltage value in accordance with the frequency (31). ). A low pass filter 32 is connected to the output terminal of the F / V converter 31 to form a stabilized DC level by low passing the applied voltage value. DC level applied from the low pass filter 32 is applied to the positive (+) input terminal, and different reference level values V 2 and V 1 are respectively applied to the negative (-) input terminal to receive the two input terminals. A reference for supplying different reference level values (V 2, V 1 ) to the comparators 34 and 35 for outputting any one of binary signals by comparing the values with each other, and the negative input terminal of the comparators 34 and 35. The voltage setter 33 and the microcomputer 36 for outputting a control signal for controlling the switching unit 40 by receiving the output values of the comparators 34 and 35. In FIG. 2, the same reference numerals are given to the same components as those in FIG. 1, and the description of the same components is omitted since it has been described above.
제2도에서, 동기분리부(20)로부터 수평동기신호를 인가받은 무신호검출부(30)는 수평동기신호를 F/V변환기(31)에 입력시킨다. F/V변환기(31)는 수평동기신호를 주파수양에 비례하여 일정한 전압값으로 변환시킨다. 저항(R4), 콘덴서(C)로 구성된 저역통과필터(32)는 F/V변환기(31)로부터 인가되는 전압값을 저역통과시켜 안정화된 DC레벨을 형성한다. 기준전압설정기(33)는 소정의 전원전압(Vcc)으로부터 각기 다른 저항값을 갖는 저항(R1,R2,R3)을 서로 직렬연결하여 서로 다른 기준전압(V2,V1)을 발생시킨다.In FIG. 2, the signal-free detector 30 that receives the horizontal synchronization signal from the synchronization separator 20 inputs the horizontal synchronization signal to the F / V converter 31. In FIG. The F / V converter 31 converts the horizontal synchronous signal into a constant voltage value in proportion to the frequency amount. The low pass filter 32 composed of the resistor R 4 and the capacitor C low pass the voltage value applied from the F / V converter 31 to form a stabilized DC level. The reference voltage setter 33 connects the resistors R 1 , R 2 , and R 3 having different resistance values in series from a predetermined power supply voltage Vcc to connect the different reference voltages V 2 and V 1 . Generate.
제1비교기(34)는 저역통과필터(32)로부터 인가되는 전압값을 정(+)입력단자로 인가받고, 기준전압설정기(33)로부터 인가되는 제1기준전압(V2)을 부(-)입력단자로 인가받아 서로 비교하여 이진신호중 어느 하나의 신호를 발생한다. 즉 수평동기신호의 전압값이 제1기준전압(V2)보다 크면 “하이(High)”, 아니면 “로우(Low)”상태의 신호(Do)를 출력한다. 제2비교기(35)는 저역통과필터(35)로부터 출력되는 전압값을 정(+)입력단자로 인가받고, 기준전압설정기(33)로부터 공급되는 제2기준전압(V1)을 부(-)입력단자로 인가받아 서로 비교하여 이진신호중 어느 하나의 신호(D1)을 발생한다. 마이콤(36)은 제1비교기(34)와 제2비교기(35)로부터 출력되는 신호(D0,D1)을 조합하여 스위칭부(40)를 제어하기 위한 제어신호를 출력한다. 즉, 수평동기신호의 전압값이 제1기준전압(V2)과 제2기준전압(V1)사이에 있는 경우 제1비교기(34)는 “로우(Low)”, 제2비교기(35)는 “하이(High)” 상태의 신호(D0= L, D1= H)를 출력한다. 제1비교기(34)의 결과신호(D0=L)와 제2비교기(35)의 결과신호(D1=H)를 인가받은 마이콤(36)은 스위칭부(40)를 쇼트(Short)시키는 “하이(High)” 신호를 출력한다. 그리고, 수평동기신호의 전압값이 제1기준전압(V2)과 제2기준전압(V1) 사이를 벗어난 값인 경우, 즉 제1비교기(34)와 제2비교기(35)의 결과신호(D0,D1)가 모두 “하이(High)”이거나 모두 “로우(Low)”일 경우에는 마이콤(36)은 스위칭부(40)를 오픈(Open)시키는 “로우(Low)”의 신호를 출력한다. 이와같이 무신호검출부(30)는 복합영상신호에서 분리된 수평동기신호의 주파수대역(f1∼f2)에 대응되는 전압((V1;f1,,V2;f2)을 기준전압으로 하는 비교기(34,35)를 구비하여 무신호를 검출한다. 즉, 정상적인 수평동기신호가 무신호검출부(30)에 인가되면 무신호검출부(30)는 스위칭부(40)를 쇼트시키는 제어신호를 발생하고, 그외 노이즈성분의 수평동기신호가 인가되면 스위칭부(40)를 오픈(Open)시키는 제어신호를 발생한다. 또한 무신호검출부(30)의 마이콤(36)은 입력신호를 선택하는 제어신호를 입력신호선택부(10)에 인가하고, OSD신호의 출력을 제어하는 신호를 OSD부(60)에 인가한다. 즉, 입력신호의 선택과 OSD신호의 발생여부는 마이콤(36)에 의해서 제어된다. 무신호검출부(30)의 제어신호에 의해 스위칭부(40)가 쇼트(Short)되면, 동기분리부(20)로부터 출력되는 수평·수직동기신호가 스위칭부(40)를 통해 편향신호발생부(50)에 인가된다. 위상동기루프(PLL)와 편향회로를 내장하고 있는 편향신호발생부(50)는 스위칭(40)를 통해 인가된 수직·수평동기신호를 위상동기루프(PLL)에 위상동기시켜 안정된 수직·수평동기신호를 출력하고, 또한 편향회로를 이용하면 편향전류를 발생시켜 브라운관(90)에 인가된다. 그리고, 스위칭부(40)가 무신호검출부(30)의 제어신호에 의해 오픈(Open)되면, 편향신호발생부(50)에 인가되는 수직·수평동기신호는 차단된다. 이와같이 편향신호발생부(50)에 인가되는 신호가 없으면, 편향신호발생부(50)의 위상동기루프(PLL)는 자가발진하게 되고, 편향신호발생부(50)는 위상동기루프(PLL)의 자가발진주파수에 의한 수직·수평동기신호와 편향전류를 출력한다. OSD부(60)는 정상적인 복합영상신호가 공급될 경우 편향신호발생부(50)의 위상동기된 수직·수평동기신호에 동기되어 OSD신호를 출력하고, 무신호일 경우 편향신호발생부(50)의 자가발진주파수에 의한 수직·수평동기신호에 동기되어 OSD신호를 출력한다.The first comparator 34 receives a voltage value applied from the low pass filter 32 as a positive (+) input terminal and negatively applies a first reference voltage V 2 applied from the reference voltage setter 33. -) Receives one of binary signals by comparing with input terminal. That is, when the voltage value of the horizontal synchronization signal is greater than the first reference voltage V 2 , the signal Do in a “high” or “low” state is output. The second comparator 35 receives a voltage value output from the low pass filter 35 as a positive (+) input terminal and negatively applies the second reference voltage V 1 supplied from the reference voltage setter 33. It is applied to the input terminal and compares with each other to generate one of the binary signals (D 1 ). The microcomputer 36 combines the signals D 0 and D 1 output from the first comparator 34 and the second comparator 35 to output a control signal for controlling the switching unit 40. That is, when the voltage value of the horizontal synchronization signal is between the first reference voltage V 2 and the second reference voltage V 1 , the first comparator 34 is “low” and the second comparator 35 is used. Outputs a signal of the "High" state (D 0 = L, D 1 = H). The microcomputer 36 receiving the result signal D 0 = L of the first comparator 34 and the result signal D 1 = H of the second comparator 35 causes the switching unit 40 to short. Outputs a "High" signal. In addition, when the voltage value of the horizontal synchronization signal is a value out of the range between the first reference voltage V 2 and the second reference voltage V 1 , that is, the result signal of the first comparator 34 and the second comparator 35 ( When D 0 and D 1 are all “High” or all are “Low”, the microcomputer 36 generates a “low” signal for opening the switching unit 40. Output In this way, the signal-free detection unit 30 uses a voltage (V 1; f 1 ,, V 2 ; f 2 ) corresponding to the frequency bands f 1 to f 2 of the horizontal synchronization signal separated from the composite video signal as a reference voltage. And a comparator (34, 35) to detect no signal, that is, when the normal horizontal synchronization signal is applied to the signal-free detection unit 30, the signal-free detection unit 30 is a control signal for shorting the switching unit 40 And a control signal for opening the switching unit 40 when a horizontal synchronous signal of noise component is applied, and the microcomputer 36 of the no-signal detecting unit 30 selects an input signal. Is applied to the input signal selector 10, and a signal for controlling the output of the OSD signal is applied to the OSD unit 60. That is, the selection of the input signal and the generation of the OSD signal are controlled by the microcomputer 36. When the switching unit 40 is shorted by the control signal of the non-signal detecting unit 30, it exits from the synchronization separating unit 20. The horizontal and vertical synchronous signals are applied to the deflection signal generation unit 50 through the switching unit 40. The deflection signal generation unit 50 incorporating the phase synchronization loop PLL and the deflection circuit is switched (40). By synchronizing the vertical and horizontal synchronizing signals applied through the phase synchronizing loop (PLL) to output stable vertical and horizontal synchronizing signals, and using a deflection circuit, a deflection current is generated and applied to the CRT 90. When the switching unit 40 is opened by the control signal of the non-signal detecting unit 30, the vertical and horizontal synchronization signals applied to the deflection signal generating unit 50 are blocked. If no signal is applied to the phase shift loop PLL of the deflection signal generator 50 is self-oscillating, and the deflection signal generator 50 is vertical due to the self-oscillation frequency of the phase synchronization loop PLL. Outputs a horizontal synchronization signal and a deflection current OSD unit 60 is a normal composite image scene When is supplied, the OSD signal is output in synchronization with the phase-locked vertical / horizontal synchronization signal of the deflection signal generator 50, and when there is no signal, the vertical / horizontal synchronization signal by the self-oscillation frequency of the deflection signal generator 50 The OSD signal is output in synchronization with.
상기와 같은 본 발명의 온스크린디스플레이장치에 의하면 복합영상신호가 전송되지 않는 무신호시에 발생되는 OSD신호의 떨림을 방지하는 효과가 있다.According to the on-screen display device of the present invention as described above, there is an effect of preventing the shaking of the OSD signal generated when no composite video signal is transmitted.
온스크린디스플레이 방법 및 그 장치On-screen display method and device therefor
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004887A KR0139182B1 (en) | 1993-03-27 | 1993-03-27 | Osd method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004887A KR0139182B1 (en) | 1993-03-27 | 1993-03-27 | Osd method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940023200A KR940023200A (en) | 1994-10-22 |
| KR0139182B1 true KR0139182B1 (en) | 1998-05-15 |
Family
ID=19352895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004887A KR0139182B1 (en) | 1993-03-27 | 1993-03-27 | Osd method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139182B1 (en) |
-
1993
- 1993-03-27 KR KR1019930004887A patent/KR0139182B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940023200A (en) | 1994-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460549B1 (en) | Multi Video Input Clamp Device | |
| US4660084A (en) | Television receiver with selectable video input signals | |
| US5907367A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
| US5432566A (en) | Video circuit controlling brightness and/or saturation | |
| US4663668A (en) | Brightness clamping apparatus for TV receiver with multiple inputs | |
| JPH1198422A (en) | Video signal discrimination circuit | |
| JPH06225332A (en) | Method and circuit for degradation in image quality for video processing equipment | |
| US7456903B2 (en) | Video signal processing circuit | |
| KR0139182B1 (en) | Osd method and apparatus | |
| KR100307010B1 (en) | Combines the clamp circuit and the synchronous separator. | |
| US6989809B1 (en) | Liquid crystal display | |
| KR100211462B1 (en) | The white balance correcting apparatus of tv receiver | |
| KR960013303B1 (en) | Control circuit for delaying brightness signal of t.v. | |
| KR0122950Y1 (en) | Sub-picture color signal detection stability circuit | |
| KR200162300Y1 (en) | Synchronous signal generating apparatus for display | |
| KR960016844B1 (en) | 3-system malfunction protecting circuit in response to selection of no video signal | |
| KR100870625B1 (en) | Television monitor display | |
| KR200159621Y1 (en) | Compensation apparatus for black level of wide television | |
| KR910005363Y1 (en) | Chroma-key signal generator | |
| KR960014234B1 (en) | Circuit of automatically selecting a tint function in pal and ntsc pattern | |
| JPH09121365A (en) | Multi-chrominance signal processing circuit | |
| KR970001901Y1 (en) | Auto-control circuit for y/c signal delay time | |
| KR19980019007U (en) | Automatic display mode switcher for wide TVs | |
| JP3076992B2 (en) | CCD / com discriminating circuit of television receiver | |
| KR19980077138A (en) | TV aspect ratio detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |