KR0144418B1 - Manufacture of contact plug - Google Patents
Manufacture of contact plugInfo
- Publication number
- KR0144418B1 KR0144418B1 KR1019940007890A KR19940007890A KR0144418B1 KR 0144418 B1 KR0144418 B1 KR 0144418B1 KR 1019940007890 A KR1019940007890 A KR 1019940007890A KR 19940007890 A KR19940007890 A KR 19940007890A KR 0144418 B1 KR0144418 B1 KR 0144418B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- contact hole
- layer pattern
- contact
- contact plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 콘택 플러그 및 그 제조방법에 관한 것으로서, 소오스/드레인 확산영역을 노출시키는 콘택홀을 형성하고, 상기 구조의 전표면에 소정 두께의 제1도전층을 형성하여 콘택홀의 내측에 공동이 형성되도록 하고, 상기 공동을 우수한 절연물질로된 절연층 패턴으로 메운 후, 상기 구조의 전표면에 제2도전층을 도포하고, 전면 식각하여, 상기 콘택홀의 내측벽을 감싸고 상기 소오스/드레인 확산영역과 접하며 중앙부분에 동공을 갖는 제1도전층 패턴과, 상기 동공을 메우는 절연층 패턴과, 상기 절연층 패턴의 상측을 덮어 상기 제1도전층 패턴과 연결되는 제2도전층 패턴으로 구성되는 콘택 플러그를 형성하였으므로, 애스팩트비가 큰 콘택홀에서도 도전층의 단차피복성이 향상되어 공정수율 및 소자 동작의 신뢰성이 증가된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact plug of a semiconductor device and a method of manufacturing the same, wherein a contact hole exposing a source / drain diffusion region is formed, and a first conductive layer having a predetermined thickness is formed on the entire surface of the structure to form an inner side of the contact hole. After the cavity is formed, and the cavity is filled with an insulating layer pattern made of an excellent insulating material, a second conductive layer is applied to the entire surface of the structure, and the surface is etched to cover the inner wall of the contact hole and to cover the source / drain. A first conductive layer pattern contacting the diffusion region and having a hole in the center portion, an insulating layer pattern filling the pupil, and a second conductive layer pattern covering the upper side of the insulating layer pattern and connected to the first conductive layer pattern Since the contact plug is formed, the step coverage of the conductive layer is improved even in a contact hole having a large aspect ratio, thereby increasing process yield and reliability of device operation.
Description
제1도a-c는 종래 기술에 따른 반도체소자의 제조공정도.1a to c are manufacturing process diagrams of a semiconductor device according to the prior art.
제2도는 본 발명에 따른 반도체 소자의 콘택플러그를 도시한 단면도.2 is a cross-sectional view showing a contact plug of a semiconductor device according to the present invention.
제3도a-c는 본 발명에 따른 반도체소자의 콘택플러그 제조방법을 도시한 단면도.3A to 3C are cross-sectional views illustrating a method for manufacturing a contact plug of a semiconductor device according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11,21:반도체기판 12,22:필드산화막11, 21: semiconductor substrate 12, 22: field oxide film
13,23:소오스/드레인 확산영역 14,24:층간절연막13,23 source / drain diffusion region 14,24 interlayer insulating film
15,25:콘택홀 16,26,30:도전층15,25: Contact hall 16,26,30: Conductor floor
17:보이드 18,28:콘택 플러그17: void 18, 28: contact plug
29:절연층29: insulation layer
본 발명은 반도체소자의 콘택 플러그 및 그 제조방법에 관한 것으로서, 특히 소오스/드레인 확산영역을 노출시키는 콘택홀의 내측벽에 동공을 갖는 소정두께의 제1도전층 패턴과 상기 공동을 메우는 유동성이 우수한 절연물질로된 절연층 패턴과 상기 절연층 패턴의 상측을 덮어 상기 제1도전층 패턴과 연결되는 제2도전층 패턴으로 구성되는 콘택 플러그를 형성하여 단자피복성이 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 콘택 플러그 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact plug of a semiconductor device and a method of manufacturing the same. In particular, a first conductive layer pattern having a predetermined thickness having a hole in an inner wall of a contact hole exposing a source / drain diffusion region, and an insulating layer having excellent fluidity filling the cavity. Terminal contact is improved by forming a contact plug composed of an insulating layer pattern made of a material and an upper conductive layer pattern connected to the first conductive layer pattern to improve terminal coating properties, thereby improving process yield and device operation reliability. The present invention relates to a contact plug of a semiconductor device and a method of manufacturing the same.
반도체 소자가 고집적화되어 감에 따라 상하의 배선을 연결하는 콘택과 주변 배선과의 간격 및 콘택의 크기가 감소되며, 콘택홀의 지금과 깊이의 비인 에스펙트비(aspect ratio)는 증가한다.As the semiconductor device becomes more integrated, the distance between the contact connecting the upper and lower wirings and the peripheral wiring and the size of the contact decrease, and the aspect ratio, which is the ratio between the current and the depth of the contact hole, increases.
따라서, 다층의 도전선을 구비하는 반도체 소자에서 콘택홀을 형성하기 위해서는 제조공정에서의 정확하고 엄격한 정렬이 요구되고, 콘택홀 크기의 감소는 반도체 제조장비의 고정밀성을 요구하게 되어 현재의 장비 및 기술로는 어느 정도 이하 크기의 미세패턴, 예를들어 0.4㎛이하의 패턴 형성이 매우 어렵다.Therefore, in order to form contact holes in a semiconductor device having a plurality of conductive wires, accurate and strict alignment is required in a manufacturing process, and a reduction in contact hole size requires high precision of semiconductor manufacturing equipment. The technique is very difficult to form a fine pattern of a certain size or less, for example, 0.4 ㎛ or less.
상기 콘택은 간격 유지를 위하여 콘택 설계시 게이트 전극의 식각마스크와, 콘택홀 식각마스크는 일정한 설계규칙에 따르며, 다음과 같은 요소들을 고려하여야 한다.In order to maintain the gap, the contact mask of the gate electrode and the contact hole etching mask follow a predetermined design rule to design the contact, and the following factors should be considered.
첫째, 마스크 정렬시의 오배열 여유(misalignment tolerance)First, misalignment tolerance in mask alignment
둘째, 노광공정시의 렌즈 왜곡(lens distortion)Second, lens distortion during the exposure process
셋째, 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimention)Third, critical dimention during mask fabrication and photolithography
넷째, 마스크간의 정합(registration)Fourth, registration between masks
다섯째, 콘택홀 내의 절연층 두께 만큼 일정거리를 서로 이격되어 있어야 하는등 여러 가지 요인들을 고려하여야 한다.Fifth, various factors must be taken into consideration, such as having to be spaced apart from each other by the thickness of the insulating layer in the contact hole.
따라서 상기와 같은 여러 가지 사항들을 고려하여 콘택홀 자체의 크기 및 간격이 넓어져 소자의 고집적화가 어려워진다.Therefore, in consideration of the above-mentioned matters, the size and spacing of the contact hole itself are widened, making it difficult to integrate the device.
종래 반도체소자의 상하 배선을 연결하는 콘택홀을 메우는 콘택 플러그의 제조방법은제1도a-c를 참조하여 살펴보면 다음과 같다.A method of manufacturing a contact plug filling a contact hole connecting upper and lower wirings of a conventional semiconductor device will now be described with reference to FIGS. 1A-C.
먼저, 반도체 기판(11)상에 소자분리를 위한 필드산화막(12)과 게이트산화막(도시되지 않음). 일련의 게이트전극(도시되지 않음)을 순차적으로 형성한 후, 상기 필드산화막(12)들 사이의 반도체기판(11) 상에 소오TM/드레인 확산영역(13)을 형성하고, 전표면에 중간절연막(14)을 형성한다.First, a field oxide film 12 and a gate oxide film (not shown) for device isolation on the semiconductor substrate 11. After sequentially forming a series of gate electrodes (not shown), a SOTM / drain diffusion region 13 is formed on the semiconductor substrate 11 between the field oxide films 12, and an intermediate insulating film is formed on the entire surface. (14) is formed.
그다음 상기 소오스/드레인 확산영역(13)들중에서 콘택으로 예정된 부분상의 층간절연막(14)을 제거하여 상기 소오스/드레인 확산영역(13)을 노출시키는 콘택홀(15)을 형성한다.(제1도 a참조.)Then, the interlayer insulating film 14 on the portion of the source / drain diffusion regions 13, which is intended as a contact, is removed to form a contact hole 15 exposing the source / drain diffusion region 13 (FIG. 1). a.)
그후, 상기 구조의 전표면에 도전층, 예를들어 폴리실리콘 등으로된 콘택플러그용 도전층(16)을 형성하여 상기 콘택홀(15)을 메운다. 이때 상기 콘택홀(15)의 애스팩트비가 크거나 도전층(16)의 단자피복성이 떨어져 상기 콘택플러그용 도전층(16)이 콘택홀(15)을 완전히 메우고 못하고, 오버행에 의해 중앙부분이 비는 보이드(17)가 생성된다.(제1도 b참조).Thereafter, a contact plug conductive layer 16 made of a conductive layer, for example, polysilicon or the like, is formed on the entire surface of the structure to fill the contact hole 15. At this time, the aspect ratio of the contact hole 15 is large or the terminal coverage of the conductive layer 16 is poor, so that the contact plug conductive layer 16 does not completely fill the contact hole 15, and the center portion is formed by the overhang. The ratio produces a void 17 (see FIG. 1 b).
그다음 상기 콘택플러그용 도전층(16)을 전면 이방성식각하여 상기 층간졀연막(14)상의 콘택플러그용 도전층(17)을 제거하여 상기 콘택홀(15)의 내부에 콘택플러그(18)를 형성한다. 이때 상기 콘택홀(15) 중앙부분의 도전층(16)이 얇게 형성되어 반도체기판(11)의 소정두께가 손상된다.(제1도 c참조).Then, the contact plug conductive layer 16 is anisotropically etched to remove the contact plug conductive layer 17 on the interlayer dielectric film 14 to form a contact plug 18 inside the contact hole 15. do. At this time, the conductive layer 16 in the center portion of the contact hole 15 is formed thin so that the predetermined thickness of the semiconductor substrate 11 is damaged (see FIG. 1C).
상기와 같은 종래 기술에 따른 반도체소자의 콘택 플러그 제조공정은 콘택홀의 애스팩트비가 커져 콘택플러그용 도전층의 단자피복성이 떨어져 콘택 플러그의 내부에 보이드가 생성되어 반도체기판의 표면이 손상되거나, 콘택 플러그가 전기적으로 단선되어 공정수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.In the process of manufacturing a contact plug of a semiconductor device according to the prior art as described above, the aspect ratio of the contact hole is increased, so that the terminal coverage of the conductive layer for contact plug is reduced, voids are generated inside the contact plug, thereby damaging the surface of the semiconductor substrate, or Since the plug is electrically disconnected, there is a problem in that process yield and device operation reliability are inferior.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 콘택홀의 측벽에 일차로 얇은 두께의 도전층을 형성하고, 상기 도전층의 내측을 흐름성이 우수한 절연재질로 메운 후, 상기 절연층의 상측을 다른 도전층으로 덮어, 내측에 절연재질을 포함하는 콘택 플러그를 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to form a first conductive layer of a thin thickness on the sidewall of the contact hole, and after filling the inside of the conductive layer with an excellent flowability insulating material, An upper surface of the insulating layer is covered with another conductive layer to provide a contact plug including an insulating material therein.
본 발명의 다른 목적은 콘택홀의 측벽을 덮는 제1도전층과 상기 제1도전층에 의해 덮어있는 콘택홀 내측을 메우는 절연층을 형성하고, 상기 절연층을 전면 식각하여 콘택홀의 내부에만 남도록하고 제2도전층을 전면 도포한 후, 콘택홀 외부의 제1 및 제2도전층을 순차적으로 제거하여 콘택홀의 측벽과 접한 제1도전층 패턴과 상기 제1도전층 패턴의 내측을 메운 절연층 패턴과 상기 절연층 패턴의 상측을 덮어 제1도전층과 연결되는 제2도전층 패턴으로 구성되는 콘택 플러그를 형성하여 공정수율 및 소장동작의 신뢰성을 향상시킬 수 있는 반도체소자의 콘택 플러그 제조방법을 제공함에 있다.Another object of the present invention is to form a first conductive layer covering a sidewall of a contact hole and an insulating layer filling the inside of the contact hole covered by the first conductive layer, and etching the entire insulating layer so as to remain only inside the contact hole. After applying the entire conductive layer, the first and second conductive layers outside the contact hole are sequentially removed, and the insulating layer pattern filling the inner side of the first conductive layer pattern and the first conductive layer pattern in contact with the sidewall of the contact hole; It provides a contact plug manufacturing method of a semiconductor device that can improve the process yield and the reliability of the small operation by forming a contact plug consisting of a second conductive layer pattern connected to the first conductive layer covering the upper side of the insulating layer pattern. have.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택 플러그의 특징은, 층간절연막이 구비된 반도체 기판상에 콘택홀이 구비되고,A feature of the contact plug of the semiconductor device according to the present invention for achieving the above object is that a contact hole is provided on a semiconductor substrate provided with an interlayer insulating film,
상기 반도체기판과 접속되는 제1도전층패턴이 상기 콘택홀의 측벽에 구비되고, 상기 제1도전층패턴 내측을 매립하는 절연막이 구비되고,A first conductive layer pattern connected to the semiconductor substrate is provided on sidewalls of the contact hole, and an insulating film filling the inside of the first conductive layer pattern is provided;
상기 절연막 상측을 도포하여 상기 제1도전층패턴을 연결시키는 제2도전층패턴이 구비되는 것이다.A second conductive layer pattern connecting the first conductive layer pattern by coating an upper side of the insulating layer is provided.
다른 목적을 달성하기 위한 본 발명에 따른 반도체소자의 콘택 플러그 제조방법의 특징은, 반도체기판상에 확산영역 및 층간절연막을 형성하는 공정과,Features of a method for manufacturing a contact plug of a semiconductor device according to the present invention for achieving another object are the steps of forming a diffusion region and an interlayer insulating film on a semiconductor substrate;
상기 확산영역에서 콘택으로 예정된 부분상의 층간절연막을 제거하여 콘택홀을 형성하는 공정과,Forming a contact hole by removing an interlayer insulating film on a portion intended to be a contact in the diffusion region;
상기 콘택홀을 메우는 콘택 플러그를 형성하는 공정을 포함하는 반도체소자의 콘택 플러그 제조방법에 있어서,In the method of manufacturing a contact plug of a semiconductor device comprising the step of forming a contact plug to fill the contact hole,
상기 콘택홀이 형성되어 있는 구조의 전표면에 상기 콘택홀의 측벽을 덮는 정도의 두께로 제1도전층을 형성하는 공정과,Forming a first conductive layer on the entire surface of the structure in which the contact hole is formed to a thickness that covers the sidewall of the contact hole;
상기 제1도전층에 의해 덮여있는 콘택홀 내측을 메우는 절연층을 형성하는 공정과, 상기 절연층을 소정두께 제거하여 내부에만 남는 절연층 패턴을 형성하는 공정과, 상기 구조의 전표면에 제2도전층을 형성하는 공정과,Forming an insulating layer that fills the inside of the contact hole covered by the first conductive layer, removing the predetermined thickness to form an insulating layer pattern remaining only inside, and a second surface on the entire surface of the structure Forming a conductive layer,
상기 콘택홀 외부의 제1 및 제2도전층을 순차적으로 제거하여 콘택홀의 측벽과 접한 제1도전층 패턴과 상기 제1도전층 패턴의 내측을 메운 절연층 패턴과 상기 절연층 패턴의 상측을 덮어 제1도전층과 연결되는 제2도전층 패턴으로 구성되는 콘택 플러그를 형성하는 공정을 구비하는 것이다.The first and second conductive layers outside the contact hole are sequentially removed to cover the first conductive layer pattern in contact with the sidewall of the contact hole, the insulating layer pattern filling the inner side of the first conductive layer pattern, and the upper side of the insulating layer pattern. And forming a contact plug formed of a second conductive layer pattern connected to the first conductive layer.
이하, 본 발명에 따른 반도체소자의 콘택 플러그 및 그 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a contact plug of a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따는 반도체소자의 콘택 플러그를 도시한 단면도이다.2 is a cross-sectional view showing a contact plug of a semiconductor device according to the present invention.
먼저, 반도체기판(21)상에 소자분리를 위한 필드산화막(22)과 소오스/드레인 확산영역(23)이 형성되어 있으며, 상기 구조의 전표면에 층간절연막(24)이 산화막 등의 절연재질로 형성되어 있다.First, a field oxide film 22 and a source / drain diffusion region 23 for device isolation are formed on the semiconductor substrate 21. The interlayer insulating film 24 is formed of an insulating material such as an oxide film on the entire surface of the structure. Formed.
또한, 콘택으로 예정된 소오스/드레인 확산영역(23) 상의 층간절연막(24)이 제거되어 콘택홀(25)이 형성되어 있으며, 상기 콘택홀(25)의 내부에 상기 소오스/드레인 확산영역(23)과 접촉되는 콘택 플러그(28)가 형성되어 있다.In addition, a contact hole 25 is formed by removing the interlayer insulating layer 24 on the source / drain diffusion region 23 that is supposed to be a contact, and the source / drain diffusion region 23 is formed in the contact hole 25. The contact plug 28 is formed in contact with the.
이때, 상기 콘택 플러그(28)는 상기 콘택홀(25)의 내측벽을 감싸는 제1도전층(26) 패턴과, 상기 제1도전층(26)의 내측을 메우는 절연층(29) 패턴과, 상기 절연층(29) 패턴의 상측을 덮고 제1도전층(26)과 연결되는 제2도전층(30) 패턴으로 구성된다.In this case, the contact plug 28 may include a first conductive layer 26 pattern surrounding the inner wall of the contact hole 25, an insulating layer 29 pattern filling the inner side of the first conductive layer 26, and The second conductive layer 30 is formed to cover the upper side of the insulating layer 29 pattern and is connected to the first conductive layer 26.
제3도a-c는 본 발명에 따른 반도체소자의 콘택 플러그 제조 공정도로서 제2도와 동일한 부분은 동일한 참조부호를 부여하였다.3A to 3C show a process of manufacturing a contact plug of a semiconductor device according to the present invention, in which portions identical to those in FIG. 2 are given the same reference numerals.
제3도a를 참조하면, 반도체기판(21) 상에 소자분리를 위한 필드산화막(22)을 형성하고, 상기 필드산화막(22)에 의해 노출되어 있는 반도체기판(21)상에 상기 반도체기판(21)과는 반대 도전형의 불순물로 소오스/드레인 확산영역(23)을 형성하고 상기 구조의 전표면에 산화막등의 절연재질로된 중간절연막(24)을 도포한다.Referring to FIG. 3A, a field oxide film 22 is formed on a semiconductor substrate 21 for device isolation, and the semiconductor substrate 21 is exposed on the semiconductor substrate 21 exposed by the field oxide film 22. A source / drain diffusion region 23 is formed of an impurity having a conductivity opposite to that of 21, and an intermediate insulating film 24 made of an insulating material such as an oxide film is applied to the entire surface of the structure.
그다음, 상기 소오스/드레인 확산영역(23)에서 콘택으로 예정된 부분상의 층간절연막(24)을 제거하여 콘택홀(25)을 형성한 후, 상기 구조의 전표면에 소정두께의 제1도전층(26)과 절연층(29)을 순차적으로 도포하여 상기 콘택홀(25)을 메운다.Then, the contact hole 25 is formed by removing the interlayer insulating film 24 on the portion intended to be a contact in the source / drain diffusion region 23, and thereafter, the first conductive layer 26 having a predetermined thickness on the entire surface of the structure. ) And the insulating layer 29 are sequentially applied to fill the contact hole 25.
이때, 상기 제1도전층(26)은 상기 콘택홀(25)을 완전히 메우지 않는 정도의 두께로 형성하여 내측에 공동이 형성되도록 하고함께 소정재질, 예를들어 풀리실리콘이나 텅스텐으로 형성하며함께 상기 절연층(29)은 상기 제1도전층(26)에 의해 생성된 공동을 메우기 위하여 유동성이 우수한 절연물질, 예를들어 비.피.에스.지(boro phospho silicate galss;이하 PNSG라 칭함)나 피.에스.지(phospho silicate glass;이하 PSG라 칭함)등의 단일층이나 유.에스.지(undoped silicate glass; 이하 USG라 칭함)/BPSG의 적층 구조등과 같은 에스.오.지(spin on glass;이하 SOS라 칭함)나 폴리 이미드과 같은 에스.오.에스(spin on source;이하 SOS라 칭함)등으로 형성한다.In this case, the first conductive layer 26 is formed to a thickness that does not completely fill the contact hole 25 so as to form a cavity inside, and together with a predetermined material, for example, pulley silicon or tungsten The insulating layer 29 is an insulating material having excellent fluidity, for example, boro phospho silicate galss (hereinafter referred to as PNSG) to fill the cavity created by the first conductive layer 26. S.O. paper such as monolayer of phospho silicate glass (hereinafter referred to as PSG) or laminated structure of undoped silicate glass (hereinafter referred to as USG) / BPSG spin on glass (hereinafter referred to as SOS) or polyimide, such as spin on source (hereinafter referred to as SOS).
제3도b를 참조하면, 상기 절연층(29)을 에치백하여 상기 콘택홀(25)내부에만 남도록한 후, 상기 구조의 전표면에 제2도전층(30)을 소정재질, 예를들어 폴리 실리콘층이나 텅스텐으로 형성한다.Referring to FIG. 3B, the insulating layer 29 is etched back so that only the inside of the contact hole 25 remains, and then the second conductive layer 30 is formed on the entire surface of the structure. It is formed of a polysilicon layer or tungsten.
제3도c를 참조하면, 상기 제2 및 제1도전층(30),(26) 순차적으로 전면 식각하여 상기 층간절연막(24)의 상측 부분의 도전층을 완전히 제거하여, 상기 콘택홀(25)의 내측벽을 감싸고 소오스/드레인 확산영역(23)과 접하는 제1도전층(26) 패턴과 상기 제1도전층(26) 패턴 태측의 공동을 메우는 절연층(29) 패턴과 상기 절연층(29) 패턴의 상측을 덮어 상기 제1도전층(26) 패턴과 연결되는 제2도전층(30)으로 형성되는 콘택 플러그(28)를 형성한다.Referring to FIG. 3C, the second and first conductive layers 30 and 26 are sequentially etched entirely to completely remove the conductive layer on the upper portion of the interlayer insulating layer 24, thereby contacting the contact hole 25. The insulating layer 29 pattern and the insulating layer filling the cavity of the first conductive layer 26 pattern and the first conductive layer 26 pattern that surround the inner wall of the substrate and contact the source / drain diffusion region 23. 29) a contact plug 28 formed of a second conductive layer 30 connected to the first conductive layer 26 pattern is formed to cover the upper side of the pattern.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 콘택 플러그 및 그 제조방법은 소오스/드레인 확산영역을 노출시키는 콘택홀을 형성하고, 상기 구조의 전표면에 소정두께의 제1도전층을 형성하여 콘택홀의 내측에 공동이 형성되도록 하고함께 상기 공동을 유동성이 우수한 절연물질로된 절연층 패턴으로 메운 후, 상기 구조의 전표면에 제2도전층을 도포하고, 전면 식각하여, 상기 콘택홀의 내측벽을 감싸고 상기 소오스/드레인 확산영역과 접하며 중앙부분에 동공을 갖는 제1도전층 패턴과함께 상기 동공을 메우는 절연층 패턴과, 상기 절연층 패턴의 상측을 덮어 상기 제1도전층 패턴과 연결되는 제2도전층 패턴으로 구성되는 콘택 플러그를 형성하였으므로, 에스펙트비가 큰 콘택홀에서도 도전층의 단자피복성이 향상되어 공정수율 및 소자 동작의 신뢰성이 증가되는 이점이 있다.As described above, the contact plug of the semiconductor device and the method of manufacturing the same according to the present invention form a contact hole exposing a source / drain diffusion region, and a first conductive layer having a predetermined thickness is formed on the entire surface of the structure. The cavity is formed inside the contact hole, and the cavity is filled with an insulating layer pattern made of an insulating material having excellent fluidity. Then, a second conductive layer is applied to the entire surface of the structure, and the front surface is etched to form an inner wall of the contact hole. An insulation layer pattern surrounding the source / drain diffusion region and filling the pupil with a first conductive layer pattern having a pupil at a central portion thereof, and covering the upper side of the insulation layer pattern to be connected to the first conductive layer pattern; Since the contact plug formed of the two conductive layer patterns was formed, the terminal coating property of the conductive layer was improved even in the contact hole having a large aspect ratio, resulting in a process yield and a device. There is an advantage that the reliability of the operation is increased.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007890A KR0144418B1 (en) | 1994-04-15 | 1994-04-15 | Manufacture of contact plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007890A KR0144418B1 (en) | 1994-04-15 | 1994-04-15 | Manufacture of contact plug |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950030312A KR950030312A (en) | 1995-11-24 |
| KR0144418B1 true KR0144418B1 (en) | 1998-08-17 |
Family
ID=19381085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940007890A KR0144418B1 (en) | 1994-04-15 | 1994-04-15 | Manufacture of contact plug |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144418B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447030B1 (en) * | 2002-08-22 | 2004-09-07 | 삼성전자주식회사 | Semiconductor device applying well bias and method of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023070A (en) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method therefor |
-
1994
- 1994-04-15 KR KR1019940007890A patent/KR0144418B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447030B1 (en) * | 2002-08-22 | 2004-09-07 | 삼성전자주식회사 | Semiconductor device applying well bias and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950030312A (en) | 1995-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106941091B (en) | Interconnect structure, interconnect layout structure and method for fabricating the same | |
| KR920004541B1 (en) | Contact forming method using etching barrier | |
| CN111463215B (en) | Memory structure and manufacturing method thereof | |
| KR920005453B1 (en) | Making method of semiconductor contact holl | |
| KR950011555B1 (en) | Contact structure and manufacturing method thereof | |
| KR950011556B1 (en) | Ohmic contact forming method of semiconductor device | |
| KR0144418B1 (en) | Manufacture of contact plug | |
| US6159850A (en) | Method for reducing resistance of contact window | |
| KR100524918B1 (en) | manufacturing method for wiring line structure body in semiconductor device | |
| KR100531402B1 (en) | Method of manufacturing semiconductor device | |
| JP2003068742A (en) | Semiconductor element and its manufacturing method | |
| KR100248146B1 (en) | Method of fabricating semiconductor device | |
| US6184122B1 (en) | Method for preventing crosstalk between conductive layers | |
| KR950008244B1 (en) | Semiconductor connection device manufacturing process | |
| KR0126647B1 (en) | Connection device & manufacturing method of semiconductor | |
| KR100437623B1 (en) | Method of manufacturing contact of semiconductor device without short between gate and contact | |
| KR100506050B1 (en) | Contact formation method of semiconductor device | |
| KR100313604B1 (en) | Method of planarizing an insulating layer in semiconductor devices | |
| KR100252884B1 (en) | Method for forming line of semiconductor device | |
| KR0122516B1 (en) | Method for manufacturing metal wiring contact | |
| KR100257159B1 (en) | Method of manufacturing semiconductor device | |
| KR100414951B1 (en) | Method for forming plug of semiconductor device | |
| KR100280528B1 (en) | Internal wiring formation method of semiconductor device | |
| KR970007821B1 (en) | Contact forming method of semiconductor device | |
| KR100475137B1 (en) | Method for Forming connection in Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |