KR0144408B1 - 멀티 플렉스 장치 - Google Patents

멀티 플렉스 장치

Info

Publication number
KR0144408B1
KR0144408B1 KR1019940040588A KR19940040588A KR0144408B1 KR 0144408 B1 KR0144408 B1 KR 0144408B1 KR 1019940040588 A KR1019940040588 A KR 1019940040588A KR 19940040588 A KR19940040588 A KR 19940040588A KR 0144408 B1 KR0144408 B1 KR 0144408B1
Authority
KR
South Korea
Prior art keywords
signal
multiplex
refresh request
request signal
self
Prior art date
Application number
KR1019940040588A
Other languages
English (en)
Other versions
KR960025774A (ko
Inventor
황용
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940040588A priority Critical patent/KR0144408B1/ko
Publication of KR960025774A publication Critical patent/KR960025774A/ko
Application granted granted Critical
Publication of KR0144408B1 publication Critical patent/KR0144408B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명의 멀티플렉스 장치는, 디램의 리프레쉬 요청신호를 침(chip)내부에서 자체적으로 발생시켜 리프레쉬 동작을 수행함에 있어서, 불규칙하게 입력되는 메모리 리드 및 라이트 구동신호와 일정한 주기로 입력되는 셀프 리프레쉬 요청신호가 상충하는 경우 두 신호가 순차적으로 진행하게 하였다.

Description

멀티 플렉스 장치.
제1도는 본 발명의 제[실시예1]에 따른 멀티플렉스의 회로도.
제2도는 제1도에 관련된 신호를 도시한 회로도.
*도면의 주요부분에 대한 부호의 설명
10:제1멀티플렉스 50:제2멀티플렉스
60:OR게이트
본 발명은 반도체 메모리 장치에 있어서, 메모리 내부에서 발생한 셀프 리프레쉬 요청신호와 같이 일정주기의 신호 및 메모리의 리드 라이트 인에이블(enable)신호와 같이 불규칙하게 입력되는 두 신호가 동시진행을 요구할때 이를 순차적으로 분리시켜 진행하도록 조정하는 멀티플렉스 장치에 관한 것이다.
종래에는 디램의 리드 및 라이트 모드인 정상모드와, 리프레쉬 모드는 디램의 인에이블 신호인 로우 어드레스 스트로브 신호(이하, 라스바)에 의하여 구동되었다. 그러므로 상기 디램을 구비한 시스템은 디램의 정상모드와 리프레쉬 모드가 상충되지 않게 하는 콘터롤러(controller)가 필요한데 이는 시스템의 레이아웃상 매우 번거로운 일이다. 최근에 상기 리프레쉬 요청신호를 디램 내부에서 자체적으로 발생하여 이를 극복하도록 하였다. 그러나 이 경우 자체적으로 발생된 리프레쉬 요청신호와 외부로 부터의 라스바 신호가 일치할 경우에 리프레쉬 동작의 미수행으로 인하여 데이터가 손실되거나 억세스 동작을 수행할 수 없는 폐단이 발생하였다.
본 발명의 목적은 상기 메모리 내부에서 발생되는 셀프 리프레쉬 요청 신호와 같이 일정주기의 신호와 디램 외부로 부터의 리드 및 라이트 인에이블 신호와 같이 불규칙한 신호가 상충하는 경우 이를 차례로 수행할 수 있는 멀티플렉스 장치를 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 멀티플렉스 장치는 상기 리프레쉬 요청신호와 라스바가 상충할 경우 멀티플렉스를 사용하여 정상모드와 리프레쉬 모드를 차례로 수행할 수 있게 하여 두 신호가 독립되게 진행하도록 하였다.
이하, 본 발명의 실시예를 도시한 회로도를 참조로 상세히 설명하기로 한다. 제1도는 본 발명의 실시예에 따른 멀티플렉스 장치를 도시한 회로도이다. 상기 제1도의 멀티플렉스는 라스바 신호와 리프레쉬 요청신호가 상충되지 않은 경우의 상기 각 신호의 인에이블 상태를 출력하는 제1멀티플렉스(10)과, 두 신호가 서로 상충할 경우 상기 리프레쉬 신호를 일정기간 지연하여 출력하는 제2멀티플렉스(50)과, 상기 제1멀티플렉스(50)으로 부터의 신호를 논리합하여 상기 정상동작 인에이블 신호 후 셀프 리프레쉬 요청신호를 출력하는 OR게이트(60)을 구비한다.
상기 제1멀티플렉스는 상기 라스바 신호를 입력하는 입력하인(11)과, 메모리 내부에서 발생한 셀프 라프레쉬 요청신호를 입력하는 입력라인(12)와, 상기 입력라인(11) 및 입력라인(12) 및 노드(N3)에 접속되어 있으며 NAND 게이트로 구성된 제1래치회로(13,14)과, 상기 입력라인(12)로 부터의 신호 및 노드(N3)상의 신호를 논리조합하는 NAND게이트(20)과, 인버터(15)를 경유한 입력라인(11)로 부터의 신호 및 인버터(16)을 경유한 노드(N3)상의 신호를 입력하며 노드(N4)에 접속되어 있으며 NOR게이트로 구성된 제2래치회로(17,18)과, 상기 NOR게이트(18)에 접속되어 외부로 부터의 전원안정화 신호에 의하여 상기 NOR게이트(18)로 부터의 신호를 조정하여 래치-업 현상을 방지하는 엔모스트랜지스터(Q1)과, 인버터(21)을 경유한 상기 NAND게이트(20)으로 부터의 신호 및 인버터(19)를 경유한 상기 노드(N4)상의 신호를 논리조합하는 NAND게이트(22)와, 상기 입력라인(11)상의 신호 및 상기 NAND게이트(22)로 부터의 신호를 논리조합하는 NAND 게이트(23)을 구비한다.
상기 제2멀티플렉스(50)은 상기 라스바 신호를 입력하는 입력라인(31)과, 메모리 내부에서 발생한 셀프 리프레쉬 요청신호를 입력하는 입력라인(32)와, 상기 입력라인(31) 및 입력라인(32) 및 노드(N5)에 접속되어 있으며 NOR게이트로 구성된 제1래치회로(33,34)와 상기 노드(N5)상의 신호를 상기 라스바 신호가 프리차지(precharge)하는 시간 만큼 지연하는 제1지연회로(35)와, 상기 노드(N5)상의 신호 및 상기 제1지연회로(35)로 부터의 신호를 논리조합하는 NOR게이트(36)과, 상기 NOR게이트(36)으로 부터의 신호를 셀프 리프레쉬 모드에서 워드라인(word line)이 온(on)되어 비트라인(bit line)의 센싱(sensing)이 끝나는 시간만큼 신호를 지연하는 제2지연회로(37)과, 상기 NOR게이트(36)으로 부터의 신호 및 상기 제2지연회로(37)로 부터의 신호를 논리조합하는 NAND게이트(38)과, 상기 NOR게이트(36)으로 부터의 신호 및 상기 NAND게이트(38)로 부터의 신호를 논리조합하는 NAND게이트(39)와 상기 NAND게이트(39)로 부터의 신호를 상기 OR게이트(60)쪽으로 매칭하는 인버터(40)을 구비한다.
상기 제1도의 동작은 제2도의 타이밍도를 참조로 하여 자세히 설명하기로 한다. 상기 제1멀티플렉스(10)은 정상모드의 액티브(active)신호인 라스바신호에 제2도에 도시된 Ⅱ와 같이 상기 라스바 신호가 디저블(disable)상태일 경우에 인에이블 상태로 입렬되는 셀프 리프레쉬 요청 신호를 추가한 신호를 출력한다.
또, 상기 제1멀티플렉스(50)은 Ⅰ부분과 같이 상기 라스바 및 셀프 리프레쉬 요청신호가 인에이블상태가 일부분 겹쳐지는 경우와, Ⅲ부분과 같이 상기 라스바가 인에이블인 시간 영역에서 상기 셀프 리프레쉬 요청 신호가 인에이블되는 경우에 있어서, 상기 셀프 리프레쉬 요청신호가 각각 충돌된 라스바가 라이징(ringing)하는 순간에서 라스바가 프리차지를 완료하는 시간에 발생하게 하였다.
상기 NOR게이트(60)은 상기 제1 및 제2멀티플렉스로 부터의 신호를 논리조합합으로써, 상기 두 신호가 동시에 입력되어 발생할 수 있는 모든 경우 Ⅰ,Ⅱ,Ⅲ,Ⅳ에 있어서도, 정상모드와 셀프 리프레쉬 모드가 상층 없이 수행되게 하였다.
상술한 바와 같이 본 발명의 멀티플렉스는 셀프 리프레쉬 요청신호를 칩(chip)내부에서 자체적으로 발생하여 리프레쉬 사이클을 외부의 제어에 의하여 수행할 필요가 없는 경우에 있어서, 서로 독립적인 상기 라스바 및 일정주기의 셀프 리프레쉬 요청신호가 동시에 입력되어 상충하는 경우는 상기 라스바에 의한 정상모드 후에 상기 셀프 리프레쉬 모드가 수행되게 하였다. 또, 상기 멀티프렉스는 일정한 주기로 입력되는 신호와 불규칙하게 입력되는 신호가 상충하는 경우에도 사용할 수 있다.

Claims (5)

  1. 셀프리프레쉬 요청신호를 칩내부에서 자체적으로 발생하여 리프레쉬 동작을 수행함에 있어서, 일정한 주기의 리프레쉬 요청신호와 불규칙하게 입력되는 메모리의 리드 및 라이트 구동신호인 로우 어드레스 스트로브 신호를 입력하여 상기 두 신호의 인에이블 상태가 상충되지 않을 때 각 신호의 인에이블 상태를 출력하는 제1멀티플렉스와, 상기 셀프 리프레쉬 요청 신호와 로우 어드레스 스트로브 신호를 입력하여 상기 두 신호의 인에이블 상태가 상충될 때 상기 로우 어드레스 스트로브 신호가 라이징한 후 프리차지가 완료된 순간에 리프레쉬 요청신호를 출력하는 제2멀티플렉스와, 상기 제1 및 제2 멀티플렉스로 부터의 신호를 논리조합하여 상기 메모리 리드 및 라이트 모드와 셀프 리프레쉬 모드가 상충하지 않고 독립적으로 진행하게 하는 논리조합 수단을 구비한 것을 특징으로 하는 멀티플렉스 장치.
  2. 제1항에 있어서, 상기 제2멀티플렉스가 상기 셀프 리프레쉬 요청신호가 충돌된 로우 어드레스 신호가 라이징하여 프리차지가 완료되는 시간 만큼 신호를 지연하는 제1지연수단을 구비한 것을 특징으로 하는 멀티플렉스장치.
  3. 제1항에 있어서, 상기 제2멀티플렉스 상기 셀프 리프레쉬 모드에서 워드라인이 온(on)되고 비트라인의 센싱이 끝날때까지의 시간만큼 신호를 지연하는 제2지연수단을 구비한 것을 특징으로 하는 멀티플렉스 장치.
  4. 제1항에 있어서, 상기 논리조합수단에 OR게이트 인 것을 특징으로 하는 멀티플렉스 장치.
  5. 제1항에 있어서, 상기 제2멀티플렉스로 부터의 신호를 상기 논리조합수단쪽으로 매칭하는 것을 특징으로 하는 멀티플렉스 장치.
KR1019940040588A 1994-12-31 1994-12-31 멀티 플렉스 장치 KR0144408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040588A KR0144408B1 (ko) 1994-12-31 1994-12-31 멀티 플렉스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040588A KR0144408B1 (ko) 1994-12-31 1994-12-31 멀티 플렉스 장치

Publications (2)

Publication Number Publication Date
KR960025774A KR960025774A (ko) 1996-07-20
KR0144408B1 true KR0144408B1 (ko) 1998-08-17

Family

ID=19406224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040588A KR0144408B1 (ko) 1994-12-31 1994-12-31 멀티 플렉스 장치

Country Status (1)

Country Link
KR (1) KR0144408B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437607B1 (ko) * 2001-09-14 2004-06-30 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 발생회로
KR100468718B1 (ko) * 2001-12-07 2005-01-29 삼성전자주식회사 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법

Also Published As

Publication number Publication date
KR960025774A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5812490A (en) Synchronous dynamic semiconductor memory device capable of restricting delay of data output timing
US6385709B2 (en) Multiplexed data transfer arrangement including a multi-phase signal generator for latency control
NL1000847C2 (nl) Progammeerbaar dynamisch willekeurig-toegankelijk geheugen (DRAM).
KR100316713B1 (ko) 반도체 메모리 장치 및 이에 적합한 구동신호 발생기
US7245550B2 (en) Memory array decoder
JPH02227898A (ja) メモリ駆動用クロック信号発生回路
US6064622A (en) Column select line control circuit for synchronous semiconductor memory device and associated methods
KR100573534B1 (ko) 메모리 디바이스
KR100301036B1 (ko) 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치
US6166993A (en) Synchronous semiconductor memory device
US6052328A (en) High-speed synchronous write control scheme
KR19990045665A (ko) 복수의 뱅크를 구비한 반도체 메모리 장치
US5373470A (en) Method and circuit for configuring I/O devices
US6026041A (en) Semiconductor memory device
KR0161306B1 (ko) 반도체 메모리 장치
US6765842B2 (en) Hole driver in semiconductor memory device
JP5456407B2 (ja) 半導体装置
KR19980041228A (ko) 반도체 메모리 장치의 컬럼 선택 라인 인에이블 회로
US6188639B1 (en) Synchronous semiconductor memory
USRE36532E (en) Synchronous semiconductor memory device having an auto-precharge function
KR0144408B1 (ko) 멀티 플렉스 장치
US20030002371A1 (en) Auto precharge apparatus having autoprecharge gapless function protecting circuit in semiconductor memory device
KR100296920B1 (ko) 반도체메모리장치의 데이터 기록 동작 제어 장치
KR20020025272A (ko) 셀프-리프레쉬 기능을 가지는 메모리 집적 회로 및 그구동 방법
KR100191022B1 (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee