KR0144234B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor deviceInfo
- Publication number
- KR0144234B1 KR0144234B1 KR1019950018033A KR19950018033A KR0144234B1 KR 0144234 B1 KR0144234 B1 KR 0144234B1 KR 1019950018033 A KR1019950018033 A KR 1019950018033A KR 19950018033 A KR19950018033 A KR 19950018033A KR 0144234 B1 KR0144234 B1 KR 0144234B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- capacitor
- polysilicon
- semiconductor device
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000003990 capacitor Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 125000004429 atom Chemical group 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 15
- 238000003860 storage Methods 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Chemical group 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 캐패시터 형성 공정중 전하 저장 전극의 표면적을 증대시키기 위한 방법으로써, 본 발명은 반도체 소자의 대용량 캐패시터를 형성하기 위하여 산소 원자의 이온 주입시 이온 주입 에너지를 부분적으로 달리하여 파동 형상의 산화막을 형성함으로써, 폴리실리콘과 산화막간의 표면적을 증대시켜 대용량을 실현시키고, 이로 인하여, 소자의 전기적 특성 및 신뢰성 향상을 기대할 수 있다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of increasing the surface area of a charge storage electrode during a capacitor forming process of a semiconductor device. The present invention relates to an oxygen atom for forming a large capacity capacitor of a semiconductor device. By forming a wave-shaped oxide film by partially changing the ion implantation energy at the time of ion implantation of, the surface area between polysilicon and the oxide film is increased to realize a large capacity, thereby improving the electrical characteristics and reliability of the device.
Description
제1도는 (a) 내지 (c)는 종래의 반도체 소자의 캐패시터 형성방법을 나타낸 단면도1 (a) to (c) are cross-sectional views showing a method of forming a capacitor of a conventional semiconductor device.
제2도는 (a) 내지 (f)는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 개략적으로 나타낸 요부 단면도2 is a cross-sectional view of principal parts schematically showing a method of forming a capacitor of a semiconductor device according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1:반도체 기관 2:필드 산화막1: semiconductor organ 2: field oxide film
3:폴리실리콘 4:레티클3: Polysilicon 4: Reticle
5:산소 원자 6:산화막5: oxygen atom 6: oxide film
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 캐패시터 형성중 전하 저장 전극의 면적을 증대시키기 위하여 이온 주입 공정시 이온 주입 에너지 범위(Rp:projection range)를 변화시켜 산소 원자를 주입함으로써, 전극면과 절연막간의 계면을 파동의 형상으로 제조하여 소자의 저장 능력을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a capacitor of a semiconductor device. More specifically, to increase the area of a charge storage electrode during the formation of a capacitor of a semiconductor device, oxygen is changed by changing an ion implantation energy range (Rp: projection range) during an ion implantation process. By injecting atoms, the present invention relates to a method for forming a capacitor of a semiconductor device which can improve the storage capacity of the device by making the interface between the electrode surface and the insulating film into a wave shape.
집적회로에서 가장 중요한 요소중의 하나인 캐패시터는 각각의 정보에 대해 전하가 축적되는 메모리 소자의 회로내에 포함될 경우 특히 중요하다. 이러한 메모리 소자인 RAM(ramdom access memory)에서 메노리 셀은 행렬의 형태로 조직되어 있으며, 데이터를 메모리하거나 재생하기 위해 행과 열을 따라서 호출하게 된다. 특히, 조밀한 메모리 소자는 1개의 캐패시터와 1개의 트랜지스터를 구비하고 있으며, 여기서 트랜지스터는 캐패시터에 전송하거나 호출하기 위한 스위치로서 작용한다. 여기서 MOS 캐패시터를 이용하면 전하가 일정 시간내에 방전되기 때문에 주기적으로 재충전시켜야 할 필요가 있다. 이런 형태의 메모리 소자를 동적 RAM 또는 DRAM이라고 한다. DRAM은 재충전(refresh)를 위한 부가적인 회로를 필요로 하지만, 메모리 셀의 면적이 단일 칩에 수 백만개 이상의 기억셀을 내장할 수 있을 정도로 작고, 전력소비가 적기 때문에 현재의 고집적 회로에서 매우 각광받는 소자이다.Capacitors, one of the most important elements in integrated circuits, are particularly important when included in the circuitry of memory elements where charge is accumulated for each piece of information. In such a memory device (RAM), memory cells are organized in a matrix form, and are called along rows and columns to store or reproduce data. In particular, a dense memory element has one capacitor and one transistor, where the transistor acts as a switch to transfer or call the capacitor. In this case, the MOS capacitor needs to be periodically recharged because the charge is discharged within a predetermined time. This type of memory device is called dynamic RAM or DRAM. DRAM requires additional circuitry for refreshing, but the memory cell area is small enough to contain more than a million memory cells on a single chip, and power consumption is very popular in today's highly integrated circuits. Element.
이러한 종래의 반도체 소자의 캐패시터 제조 방법을 첨부한 도면을 참고로 하여 설명하기로 한다. 첨부한 도면 제1도 (a) 내지 (c)는 종래의 반도체 소자의 캐패시터 형성방법을 나타낸 단면도로서, 먼저, 제1도 (a)에 도시된 바와 같이, 반도체 기판(1) 상부의 소정 영역에 소자간의 분리를 위한 필드 산화막(2)을 제조한 다음, 상기 필드 산화막(2) 상부에 캐패시터를 형성하기 위한 폴리실리콘을 저압 화학 기상 증착법에 의해 4000 내지 6000Å의 두께 범위로 증착한 후, 소정의 형태로 패터닝하여 폴리실리콘 패턴(3)을 형성한다.A conventional method of manufacturing a capacitor of a semiconductor device will be described with reference to the accompanying drawings. (A) to (c) of the accompanying drawings are cross-sectional views illustrating a method of forming a capacitor of a conventional semiconductor device. First, as shown in FIG. 1 (a), a predetermined region on an upper portion of the semiconductor substrate 1 is shown. After fabricating the field oxide film 2 for separation between the devices, polysilicon for forming a capacitor on the field oxide film 2 was deposited in a thickness range of 4000 to 6000 kPa by low pressure chemical vapor deposition. By patterning in the form of a polysilicon pattern (3).
그후, 제1도 (b)에 나타낸 바와 같이, 상기 폴리실리콘 패턴(3)을 제외한 레티클(4)의 형태로 이온 주입 마스크를 형성하고, 소자 전면에 산소 원자를 이온 주입한다. 이때, 상기 산소 원자(5)는 이온 주입 에너지에 의해 폴리실리콘 패턴(3) 내부로 투사되고, 그 내부에서 폴리실리콘과 산화반응을 일으켜 산화막(6)을 형성하게 된다. 그렇게 되면 제1도 (c)에 나타낸 것과 같이, 상기 필드 산화막(2)상의 폴리실리콘은 하단의 폴리실리콘과, 산소 원자의 주입에 의한 산화막(6)과, 노출되어 있는 상단의 폴리실리콘으로 구성된 캐패시터가 형성된다.Thereafter, as shown in FIG. 1B, an ion implantation mask is formed in the form of the reticle 4 except for the polysilicon pattern 3, and ion atoms are implanted into the entire surface of the device. At this time, the oxygen atom 5 is projected into the polysilicon pattern 3 by ion implantation energy, and an oxidation reaction with the polysilicon is formed therein to form the oxide film 6. Then, as shown in FIG. 1 (c), the polysilicon on the field oxide film 2 is composed of the polysilicon at the bottom, the oxide film 6 by the injection of oxygen atoms, and the exposed polysilicon at the top. A capacitor is formed.
그러나, 상기 종래와 같이, 폴리실리콘 내부에 산소 원자를 주입하여 폴리실리콘 내부에 산화막을 형성함으로써, 구성되는 캐패시터를 형성하는 공정에 있어서, 상기 폴리실리콘내에 단일의 산소 원자의 이온 주입에 의해 산화막을 형성하므로 주입 에너지 범위가 일정하므로 상기 폴리실리콘 내부에 형성되는 산화막이 상기 하단 또는 상단의 폴리실리콘과의 수평형의 계면을 갖게되어 전하 저장 전극의 표면적을 증대시켜야 하는 본래의 취지를 달성하지 못하는 문제점이 발생하였다.However, in the process of forming a capacitor formed by injecting oxygen atoms into polysilicon and forming an oxide film inside polysilicon as in the conventional art, the oxide film is formed by ion implantation of a single oxygen atom in the polysilicon. Since the implantation energy range is constant, the oxide film formed inside the polysilicon has a horizontal interface with the polysilicon at the bottom or the top, thereby failing to achieve the original purpose of increasing the surface area of the charge storage electrode. This occurred.
따라서, 본 발명은 반도체 소자의 캐패시터 제조 공정시 전하 저장 전극과 유전체간의 접촉되는 표면적을 증대시켜 대용량의 캐패시터를 형성하는 것을 목적으로 한다.Therefore, an object of the present invention is to form a large capacity capacitor by increasing the surface area contacted between the charge storage electrode and the dielectric during the capacitor manufacturing process of the semiconductor device.
상기한 본 발명의 목적을 달성하기 위하여 본 발명은 반도체 소자의 캐패시터 예정영역에 폴리실리콘 증착 및 패터닝화하는 단계; 상기 폴리실리콘의 상부에 일정한 간격을 갖는 레티클에 의한 이온 주입 마스크를 이용하여 선택적으로 노출된 부위에 1단계 이온 주입을 실시하는 단계; 상기 폴리실리콘의 1단계 이온 주입이 이루어진 영역에 이온 주입 마스크를 형성하고 2단계 이온 주입을 실시하는 단계; 및 어닐링 공정을 실시하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention comprises the steps of polysilicon deposition and patterning in the capacitor region of the semiconductor device; Performing a one-step ion implantation on a portion selectively exposed by using an ion implantation mask by a reticle having a predetermined interval on the polysilicon; Forming an ion implantation mask in a region where the first stage ion implantation of the polysilicon is performed and performing a second stage ion implantation; And performing an annealing process.
바람직하게는 상기 이온 주입 원자는 산소 또는 질소 원자인 것을 특징으로 하고, 상기 1단계 이온 주입시의 에너지 투사 범위와 2단계 이온 주입시 에너지 투사 범위가 서로 상이한 것을 특징으로 한다.Preferably, the ion implantation atom is an oxygen or nitrogen atom, and the energy projection range at the first stage ion implantation and the energy projection range at the second stage ion implantation are different from each other.
이하 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 제2도 (a) 내지 (e)는 본 발명에 따른 반도체 소자의 캐패시터 형성방법을 공정 순서적으로 나타낸 요부 단면도로서, 특히 제2도 (b) 내지 (e)는 제2도 (a)의 폴리실리콘 패턴만을 확대하여 캐패시터 형성공정을 순차적으로 보인 단면도이다.(A) to (e) of the accompanying drawings are cross-sectional views of main parts showing the process of forming a capacitor of the semiconductor device according to the present invention in a process order, and in particular, FIGS. 2 (b) to (e) of FIG. It is sectional drawing which showed the capacitor formation process sequentially by enlarging only the polysilicon pattern of a).
먼저 제2도 (a)에 도시한 바와 같이, 반도체 기판(1) 상부에 공지의 방법으로 소정 영역에 필드 산화막(2)을 형성한 다음, 상기 전체 구조 상부에 폴리실리콘을 3000 내지 8000Å두께 범위로 통상의 방법 예를 들어, 저압 화학 기상 증착법에 의해 형성시킨 다음, 필드 산화막상의 소정의 형태로 패터닝하여 캐패시터를 형성하기 위한 폴리실리콘 패턴(3)을 형성한다.First, as shown in FIG. 2 (a), a field oxide film 2 is formed in a predetermined region on the semiconductor substrate 1 by a known method, and then polysilicon is formed in the upper portion of the entire structure in the range of 3000 to 8000 kPa. The polysilicon pattern 3 is formed by a conventional method, for example, by low pressure chemical vapor deposition, and then patterned into a predetermined shape on a field oxide film to form a capacitor.
그후, 상기 폴리실리콘 패턴(3) 상부에 제2도 (b)에 도시된 것과 같이, 상기 폴리실리콘 패턴(3) 상부에 양성 감광막(미도식)을 도포한 다음, 일정 간격을 갖는 레티클(4)를 이용하여 이온 주입 마스크(미도식)를 형성하여 선택적으로 폴리실리콘 패턴(3)을 노출시키고, 노출된 폴리실리콘 영역에 1단계 산소 원자 주입 공정을 실시한다. 상기 1단계 산소 원자(5) 이온 주입 공정은 80 내지 150KeV의 에너지 범위로, 농도는 1×1014내지 1×1018원자/cm3로 하여 주입하면, 제2도 (c)에서와 같이, 부분적으로 불연속 산화막(A)을 형성하게 된다. 상기 도면에서의 B는 상기 불연속 산화막(A)과 동일 수평상에 존재하는 폴리실리콘이다.Thereafter, a positive photoresist film (not shown) is applied to the polysilicon pattern 3 on the polysilicon pattern 3, and then a reticle 4 having a predetermined interval is applied to the polysilicon pattern 3. ) To form an ion implantation mask (not shown) to selectively expose the polysilicon pattern (3), and to perform a one-step oxygen atom implantation process on the exposed polysilicon region. The first stage oxygen atom (5) ion implantation process is in the energy range of 80 to 150 KeV, the concentration is 1 × 10 14 to 1 × 10 18 atoms / cm 3 When implanted, as in Figure 2 (c), The discontinuous oxide film A is partially formed. In the figure, B is polysilicon present on the same horizontal plane as the discontinuous oxide film A. As shown in FIG.
그런다음, 상기 B부분을 산화시켜 연속적인 산화막을 형성하기 위하여 제2도 (d)와 같이, 상기 제2도 (c)에서 사용한 동일한 레티클(4)을 이용하고, 음성 감광막(미도식)을 도포하여 이온 주입 마스크(미도식)을 형성한 다음, 2단계 산소 원자(5)를 주입한다. 상기 2단계 이온 주입은 30 내지 90KeV의 에너지 범위로, 농도는 1*×1014내지 1×1018원자/cm3로 하여 주입한다.Then, in order to oxidize the portion B to form a continuous oxide film, the same reticle 4 used in FIG. 2 (c) is used, as shown in FIG. 2 (d), and a negative photosensitive film (not shown) is used. It is applied to form an ion implantation mask (not shown), and then a two-stage oxygen atom 5 is injected. The two-stage ion implantation is implanted at an energy range of 30 to 90 KeV, with a concentration of 1 * × 10 14 to 1 × 10 18 atoms / cm 3 .
상기와 같이 이온 주입을 실시하면 제2도 (e)에서와 같이, 이온 투사 범위가 다른 즉, A부분은 산소 원자(5)가 비교적 깊게 이온 주입이 이루어지고, B부분은 산소 원자가 얕게 이온 주입이 이루어진 불균일한 산화막(6)을 형성한다.When ion implantation is performed as described above, as shown in FIG. 2 (e), ion implantation ranges different from each other, that is, the portion A is relatively deeply implanted with oxygen atoms 5, and the portion B is shallowly implanted with oxygen atoms. This formed nonuniform oxide film 6 is formed.
그후, 상기 폴리실리콘 내부 이온 주입된 산소 원자와의 반응으로 이루어진 산화막(6)을 900 내지 1300℃의 온도 범위에서 40 sccm의 N2분위기로 어닐링 공정을 진행하면, 가우시안 프로화일(gaussian profile)로 형성된 산소 원자의 분포가 상부의 폴리실리콘층족에서 산화막으로 확산됨과 동시에 이온 주입으로 데미지(demage)를 받은 상부의 폴리실리콘층을 단결정화시키게 되어 제2도 (e)에서와 같이, 폴리실리콘(3)과 산화막(6)간의 계면이 파동 형상을 취하게 되어, 수평 계면에 비하여 표면적을 증대시킬 수 있다.Subsequently, when the annealing process of the oxide film 6 formed by the reaction with the oxygen-implanted oxygen atoms in the polysilicon is carried out in an N 2 atmosphere of 40 sccm in a temperature range of 900 to 1300 ° C., a Gaussian profile is formed. The distribution of oxygen atoms diffuses from the upper polysilicon layer group to the oxide film and simultaneously crystallizes the upper polysilicon layer damaged by ion implantation, as shown in FIG. The interface between the oxide film 6 takes a wave shape and the surface area can be increased as compared with the horizontal interface.
이상에서 자세히 설명한 바와 같이, 본 발명은 반도체 소자의 대용량 캐패시터를 형성하기 위하여 폴리실리콘 전극 내부에 산소 원자의 이온 주입시 이온 주입 에너지를 부분적으로 달리하여 파동 형상의 산화막을 형성함으로써, 폴리실리콘과 산화막간의 표면적을 증대시켜 대용량을 실현시키고, 이로 인하여, 소자의 전기적 특성 및 신뢰성 향상을 기대할 수 있다.As described in detail above, the present invention forms a wave-shaped oxide film by partially varying ion implantation energy during ion implantation of oxygen atoms in a polysilicon electrode to form a large capacity capacitor of a semiconductor device, thereby forming polysilicon and an oxide film. The surface area of the liver can be increased to realize a large capacity, thereby improving the electrical characteristics and reliability of the device.
또한, 본 발명은 산소 원자의 주입에 대하여만 설명하였지만, 그밖의 이온 주입을 실시하여 절연막을 형성할 수 있는 원자 예를 들어 질소 원자등을 주입하여도 동일한 효과를 얻을 수 있다.In addition, although the present invention has only been described with respect to the injection of oxygen atoms, the same effect can be obtained even by injecting atoms, for example, nitrogen atoms, which can form an insulating film by performing other ion implantation.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018033A KR0144234B1 (en) | 1995-06-29 | 1995-06-29 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018033A KR0144234B1 (en) | 1995-06-29 | 1995-06-29 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003450A KR970003450A (en) | 1997-01-28 |
| KR0144234B1 true KR0144234B1 (en) | 1998-08-17 |
Family
ID=19418674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018033A KR0144234B1 (en) | 1995-06-29 | 1995-06-29 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144234B1 (en) |
-
1995
- 1995-06-29 KR KR1019950018033A patent/KR0144234B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003450A (en) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200409296A (en) | Manufacturing method of 1-transistor random access memory | |
| US4322881A (en) | Method for manufacturing semiconductor memory devices | |
| US5451539A (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR0144234B1 (en) | Method for forming capacitor of semiconductor device | |
| JPH0221653A (en) | Semiconductor device and manufacture thereof | |
| US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
| JPH02129956A (en) | Manufacture of semiconductor memory device | |
| KR100190525B1 (en) | Fabricating method of dram device | |
| KR100213977B1 (en) | Capacitor of semiconductor device fabrication method | |
| KR100209933B1 (en) | Fabricating method for capacitor storage electrode in semiconductor device | |
| KR100258863B1 (en) | Manufacturing method for semiconductor memory | |
| KR100272654B1 (en) | Manufacturing method for capacitor of dram device | |
| KR100328704B1 (en) | Method for manufacturing dram cell | |
| KR100213980B1 (en) | Capacitor of dram fabrication method | |
| KR950012029B1 (en) | Capacitor of semiconductor memory device manufacturing process | |
| KR0156169B1 (en) | Method of manufacturing semiconductor memory | |
| KR0144175B1 (en) | Semiconductor Memory Device Manufacturing Method | |
| KR19980016638A (en) | DRAM Cell Capacitor Manufacturing Method | |
| JPS6138867B2 (en) | ||
| KR970011672B1 (en) | A method for fabricating dram capacitor | |
| KR100324812B1 (en) | Method for fabricating semiconductor memory device | |
| JPH0575056A (en) | Manufacture of semiconductor element | |
| JPH084125B2 (en) | Vertical 1-transistor DRAM cell structure and manufacturing method thereof | |
| KR19980015745A (en) | Method for planarizing semiconductor devices | |
| KR19980021005A (en) | Manufacturing method of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |