KR0143026B1 - 노멀워드라인들과 리던던트워드라인들을 가지는 반도체메모리소자 - Google Patents
노멀워드라인들과 리던던트워드라인들을 가지는 반도체메모리소자Info
- Publication number
- KR0143026B1 KR0143026B1 KR1019940038504A KR19940038504A KR0143026B1 KR 0143026 B1 KR0143026 B1 KR 0143026B1 KR 1019940038504 A KR1019940038504 A KR 1019940038504A KR 19940038504 A KR19940038504 A KR 19940038504A KR 0143026 B1 KR0143026 B1 KR 0143026B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- redundant
- normal
- memory cell
- line selection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은, 복수개의 행들과 열들로 구성된 복수개의 노멀메모리셀어레이와 복수개의 행들과 열들로 구성된 적어도 하나의 리던던트메모리셀어레이로 이루어진 복수개의 서브메모리셀어레이들을 가지는 반도체메모리소자에 관한 것으로서, 복수개의 로우어드레스신호들과 제1활성화신호에 응답하는 방전경로를 이용하여 상기 노멀메모리셀어레이에 포함된 노멀워드라인들을 선택하는 복수개의 노멀워드라인선택회로들과, 제2활성화신호에 응답하는 방전경로를 이용하여 상기 리던던트메모리셀어레이에 포함된 리던던트워드라인들을 선택하는 복수개의 리던던워드라인선택회로를 구비하며, 상기 두개의 방전경로가 서로 동일한 수와 동일한 크기의 능동형 전류통과요소들이 직렬로 연결되어 구성된다.
Description
제1도는 리던던시기능을 가진 반도체메모리소자의 일반적인 구성을 개략적으로 보여주는 도면
제2도는 종래에 사용된 노멀워드라인선택회로를 보여주는 도면
제3도는 종래에 사용된 리던던트워드라인선택회로를 보여주는 도면
제4도는 하나의 워드라인을 위한 워드라인라이버를 보여주는 도면
제5도는 본 발명에 따른 리던던트워드라인선택회로를 보여주는 도면
본 발명은 반도체메모리소자의 리던던시에 관한 것으로서, 특히 리던던시동작을 수행하기 위한 노멀워드라인선택회로와 리던던트워드라인선택회로에 관한 것이다.
반도체메모리소자에는, 일반적으로, 메모리셀의 수율을 향상시키고 동작상의 신뢰성을 확보하기 위하여, 결함이 발생된 메모리셀(노멀메모리셀)을 여분의 리던던트메로리셀로 대체하는 리던던시기술을 채용한다.
이 리던던시기능을 가진 반도체메모리소자는, 예를들면 제1도에 보인 바와 같이, 노멀워드라인선택회로이(10)와는 별도로 리던던트워드라인선택회로(20)을 구비하고 있으며, 노멀메모리셀어레이(10)에 속한 워드라인(노멀워드라인)들을 선택하기 위한 노멀워드라인선택부(30)와 리던던트메모리셀어레이(20)에 속한 워드라인(리던던트워드라인)들을 선택하기 위한 리던던트워드라인선택부(40)를 가진다. 제1도에서 노멀메모리셀어레이(10)가 M개의 워드라인들과 N개의 컬럼라인들로 구성되고 리던던트메모리셀어레이(20)가 m개의 워드라인들과 N개의 컬럼라인들로 구성되어 있다고 가정하고, 또한 노멀워드라인선택부(30) 또는 리던던트워드라인선택부(40)의 각 출력이 4개씩의 워드라인들을 담당하고 설명의 단순화를 위하여 노멀메모리셀어레이(10)내의 각 서브메모리셀어레이가 하나씩의 리던던트회로를 가진다고 한다면, 리던던트메모리셀어레이(40)는 4xv으로 구성되고 노멀워드라인선택부(30)내에는 M/4개의 노멀워드라인선택회로들을 가지게 된다. M/4개의 노멀워드라인선택회로들을 선택하기 위해서는 예컨대 k(2k=M/4)개의 로우어드레스신호들이 필요할 것이다. 노멀워드라인선택부(30)에 128개의 노멀워드라인선택회로들이 포함되어 있다면, 필요한 로우어드레스신호들의 수는 7이 된다.
종래에 사용된 노멀워드라인선택회로의 일례를 보여주는 제2도를 참조하며, 7개의 로우어드레스신호들(RA2∼RA8)에 따른 로우프리디코딩신호들(DRA234, DRA56, DRA78)이 노멀워드라인의 선택에 이용된다. 또한, 종래에 사용된 리던던트워드라인선택회로에서는, 전술한 가정에 의해 하나의 서브메모리셀어레이에는 하나의 리던던트워드라인선택회로만 가지므로, 로우어드레서신호가 공급되지 않는다. 로우어드레스스트로우브신호(RASB)가 활성싸이클로 들어서면 로우어드레스신호는 해당하는 어드레스신호의 입력에 따라 로우레벨 또는 하이레벨로 천이하고, 하이레벨로 천이되는 로우 어드레스신호들이 제2도의 엔모오스트랜지스터들(N21∼N23)의 게이트에 인가됨에 의해 워드라인선택동작이 이루어진다. 즉, 노멀워드라인선택회로가 해당하는 로우어드레스신호들에 의해 선택되고((DRA234, DRA56, DRA78이 모두 하이레벨) 노멀워드라인선택회로를 활성화시키는 신호인 ΦNWR(이것의 논리반전신호는 ΦNWRB임)이 하이레벨로 되면, RASB의 프리차아지싸이클동안 하이레벨로 충전되어 있던 노드(1)의 전위가 로우레벨로 된다. 그러면, 노멀워드라인을 선택하는 신호 ΦNWEiB가 승압전압(Vpp)의 전위에서 접지전압의 전위로 천이하여, 제4도의 워드라인드라이버회로에 보인 바와 같이, 해당하는 노멀워드라인(NWL)을 활성화시키게 된다. 그러나, 결함이 있는 노멀메모리셀을 리던던트메모리셀로 대체하고자 하는 경우에는, 제3도에 보인 바와 같이, 리던던트워드라인선택회로를 활성화 시키는 신호 ΦSWR(이것의 논리반전신호는 ΦSWRB임)가 하이레벨로 됨에 따라 노드(2)의 전위가 로우레벨로 하강하고 이것에 의해 리던던트워드라인을 선택하는 신호 ΦSWEiB가 로우레벨로 발생된다. 이것에 의해, 제4도에 보인 바와 같이 로우레벨의 ΦSWEiB에 의해 리던던트워드라인(RWL)이 활성화되어 리던던시(로우리던던시)가 수행된다.
그러나, 이와같이 노멀워드라인선택회로에는 해당하는 로우어드레스신호에 따른 선택정보인 로우프리디코딩신호를 이용하는 반면에 리던던트워드라인선택회로에는 로우어드레스정보를 이용하지 않음으로 인하여, 노멀워드라인선택회로에 의해 노멀워드라인이 활성화되기까지의 시간과 리던던트워드라인선택회로에 의해 리던던트워드라인이 활성화되기까지의 시간사이의 차가 발생된다. 즉, 제2도의 노멀워드라인선택회로에서는 노드(1)이 4개의 직렬연결된 엔모오스트랜지스터들(N21∼N24)을 통과하여 접지전압(Vss)에 이르는 반면에, 제3도의 리던던트워드라인선택회로에서는 노드(2)와 접지전압(Vss)사이에 하나의 엔모오스트랜지스터(N31)만이 연결되어 있다. 이는 노드(1)가 로우레벨로 방전되는 시간이 일반적으로 알려진 몸체효과(body effect)에 의해 노드(2)가 로우레벨로 방전되는 시간보다 더 느리게 된다는 것을 의미한다.
이러한 노멀워드라인과 리던던트워드라인간의 활성시간차는 비트라인등화, 메모리셀과 비트라인간의 전하분배, 메모리셀의 레스토아 도는 프리차아지싸이클등에 관련된 시간적인 오동작이나 불량상태를 유발시키게 된다.
ΦSWEiB가 발생되는 경과시간을 ΦNWEiB의 그것에 맞추기 위하여 제3도의 엔모오스트랜지스터(N31)의 크기를 줄이는 방법이 있으나, 트랜지스터의 크기가 작게 되면 공정상의 변화요인들에 의해 그 변동폭이 상대적으로 커질 가능성이 많기 때문에 전술한 문제를 해결하기에는 부족하다. 리던던시기능을 필수적으로 가지며 고속동작의 추세에 있는 고집적 반도체메모리소자에 있어서는 전술한 문제는 소자의 신뢰성을 저하시키게 될 것이다.
따라서 본 발명의 목적은 노멀워드라이과 리던던트워드라인간의 활성 시간차가 없는 반도체메모리소자를 제공함에 있다.
본 발명의 다른 목적은 리던던시동작의 신뢰성이 향상된 반도체메모리 소자를 제공함에 있다.
본 발명의 또다른 목적은 안정된 리던던시기능을 가지는 반도체메모리 소자를 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위하여 본 발명은, 복수개의 행들과 열들로 구성된 복수개의 노멀메모리셀어레이와 복수개의 행들과 열들로 구성된 적어도 하나의 리던던트메모리셀어레이로 이루어진 복수개의 서브메모리셀어레이들을 가지는 반도체메모리소자에 있어서, 복수개의 로우어드레스신호들과 제1활성화신호에 응답하는 방전경로를 이용하여 상기 노멀메모리셀어레이에 포함된 노멀워드라인들을 선택하는 복수개의 노멀워드라인선택회로들과, 제2활성화신호에 응답하는 방전경로를 이용하여 상기 리던던트메모리셀어레이에 포함된 리던던트워드라인들을 선택하는 복수개의 리던던워드라인선택회로를 구비하며, 상기 두개의 방전경로가 서로 동일한 수와 동일한 크기의 능동형 전류통과요소들이 직렬로 연결되어 구성됨을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
본 발명에 따른 반도체메모리소자에서는, 제2도의 노멀워드라인선택회로를 그대로 사용하고 이것과 아울러 제5도에 보인 리던던트워드라인선택회로를 사용한다. 제5도로부터 알 수 있는 바와 같이, 제5도의 리던던트워드라인선택회로는, 인가되는 신호들을 제외하고는 제2도의 노멀워드라인선택회로(즉 본 발명에서 사용하는 노멀워드라인선택회로)의 구성과 동일함에 유의하여야 한다. 즉, 노드(3)과 접지전압(Vss)사이에 직렬연결된 엔모오스트랜지스터들(N51∼N54)중에서, N51, N52 및 N53의 게이트는 하이레벨의 전위를 가지는 전원 예컨대 전원전압(Vcc)의 전위를 가지는 전원에 공통으로 접속되고, n54의 게이트에는 활성화신호 ΦSWR이 각각 인가된다. 노드(3)와 승압전압(Vpp)사이에는 피모오스트랜지스터(P51)가 연결된다. 노드(3)는, 또한, 승압전압(Vpp)과 접지전압(Vss)을 전원으로 하는 인버터(I51)의 입력터미널이 된다. 인버터(I51)의 출력터미널은, ΦSWRB에 게이트가 접속된 엔모오스트랜지스터(N55)를 통하여 접지전압(Vss)에 연결되고 승압전압(Vpp)과 접지전압(Vss)을 전원으로 하는 인버터(I52)의 입력터미널에 접속된다. 인버터(I52)의 출력터미널로부터 리던던트워드라인을 활성화시키는 신호 ΦSWEiB가 발생된다. 노드(3)와 접지전압(Vss)사이에 직렬연결된 엔모오스트랜지스터들(N51∼N54)의 크기는 제2도의 엔모오스트랜지스터들(N21∼N24)의 크기와 동일하다. 본 발명에서 사용하는 노멀워드라인선택회로는 제2도의 것과동일하므로 별도로 도시하지 않았다.
그리하여, ΦSWR이 하이레벨로 되면, 하이레벨의 전원에 게이트들이 접속되어 항시 턴온되어 있는 엔모오스트랜지스터들(N51∼N54)과 ΦSWR에 의해 턴온된 엔모오스트랜지스터(N54)의 채널들을 통하여 노드(3)으로부터 접지전압(Vss)으로 방전전류가 흐르게 됨에 따라 노드(3)의 전위는 로우레벨로 되고, 이에 따라 리던던트워드라인을 활성화시키는 신호 ΦSWEiB는 로우레벨로 발생된다. 로우레벨의 ΦSWEiB는 제4도의 워드라인드라이버로 인가되어 해당하는 리던던트워드라인(RWL)을 구동시킨다. 여기서, 방전용 엔모오스트랜지스터(N51∼N54)의 크기가 노멀워드라인선택회로의 방전용 엔모오스트랜지스터들(N21∼N24)의 크기와 동일하기 때문에, 노드(3)의 전위가 로우레벨로 방전되는 시간이 노멀워드라인선택회로의 노드(1)의 전위가 로우레벨로 방전되는 시간과 동일하게 된다. 결국, 노멀워드라인과 리던던트워드라인의 활성화시간차가 제거됨을 이해할 수 있다.
전술한 바와 같이, 본 발명은 노멀워드라인과 리던던트워드라인간의 활성화시간차를 제거함으로써 리던던시동작의 신뢰성을 확보하고 리던던시동작의 안정성을 개선하는 효과가 있다.
전술한 본 발명의 실시예에서는 노멀워드라인과 리던던트워드라인간의 활성시간을 동일하게 하기 위하여 노멀워드라인선택회로와 리던던트워드라인선택회로의 구성을 동일하게 하였으나, 양자로부터 발생되는 워드라인활성화신호의 발생시간을 서로 다르게 하지 않는 범위내에서 리던던시동작의 효율과 소자의 고집적화에 기여하기 위한 회로의 변경등은 가능하며 이는 본 발명의 기술분야에서 통상의 지식을 가진 자에게는 용이할 것이다.
Claims (4)
- 복수개의 행들과 열들로 구성된 복수개의 노멀메모리셀어레이와 복수개의 행들과 열들로 구성된 적어도 하나의 리던던트메로리셀어레이로 이루어진 복수개의 서브메모리셀어레이들을 가지는 반도체메모리소자에 있어서, 복수개의 로우어드레스신호들과 제1활성화신호에 응답하는 방전경로를 이용하여 상기 노멀메모리셀어레이에 포함된 노멀워드라인들을 선택하는 복수개의 노멀워드라인선택회로들과, 제2활성화신호에 응답하는 방전경로를 이용하여 상기 리던던트메모리셀어레이에 포함된 리던던트워드라인들을 선택하는 복수개의 리던던워드라인선택회로를 구비하며, 상기 두개의 방전경로가 서로 동일한 수와 동일한 크기의 능동형전류통과요소들이 직렬로 연결되어 구성됨을 특징으로 하는 반도체메모리소자.
- 제1항에 있어서, 능동형 전류통과요소가 엔모오스트랜지스터임을 특징으로 하는 반도체메모리소자
- 제1항에 있어서, 상기 노멀워드라인선택회로의 방전경로가 상기 복수개의 로우어드레스신호들에 관련된 신호들에 응답하여 동작하는 서로 직렬연결된 복수개의 엔모오스트랜지스터들과, 상기 엔모오스트랜지스터들과 접지전압사이에 연결되어 상기 제1활성화신호에 응답하여 동작하는 엔모오스트랜지스터로 이루어짐을 특징으로 하는 반도체메모리소자.
- 제1항에 있어서,리던던트워드라인선택회로의 방전경로가 항시 턴온상태에 있으며 서로 직렬연결된 복수개의 엔모오스트랜지스터들과, 상기 엔모오스트랜지스터들과 접지전압사이에 연결되어 상기 제2활성화 신호에 응답하여 동작하는 엔모오스트랜지스터로 이루어짐을 특징으로 하는 반도체메모리소자
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038504A KR0143026B1 (ko) | 1994-12-29 | 1994-12-29 | 노멀워드라인들과 리던던트워드라인들을 가지는 반도체메모리소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038504A KR0143026B1 (ko) | 1994-12-29 | 1994-12-29 | 노멀워드라인들과 리던던트워드라인들을 가지는 반도체메모리소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025759A KR960025759A (ko) | 1996-07-20 |
| KR0143026B1 true KR0143026B1 (ko) | 1998-08-17 |
Family
ID=19404726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038504A KR0143026B1 (ko) | 1994-12-29 | 1994-12-29 | 노멀워드라인들과 리던던트워드라인들을 가지는 반도체메모리소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0143026B1 (ko) |
-
1994
- 1994-12-29 KR KR1019940038504A patent/KR0143026B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025759A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3725911B2 (ja) | 半導体装置 | |
| US5200922A (en) | Redundancy circuit for high speed EPROM and flash memory devices | |
| KR100510483B1 (ko) | 반도체 메모리장치의 워드라인 드라이버 | |
| US6046956A (en) | Semiconductor device, word line driver circuit and word line driving method | |
| US20020036942A1 (en) | Semiconductor integrated circuit device having a hierarchical power source configuration | |
| US6826108B2 (en) | Integrated circuit memory device power supply circuits and methods of operating same | |
| KR0164358B1 (ko) | 반도체 메모리 장치의 서브워드라인 디코더 | |
| KR0164377B1 (ko) | 반도체 메모리장치의 서브워드라인 드라이버 | |
| JPH08241592A (ja) | 半導体メモリ装置の電源昇圧回路 | |
| US4975881A (en) | Semiconductor memory device provided with an improved redundant decoder | |
| US6292413B1 (en) | Semiconductor device, semiconductor memory device and semiconductor integrated circuit device | |
| EP0121394A2 (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| KR0148605B1 (ko) | 신호선의 레벨유지를 위한 반도체 기억장치 | |
| KR100274923B1 (ko) | 디램 내장 논리 반도체 집적 회로 장치 | |
| US6041000A (en) | Initialization for fuse control | |
| US4987560A (en) | Semiconductor memory device | |
| JPH11126498A (ja) | ダイナミック型半導体記憶装置 | |
| US20070183214A1 (en) | Semiconductor device undergoing defect detection test | |
| JP3015652B2 (ja) | 半導体メモリ装置 | |
| US6515911B2 (en) | Circuit structure for providing a hierarchical decoding in semiconductor memory devices | |
| JP4916084B2 (ja) | フラッシュメモリにおけるワード線デコーディングアーキテクチャ | |
| JPH10106283A (ja) | 半導体装置 | |
| US20050088903A1 (en) | Semiconductor memory device of hierarchy word type and sub word driver circuit | |
| KR0143026B1 (ko) | 노멀워드라인들과 리던던트워드라인들을 가지는 반도체메모리소자 | |
| US6252808B1 (en) | Semiconductor memory device having improved row redundancy scheme and method for curing defective cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |