KR0139855B1 - Noise elimination ferrite chip and manufacturing method - Google Patents
Noise elimination ferrite chip and manufacturing methodInfo
- Publication number
- KR0139855B1 KR0139855B1 KR1019950001062A KR19950001062A KR0139855B1 KR 0139855 B1 KR0139855 B1 KR 0139855B1 KR 1019950001062 A KR1019950001062 A KR 1019950001062A KR 19950001062 A KR19950001062 A KR 19950001062A KR 0139855 B1 KR0139855 B1 KR 0139855B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferrite
- filled
- conductive paste
- magnetic body
- holes
- Prior art date
Links
- 229910000859 α-Fe Inorganic materials 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000008030 elimination Effects 0.000 title description 2
- 238000003379 elimination reaction Methods 0.000 title description 2
- 230000035699 permeability Effects 0.000 claims abstract description 23
- 239000000696 magnetic material Substances 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 230000009467 reduction Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 238000010304 firing Methods 0.000 abstract description 4
- 230000001629 suppression Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 10
- 239000011230 binding agent Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
- H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
- H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
- H01F1/0302—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity characterised by unspecified or heterogeneous hardness or specially adapted for magnetic hardness transitions
- H01F1/0311—Compounds
- H01F1/0313—Oxidic compounds
- H01F1/0315—Ferrites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
- H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
- H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
- H01F10/20—Ferrites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/33—Arrangements for noise damping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
본 발명은 노이즈(Noise)제거용 페라이트칩 및 그 제조방법에 관한 것으로써, 좀 더 구체적으로는 투자율이 서로 다른 페라이트의 인덕턴스(Inductance)특성을 이용하여 노이즈 억제효과를 갖는 주파수대역을 광대역화할 수 있도록 한 것이다.The present invention relates to a ferrite chip for noise removal and a method for manufacturing the same, and more specifically, it is possible to widen a frequency band having a noise suppression effect by using inductance characteristics of ferrites having different permeability. It would be.
이를위해, 본 발명은 복수매의 페라이트 시트를 조합하여 조합된 시트의 내부에 시트면과 수직이 되게 복수개의 관통구멍(8)을 형성한 다음 상기 관통된 구멍내에 도전성 페이스트(9)를 충진하여 내부자성체(7)를 얻는 단계와, 상기 관통구멍내에 충진된 도전성 페이스트를 연결시키기 위해 도전성 페이스트(12)가 충진된 내부단자 연결용구멍(14)및 관통구멍(13)사이에 도전성 패턴(11)이 형성된 연결용자성체(10)를 얻는 단계와, 상기 연결용자성체의 내부단자 연결용구멍에 충진된 도전성 페이스트와 도통되도록 도전성 페이스트(17)가 충진되는 외부단자 연결용구멍(16)이 형성된 외부자성체(15)를 얻는 단계와, 상기 내부자성체(7)의 양측으로 연결용자성체(10)와 외부자성체(15)를 차례로 위치시키고 가열압착한 다음 소성하는 단계와, 상기 소성된 페라이트를 원하는 크기로 절단하여 칩을 얻는 단계와, 상기칩의 양단에 외부단자(18)를 도포하는 단계를 차례로 수행하여 적층된 페라이트시트에 복수개의 관통구멍(8)이 형성됨과 동시에 관통구멍내에 도전성 페이스트(9)가 충진된 내부자성체(7)와, 상기 내부자성체의 양측면에 시트형상으로 적층됨과 동시에 내부자성체에 충진된 도전성 페이스트를 연결시키기 위해 도전성 페이스트(12)가 충진된 내부단자 연결용구멍(14) 및 관통구멍(13)사이에 도전성 패턴(11)이 형성된 연결용자성체(10)와, 상기 각 연결용자성체의 외측면에 시트형상으로 적층됨과 동시에 연결용자성체의 내부단자 연결용구멍에 충진된 도전성 페이스트와 도통되도록 도전성 페이스트(17)가 충진되는 외부단자 연결용구멍(16)이 형성된 외부자성체(15)와, 상기 외부자성체의 외주면을 감싸도록 도포되는 외부단자(18)로 구성된 노이즈제거용 페라이트칩을(19)을 얻는다.To this end, the present invention combines a plurality of ferrite sheets to form a plurality of through holes 8 in the interior of the combined sheet to be perpendicular to the sheet surface, and then filling the conductive paste 9 in the through holes. Obtaining the internal magnetic material 7 and the conductive pattern 11 between the internal terminal connecting hole 14 filled with the conductive paste 12 and the through hole 13 to connect the conductive paste filled in the through hole. Obtaining a connecting magnetic body 10 having a C) formed therein, and an external terminal connecting hole 16 filled with the conductive paste 17 so as to be conductive with the conductive paste filled in the inner terminal connecting hole of the connecting magnetic body. Obtaining an external magnetic material (15), placing the connecting magnetic material (10) and the external magnetic material (15) in turn on both sides of the internal magnetic material (7), heating and compressing the same, and then firing the calcined ferrite A plurality of through holes 8 are formed in the stacked ferrite sheets by sequentially cutting a desired size to obtain a chip, and applying the external terminals 18 to both ends of the chip, and at the same time, conducting paste in the through holes. Holes for connecting internal terminals 7 filled with conductive paste 12 in order to connect the inner magnetic body 7 filled with (9) and the conductive paste filled in the inner magnetic body while being stacked in sheet form on both sides of the inner magnetic body ( 14) and the connecting magnetic body 10 having a conductive pattern 11 formed between the through hole 13 and the outer surface of each of the connecting magnetic bodies are stacked in a sheet shape and at the same time as the inner terminal connecting holes of the connecting magnetic body. The outer magnetic body 15 having the outer terminal connecting hole 16 filled with the conductive paste 17 to be conductive with the filled conductive paste, and the outer circumferential surface of the outer magnetic body A noise removing ferrite chip 19 composed of the external terminals 18 to be applied is obtained.
Description
제1도는 상이한 투자율을 갖는 페라이트의 주파수대역을 나타낸 그래프1 is a graph showing the frequency bands of ferrites with different permeability
제2도는 노이즈감쇄량의 주파수 의존특성을 나타낸 그래프2 is a graph showing the frequency dependent characteristic of the amount of noise attenuation.
제3도는 종래의 페라이트칩 및 그 제조방법을 나타낸 공정도3 is a process chart showing a conventional ferrite chip and a manufacturing method thereof
제4도는 본 발명의 페라이트칩 및 그 제조방법을 나타낸 공정도4 is a process chart showing a ferrite chip of the present invention and a manufacturing method thereof
제5도는 완성된 페라이트칩에서 도전성 페이스트의 연결상태를 나타낸 사시도5 is a perspective view showing the connection state of the conductive paste in the completed ferrite chip
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
7:내부자성체7a,7b:페라이트 시트7: Inner magnetic material 7a, 7b: Ferrite sheet
8,13:관통구멍9,12,17:도전성 페이스트8, 13: Through hole 9, 12, 17: Conductive paste
10:연결용 자성체11:도전성 패턴10: magnetic material for connection 11: conductive pattern
14:내부단자 연결용구멍15:외부자성체14: Inner terminal connection hole 15: External magnetic body
16:외부단자 연결용 구멍18:외부단자16: External terminal connection hole 18: External terminal
본 발명은 노이즈(Noise)제거용 페라이트칩 및 그 제조방법에 관한 것으로써, 좀 더 구체적으로 투자율이 서로 다른 페라이트의 인덕턴스(Inductance)특성을 이용하여 노이즈 억제효과를 갖는 주파수대역을 광대역화할 수 있도록 한 것이다.The present invention relates to a ferrite chip for noise removal and a method of manufacturing the same, and more specifically, to widen a frequency band having a noise suppression effect by using inductance characteristics of ferrites having different permeability. It is.
일반적으로 페라이트(Ferrite)는 제1도와 같은 투자율의 주파수특성을 가지고 있다.In general, ferrite has a frequency characteristic of magnetic permeability as shown in FIG.
예를들어, 페라이트칩, 인덕터, 페라이트칩 비드등의 페라이트칩 부품은 내부 도체패턴 및 페라이트의 투자율에 의해 인덕턴스값이 결정되므로 전자회로내에서 노이즈 제거부품으로 사용될 경우에도 제2도와 같은 노이즈 감쇄량의 주파수특성을 나타낸다.For example, ferrite chip components such as ferrite chips, inductors, and ferrite chip beads have inductance values determined by internal conductor patterns and ferrite permeability. Frequency characteristics are shown.
즉, 페라이트칩 부품에 고주파전류 I(t)가 흐를 경우, 자성체인 페라이트내에는 다음과 같이 자계가 발생한다.That is, when the high frequency current I (t) flows through the ferrite chip component, a magnetic field is generated in the ferrite as a magnetic substance as follows.
H(t)=I(t)/Le(A/m)------------(1)H (t) = I (t) / Le (A / m) ------------ (1)
Le:페라이트부분 자로(磁路)의 길이Le: length of ferrite part
이때 발생한 자게 H(t)에 대하여 자속밀도 B(t)는 페라이트의 투자율 μ에 대응하여 다음과 같이 나타난다.The magnetic flux density B (t) for the generated crab H (t) is expressed as follows in response to the ferrite permeability μ.
B(t)= μH(t)----------------(2)B (t) = μH (t) ---------------- (2)
이때 가해지는 자계가 고주파인 경우에 자속밀도의 변화는 자계의 변화를 따라 가지 못하고 위상지연이 생긴다.At this time, when the applied magnetic field is a high frequency, the change of the magnetic flux density does not follow the change of the magnetic field and a phase delay occurs.
따라서 투자율은 아래와 같이 복소수의 형식으로 나타낼 수 있다.Therefore, the permeability can be expressed in the form of a complex number as shown below.
μ = jμ' + μ''-------------------(3)μ = jμ '+ μ' '------------------- (3)
그 결과 페라이트의 등가 임피던스 Z는 다음과 같은 식(4)으로 나타낼 수 있다.As a result, the equivalent impedance Z of the ferrite can be expressed by the following equation (4).
Z=jwLZ = jwL
=jwLoμ= jwLoμ
=jwLoμ'(jX)+wLoμ''(R)-----------(4)= jwLoμ '(jX) + wLoμ' '(R) ----------- (4)
X:인덕턴스 값 R:저항 값X: Inductance value R: Resistance value
일반적으로 전자기기에서 발생하는 노이즈는 고주파성분으로써, 일반 전기신호에 비해 수 십배 또는 수 백배이상의 주파수대를 나타내고 있다.In general, the noise generated by the electronic device is a high frequency component, and represents a frequency band of several tens or hundreds of times more than a general electric signal.
따라서 페라이트부품은 일반신호에 대해서는 낮은 임피던스를 나타내어 신호성분의 감쇄를 거의 나타내지 않으나, 고주파 노이즈에 대해서는 높은 임피던스를 발생하여 임피던스성분에 의해 노이즈의 통과를 억제하고, 또한 등가회로상의 저항에 의해 노이즈성분의 열에너지로 변환하여 소멸시키는 역할을 한다.Therefore, ferrite parts show low impedance for general signals and show little attenuation of signal components, but generate high impedance for high frequency noise to suppress passage of noise by impedance components, and noise components due to resistance on equivalent circuits. It converts into heat energy of and extinguishes.
그러나 이러한 종래의 페라이트칩은 제1도의 (a) 또는 (b)에 나타낸 바와 같이 선택된 1가지 투자율을 가지는 재질로 구성되므로 인해 제2도에 나타낸 (a) 또는 (b)의 주파수대역에서 발생하는 노이즈만을 억제하게 되는 문제점을 갖는다.However, such a conventional ferrite chip is composed of a material having one magnetic permeability selected as shown in (a) or (b) of FIG. 1, and thus occurs in the frequency bands of (a) or (b) shown in FIG. There is a problem that only noise is suppressed.
첨부도면 제3도는 종래의 페라이트칩 및 그 제조방법을 나타낸 공정도로써, 페라이트칩의 제조공정을 살펴보면 다음과 같다.FIG. 3 is a process chart showing a conventional ferrite chip and a method of manufacturing the same. Referring to FIG.
먼저, 페라이트분말 및 결합체, 용제, 분산제등을 일정비율로 혼합하여 페라이트 페이스트(paste)를 만든 다음 상기 페라이트 페이스트를 일반적인 시트(sheet) 제조 방법인 닥터 블레이드법(Doctor Blade Method)등을 이용하여 페라이트 시트(1)로 제조한 후 이를 적층공정에 적당하도록 일정크기로 절단한다.(제3도의 a)First, ferrite powder, a binder, a solvent, a dispersant, etc. are mixed in a predetermined ratio to form a ferrite paste, and then the ferrite paste is ferrite using the doctor blade method, which is a general sheet manufacturing method. After the sheet 1 is manufactured, it is cut to a certain size so as to be suitable for the lamination process.
이와같이 일정크기로 절단된 단의 시트(1)의 표면에 스크린 인쇄등의 방법을 이용하여 내부 도체역할을 하는 각기 다른 패턴(2)을 형성한다.Thus, different patterns 2 serving as inner conductors are formed on the surface of the cut sheet 1 cut into a predetermined size by screen printing or the like.
그후, 상기 각 페라이트 시트(1)의 패턴(2)상에는 상호 어긋나게 구멍(3)을 형성하여 각 구멍내에는 은(Ag)과 같은 도전체로 된 페이스트를 채워 넣어 적층되는 각 페라이트 시트(1)의 패턴(2)이 상호 도통되도록 한다.(제3도의 b)Thereafter, holes 3 are formed on the patterns 2 of the ferrite sheets 1 so as to alternate with each other, and in each hole, a paste made of a conductor such as silver (Ag) is filled and laminated. Allow the pattern 2 to conduct with each other (b in FIG. 3).
이때 양측면에 위치되는 페라이트 시트(1)에는 각기 반대방향에 위치되는 구멍(3)이 형성되어야 한다.At this time, the ferrite sheet 1 located on both sides should be formed with holes 3 located in opposite directions, respectively.
이는 후공정으로 양측면에 외부단자전극(4)을 형성하기 때문이다.This is because the external terminal electrodes 4 are formed on both sides in a later step.
상기한 바와 같이 각기 다른 패턴(2)이 형성된 다수매의 페라이트 시트(1)를 적층하고 나면 이를 가열,압착하여 일체화시킨 다음 원하는 칩크기인 점선과 같은 형태로 절단한다.(제3도의 c)As described above, after stacking a plurality of ferrite sheets 1 having different patterns 2 formed thereon, they are heated and pressed to be integrated, and then cut into the shape of dotted lines having a desired chip size.
절단되 칩(5)은 전기로내에 넣어 바인더 번아우트(Binder Burnout)및 소성과정을 거친 다음 전기로에서 인출하여 양단에 외부단자전극(4)을 형성하므로써 완성된 페라이트칩(6)을 얻게 된다.(제3도의 d)The chip 5 to be cut is placed in an electric furnace, subjected to binder burnout and firing, and then taken out of the electric furnace to form external terminal electrodes 4 at both ends, thereby obtaining a completed ferrite chip 6. D) of FIG. 3
그러나 이러한 종래의 페라이트칩 및 제조방법은 다음과 같은 문제점을 갖는다.However, such a conventional ferrite chip and manufacturing method has the following problems.
첫째, 노이즈 제거용 페라이트칩의 적용 주파수가 페라이트의 투자율에 의해 제조시 결정되므로 인해 낮은 주파수의 대역에서 부터 높은 주파수 대역내에서 발생되는 노이즈를 동시에 감쇄시키는 특성을 갖는 페라이트칩을 제조할 수 없었다.First, since the application frequency of the noise removing ferrite chip is determined at the time of manufacture by the permeability of the ferrite, a ferrite chip having a characteristic of simultaneously attenuating noise generated in the high frequency band from the low frequency band cannot be manufactured.
둘째, 필요에 따라 노이즈제거 주파수대를 변경하고자 할 경우에는 새로운 페라이트칩을 개발하여야 되었고, 이에따라 페라이트칩의 개발에 따른 시간이 많이 소요되었으므로 새로운 페라이트칩의 신속한 생산이 거의 불가능하였다.Second, if it was necessary to change the noise elimination frequency band, new ferrite chip had to be developed and accordingly, it took much time for the development of ferrite chip, so it was almost impossible to produce new ferrite chip quickly.
셋째, 페라이트 시트에 각기 다른 패턴을 형성하여야 되었으므로 작업공정이 번거로워 생산성이 저하되었음은 물론 패턴 형성작업시 어느 1개의 페라이트 시트에 패턴불량이 발생될 경우에도 전원이 도통되지 않게 되므로 제품의 신뢰도가 저하 되었다.Third, because different patterns have to be formed on the ferrite sheet, the work process is cumbersome and the productivity is lowered. In addition, when the pattern defect occurs in any one of the ferrite sheets, the power is not turned on, so the reliability of the product is lowered. It became.
본 발명은 종래의 이와같은 문제점을 해결하기 위해 안출한 것으로써, 투자율이 서로 다른 페라이트재료를 적어도 2가지 이상 조합하여 노이즈 제거효과를 나타내는 주파수대역이 광역화되도록 하며, 페라이트 시트의 적층면과 내부 도전체층인 도전성 페이스트를 서로 수직한 상태로 배치하여 적층시 사용되는 패턴수를 최소화할 수 있도록 하는데 그 목적이 있다.The present invention has been made to solve such a problem in the prior art, by combining at least two or more ferrite materials having different permeability, so that the frequency band showing the noise removal effect is widened, the laminated surface of the ferrite sheet and the internal conductive The purpose is to minimize the number of patterns used in lamination by disposing conductive pastes that are body layers perpendicular to each other.
상기 목적을 달성하기 위한 본 발명의 형태에 따르면, 적층된 페라이트 시트에 복수개의 관통구멍이 형성됨과 동시에 관통구멍내에 도전성 페이스트가 충진된 내부자성체와, 상기 내부자성체의 양측면에 시트형상으로 적층됨과 동시에 내부자성체에 충진된 도전성 페이스트를 연결시키기 위해 도전성 페이스트가 충진된 내부단자 연결용구멍 및 관통구멍사이에 도전성 패턴이 형성된 연결용자성체와, 상기 각 연결용 자성체의 외측면에 시트형상으로 적층됨과 동시에 연결용자성체의 내부단자 연결용구멍에 충진된 도전성 페이스트와 도통되도록 도전성 페이스트가 충진되는 외부단자 연결용구멍이 형성된 외부자성체와, 상기 외부자성체의 외주면을 감싸도록 도포되는 외부단자로 구성된 노이즈제거용 페라이트칩이 제공된다.According to an aspect of the present invention for achieving the above object, a plurality of through holes are formed in a laminated ferrite sheet and an inner magnetic body filled with a conductive paste in the through holes, and laminated on both sides of the inner magnetic body in sheet form In order to connect the conductive paste filled in the inner magnetic body, the connecting magnetic body having the conductive pattern formed between the inner terminal connecting hole and the through hole filled with the conductive paste, and laminated on the outer surface of each of the connecting magnetic bodies in sheet form Noise suppression consisting of an external magnetic body formed with an external terminal connecting hole filled with a conductive paste so as to be conductive with a conductive paste filled in an internal terminal connecting hole of a connecting magnetic body, and an external terminal applied to cover the outer circumferential surface of the external magnetic body Ferrite chips are provided.
본 발명의 다른 형태에 따르면, 복수매의 페라이트 시트를 조합하여 조합된 시트의 내부에 시트면과 수직이 되게 복수개의 관통구멍의 형성한 다음 상기 관통된 구멍내의 도전성 페이스트를 충진하여 내부자성체를 얻는 단계와, 상기 관통구멍내에 충진된 도전성 페이스트를 연결시키기 위해 도전성 페이스트가 각각 충진되는 내부단자 연결용구멍 및 관통구멍사이에 도전성 패턴을 형성하여 연결용자성체를 얻는 단계와, 상기 연결용자성체의 내부단자 연결용구멍에 충진된 도전성 페이스트와 도통되도록 도전성 페이스트가 충진되는 외부단자 연결용구멍이 형성된 외부자성체를 얻는 단계와, 상기 내부자성체의 양측으로 연결용자성체와 외부자성체를 차례로 위치시키고 가열압착한 다음 소성하는 단계와, 상기 소성된 페라이트를 원하는 크기로 절단하여 칩을 얻는 단계와, 상기 칩의 양단에 외부단자를 도포하는 단계가 차례로 수행됨을 특징으로 하는 노이즈제거용 페라이트칩의 제조방법이 제공된다.According to another aspect of the present invention, by combining a plurality of ferrite sheets to form a plurality of through holes in the interior of the combined sheet to be perpendicular to the sheet surface, and filling the conductive paste in the through holes to obtain an internal magnetic body And forming a conductive pattern between the inner terminal connecting hole and the through hole each filled with the conductive paste to connect the conductive paste filled in the through hole to obtain a connecting magnetic body, and the inside of the connecting magnetic body. Obtaining an external magnetic body having an external terminal connection hole filled with the conductive paste so as to be conductive with the conductive paste filled in the terminal connection hole, and placing the connecting magnetic body and the external magnetic body on both sides of the inner magnetic body in turn and heat-compressed And then firing the calcined ferrite to a desired size. However to obtain the chips and the step of applying the external terminals at both ends of the chip there is provided a method of manufacturing a ferrite chip for noise reduction, characterized in the performed in turn.
이하, 본 발명을 일 실시예로 도시한 첨부된 도면 제4도 및 제5도를 참고로 하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to FIGS. 4 and 5 of the accompanying drawings.
첨부도면 제4도는 본 발명의 페라이트 칩 및 그 제조방법을 나타낸 공정도이고 제5도는 완성된 페라이트칩에서 도전성 페이스트의 연결상태를 나타낸 사시도로써, 본 발명은 상이한 투자율을 갖는 적어도 2가지 이상의 페라이트 재료가 조합되어 페라이트 시트(7a)(7b)를 형성하고 있는 적층된 페라이트 시트의 표면에는 복수개의 관통구멍(8)이 수직되게 형성되어 있으며 상기 각 관통구멍내에는 도전성 페이스트(9)가 충진되어 내부자성체(7)를 구성하도록 있다.FIG. 4 is a process chart showing a ferrite chip and a method of manufacturing the same. FIG. 5 is a perspective view showing a connection state of a conductive paste in a finished ferrite chip. The present invention relates to at least two ferrite materials having different permeability. A plurality of through holes 8 are vertically formed on the surface of the stacked ferrite sheets, which are combined to form ferrite sheets 7a and 7b, and the conductive paste 9 is filled in each of the through holes to form an internal magnetic body. (7) to constitute.
이러한 내부자성체(7)는 투자율이 각기 다른 페라이트 시트(7a)(7b)가 교호로 어긋나게 위치되도록 배열하여 구성하거나, 제4도와 같이 투자율이 같은 페라이트시트(7a)와 투자율이 다른 페라이트 시트(7b)를 일정두께로 연속되게 배열하여 구성하게 된다.The internal magnetic material 7 is configured by arranging the ferrite sheets 7a and 7b having different permeability alternately, or the ferrite sheets 7b having different permeability from the ferrite sheets 7a having the same permeability as shown in FIG. ) Are arranged in succession to a certain thickness.
상기 내부자성체(7)의 양측면에 시트형상의 연결용자성체(10)가 적층되는데, 상기 연결용자성체에는 내부자성체(7)에 충진된 도전성 페이스트(9)를 상호 연결시키기 위해 상기 내부자성체(7)의 관통구멍(8)과 일치되게 관통구멍(13)을 형성하여 상기 각 관통구멍(13)사이에 도전성 패턴(11)을 형성하고 내부단자 연결용구멍(14)에는 도전성 페이스트(12)를 충진하도록 되어 있다.A sheet-shaped connecting magnetic body 10 is stacked on both sides of the inner magnetic body 7, and the connecting magnetic body 7 is connected to the conductive paste 9 filled in the inner magnetic body 7 to interconnect the inner magnetic body 7. The through hole 13 is formed to match the through hole 8 of the bottom surface, so that the conductive pattern 11 is formed between the through holes 13, and the conductive paste 12 is formed in the inner terminal connection hole 14. It is intended to be filled.
그리고 연결용자성체(10)의 양측면에는 시트형상의 외부자성체(15)가 적층되어 있고 상기 외부자성체에는 상기 연결용자성체에 형성된 내부단자 연결용구멍(14)과 일치되도록 외부단자 연결용구멍(16)이 형성되어 있고 상기 외부단자 연결용구멍내에는 도전성 페이스트(17)가 충진되어 있다.In addition, a sheet-shaped external magnetic body 15 is stacked on both sides of the connecting magnetic body 10, and the external magnetic body has a hole for connecting the external terminal 16 so as to coincide with the inner terminal connecting hole 14 formed in the connecting magnetic body. Is formed, and the conductive paste 17 is filled in the hole for connecting the external terminal.
따라서 상기 내부자성체(7), 연결용자성체(10), 외부자성체(15)내에 충진된 도전성 페이스트(9)(12)(17) 및 도전성 패턴(11)만을 나타내면 제5와 같이 나선(螺旋)형을 이루게 된다.Accordingly, only the conductive pastes 9, 12 and 17 and the conductive pattern 11 filled in the inner magnetic body 7, the connecting magnetic body 10, and the outer magnetic body 15 are shown in the fifth spiral. Will form.
상기 외부자성체(15)의 외주면에는 외부단자(18)가 도포되어 있다.The outer terminal 18 is coated on the outer circumferential surface of the outer magnetic body 15.
이와같은 구조를 갖는 페라이트칩의 제조방법을 설명하면 다음과 같다.Referring to the manufacturing method of the ferrite chip having such a structure as follows.
먼저, 종래의 제조방법과 마찬가지로 페라이트분말 및 결합제, 용제, 분산제등을 일정비율로 혼합하여 페라이트 페이스트(paste)를 만든 다음 상기 페라이트 페이스트를 일반적인 시트(sheet)제조방법인 닥터 블레이드법(Doctor Blade Method)등을 이용하여 페라이트 시트(7a)(7b)로 제조한 후 이를 적층공정에 적당하도록 일정크기로 절단한다.First, ferrite paste is prepared by mixing ferrite powder, a binder, a solvent, a dispersant, and the like in a predetermined ratio, as in the conventional manufacturing method, and then the doctor blade method, which is a general sheet manufacturing method, of the ferrite paste. After the ferrite sheet (7a) (7b) is prepared using a) and the like is cut to a certain size to be suitable for the lamination process.
이와같이 일정크기로 절단된 페라이트 시트(7a)(7b)를 복수매로 조합하여 조합된시트의 내부에 시트면과 수직인 복수개의 관통구멍(8)을 형성한 다음 상기 관통된 구멍내에 도전성 페이스트(9)를 충진하여 내부자성체(7)를 얻는다.Thus, a plurality of ferrite sheets 7a and 7b cut into a predetermined size are combined to form a plurality of through holes 8 perpendicular to the sheet surface in the combined sheets, and then the conductive paste ( 9) to obtain an internal magnetic material (7).
상기 공정시 투자율이 다른 페라이트 시트(7a)(7b)를 교호로 어긋나게 위치시키거나, 투자율이 같은 페라이트 시트(7a)와 투자율이 다른 페라이트 시트(7b)를 일정두께로 연속되게 배열하여도 광범위한 주파수대역에서 노이즈의 발생을 억제할 수있다.In the process, even if the ferrite sheets 7a and 7b having different permeability are alternately positioned, or the ferrite sheets 7a having the same permeability and the ferrite sheets 7b having different permeability are arranged continuously at a constant thickness, a wide range of frequencies. The generation of noise in the band can be suppressed.
상기 공정시 도전성 페이스트(9)가 충진되는 관통구멍(8)은 페라이트 시트(7a)(7b)를 적층하기 전에 각각의 페라이트 시트에 형성하거나 또는 일정 두께로 적층된 상태에서 관통구멍(8)을 형성하여도 무방하지만, 작업능률을 고려하여 적층된 상태에서 한꺼번에 관통구멍(8)을 형성하는 것이 바람직하다.In the process, the through holes 8 filled with the conductive paste 9 are formed in the respective ferrite sheets before laminating the ferrite sheets 7a and 7b, or the through holes 8 are laminated in a predetermined thickness. Although it may be formed, it is preferable to form the through holes 8 at once in a stacked state in consideration of work efficiency.
상기한 바와 같이 투자율이 다른 2개 이상의 페라이트 시트(7a)(7b)가 적층됨과 동시에 시트면과 수직되게 형성된 복수개의 관통구멍내에 도전성 페이스트(9)가 충진상태의 내부자성체(7)를 얻은 다음에는 상기 내부자성체의 관통구멍에 충진된 도전성 페이스트를 도통시키기 위해 내부자성체에 형성된 관통구멍(8)과 일치되는 부분에 관통구멍(13)이 형성됨과 동시에 상기 관통구멍(13)사이에 도전성 패턴(11)이 형성되고, 상,하부일측에 형성된 내부단자 연결용구멍(14)내에는 도전성페이스트(12)가 충진된 연결용자성체(10)를 형성하여 상기 연결용자성체를 내부자성체(7)의 양측면에 적층시킨다.As described above, two or more ferrite sheets 7a and 7b having different permeability are stacked and at the same time, the inner magnetic material 7 filled with the conductive paste 9 is obtained in a plurality of through holes formed perpendicular to the sheet surface. In order to conduct the conductive paste filled in the through hole of the inner magnetic body, a through hole 13 is formed in a portion coinciding with the through hole 8 formed in the inner magnetic body, and at the same time, a conductive pattern is formed between the through holes 13. 11) is formed, and in the inner terminal connecting hole 14 formed on one side of the upper and lower sides, a connecting magnetic body 10 filled with conductive paste 12 is formed to form the connecting magnetic body of the inner magnetic body 7. Laminate on both sides.
이와같이 연결용자성체(10)를 얻어 내부자성체(7)의 양측면에 적층시키고 나면 상기 연결용자성체의 외측으로 적층되는 외부자성체(15)를 형성한다.In this way, after the connection magnetic body 10 is obtained and laminated on both sides of the internal magnetic body 7, the external magnetic body 15 is formed to be laminated to the outside of the connection magnetic body.
상기 외부자성체(15)에는 내부단자 연결용구멍(14)내에 충진된 도전성 페이스트(12)와 도통되도록 외부단자 연결용구멍(16)을 형성하여 상기 외부단자 연결용구멍내에 도전성 페이스트(17)를 충진시킨다.The external magnetic material 15 has an external terminal connection hole 16 formed therein so as to be conductive with the conductive paste 12 filled in the internal terminal connection hole 14, thereby forming the conductive paste 17 in the external terminal connection hole. Fill it.
상기한 바와 같이 내부자성체(7)와 연결용자성체(10), 그리고 외부자성체(15)를 각각 형성하여 이들을 차례로 적층하면 제5도 도시한 바와 같이 도전성 페이스트 및 도전성 패턴이 나선형을 이루면서 상호 전기적으로 통하여지게 되므로 이들을 가열 압착시킨 다음 원하는 크기로 절단한다.As described above, when the inner magnetic body 7, the connecting magnetic body 10, and the outer magnetic body 15 are respectively formed and stacked in turn, as shown in FIG. 5, the conductive paste and the conductive pattern are spirally electrically connected to each other. They are heat compressed and then cut to the desired size.
본 발명의 설명중 제4도는 원하는 크기로 절단된 1개의 칩을 분해하여 나타낸 것이다.4 of the description of the present invention shows an exploded view of one chip cut to a desired size.
소성완료된 페라이트 시트에서 절단된 칩은 전기로내에 넣어 바인더 번아우트(Binder Burnout) 및 소성과정을 거친 다음 전기로에서 인출하여 양단에 외부단자전극(18)을 형성하므로써 완성된 페라이트칩(19)을 얻게 되는 것이다.The chip cut from the calcined ferrite sheet is placed in an electric furnace and subjected to a binder burnout and firing process, and then taken out of the electric furnace to form external terminal electrodes 18 at both ends, thereby obtaining a finished ferrite chip 19. will be.
이상에서와 같이 본 발명은 상이한 투자율을 가지는 페라이트가 2가지이상 조합되어 1개의 페라이트칩을 구성하므로 광범위한 주파수대역에서 노이즈를 억제하게 된다.As described above, in the present invention, since two or more ferrites having different permeability are combined to form one ferrite chip, noise is suppressed in a wide frequency band.
즉, 제2도의 (c)와 같이 노이즈제거의 주파수대역이 광대역화된 페라이트 칩부품을 제조하는 것이 가능해지게 된다.That is, as shown in FIG. 2C, it is possible to manufacture a ferrite chip component having a wider frequency band for noise removal.
또한, 내부도체인 도전성 페라이트가 시트면과 수직되게 형성되어 있어 도통을 위한 패턴수가 최소화되므로 생산성을 향상시킴은 물론 패턴불량을 미연에 방지하게 되고, 이에따라 제품의 신뢰성이 향상되는 효과를 얻게 된다.In addition, since the conductive ferrite, which is an inner conductor, is formed perpendicular to the sheet surface, the number of patterns for conduction is minimized, thereby improving productivity and preventing pattern defects in advance, thereby improving reliability of the product.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950001062A KR0139855B1 (en) | 1995-01-23 | 1995-01-23 | Noise elimination ferrite chip and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950001062A KR0139855B1 (en) | 1995-01-23 | 1995-01-23 | Noise elimination ferrite chip and manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030268A KR960030268A (en) | 1996-08-17 |
| KR0139855B1 true KR0139855B1 (en) | 1998-07-01 |
Family
ID=19407079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950001062A KR0139855B1 (en) | 1995-01-23 | 1995-01-23 | Noise elimination ferrite chip and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139855B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156622A (en) * | 1998-11-19 | 2000-06-06 | Murata Mfg Co Ltd | Noise suppression component |
-
1995
- 1995-01-23 KR KR1019950001062A patent/KR0139855B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030268A (en) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| CN100378877C (en) | Composite element and its manufacturing method | |
| WO2005052962A1 (en) | Multilayer ceramic electronic component and its manufacturing method | |
| KR19980079263A (en) | Noise Filter for Power Converter | |
| JPH1197256A (en) | Laminated chip inductor | |
| KR0139855B1 (en) | Noise elimination ferrite chip and manufacturing method | |
| JPH08186024A (en) | Multilayer inductor | |
| JPH11219821A (en) | Integrated inductor and manufacture of the same | |
| JPH0513238A (en) | Laminated chip inductor | |
| JP3459104B2 (en) | Distributed constant noise filter | |
| JPH01151212A (en) | Structure of laminate-applied component | |
| JPH104015A (en) | Electronic part | |
| JPS6361766B2 (en) | ||
| JPH04165606A (en) | Chip bead inductor and manufacture thereof | |
| JPH0447950Y2 (en) | ||
| JP3582256B2 (en) | Impedance element and method of manufacturing the same | |
| JP3365287B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP3257606B2 (en) | Laminated antenna and manufacturing method thereof | |
| JPH0353606A (en) | Manufacture of laminated lr filter | |
| JP2700833B2 (en) | Ceramic composite electronic component and method of manufacturing the same | |
| JPH03159206A (en) | Structure of hybrid integrated circuit part | |
| JPH01313908A (en) | Laminated electronic part and adjusting method of inductance thereof | |
| JPH0766037A (en) | Laminated electronic parts | |
| JPH06333744A (en) | Laminated chip bead array | |
| JP2705704B2 (en) | Manufacturing method of laminated LR filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950123 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19950123 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19971231 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980306 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19980306 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010118 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020124 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030122 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040308 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050117 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060106 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070125 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080306 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090309 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100308 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110307 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20120307 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120307 Start annual number: 15 End annual number: 15 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20140209 |