KR0138844B1 - 플립칩 본딩을 위한 솔더범프 형성방법 - Google Patents
플립칩 본딩을 위한 솔더범프 형성방법Info
- Publication number
- KR0138844B1 KR0138844B1 KR1019940028808A KR19940028808A KR0138844B1 KR 0138844 B1 KR0138844 B1 KR 0138844B1 KR 1019940028808 A KR1019940028808 A KR 1019940028808A KR 19940028808 A KR19940028808 A KR 19940028808A KR 0138844 B1 KR0138844 B1 KR 0138844B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder bump
- metal
- forming
- layer
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000013016 damping Methods 0.000 claims description 3
- 238000005272 metallurgy Methods 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000005728 strengthening Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000007598 dipping method Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 27
- 239000010931 gold Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 패키지 방법에 관한 것으로, 특히 3층 포토레지스트(Photoresist)를 이용하여 플립칩 본딩(Filp-Chip Bonding)용 솔더범프(Solder Bump)를 형성하는 방법에 관한 것이다.
본 발명 상기의 목적을 달성하기 위해, 기판절연용 실리콘 질화막과 댑핑용 실리콘 질화막이 형성된 실리콘 기판에 칩이 본딩될 부분의 솔더범프 형성을 위한 공정으로서 증착될 금속의 크기를 조절하기 위한 1차 네가티브(Negative) 포토레지스트와 리프트 오프(Lift off)를 위한 전면 노광된 2차 포지티브(Positive) 포토레지스트와, 그리고 또한 증착면의 크기를 조절하기 위한 3차 포지티브(Positive) 포토레지스트로 구성되어며, 솔더범프 형성시 용이한 리프트 오프(Lift off)를 위한 3층으로 형된 30㎛ 이상의 두께운 후막 공정으로 솔더범프를 형성하는 것을 특징으로 한다.
Description
제 1도는 종래방법에 의해 형성된 솔더범프의 문제점을 설명하기 위한 도면으로서,
1a 및 1b도는 단층 레지스트 패턴을 이용한 경우를,
1c도는 이층 레지스트 패턴을 이용한 경우를 각각 나타낸다.
제 2도는 본 발명에 의한 솔더범프 형성공정 후 완성된 단면도를 나타낸다.
제 3a도 내지 3f도는 본 발명에서의 솔더범프(Solder Bump) 형성방법을 각 단계별로 도시한 공정 단면도이다.
*도면의 부호에 대한 설명*
1:기판2:절연막
3:단층 레지스트로 패널3a:1층 레지스트 패턴
3b:2층 레지스트 패턴4:솔더범프(Solder Bump)용 금속
5;금솔의 연결 부분6:증착된 솔더범프
7:솔더범프용 금속7′:불필요 금속(Excess Metal)
8:실리콘 질화막(댐핑용)9:실리콘 질화막(절연용)
10:기판
11:언더범프 금속층(Under Bump metallurgy)
17:리플로우(Reflow)된 솔더범프
PR1:1층 포토레지스트(Photoresist)
PR2:2층 포토레지스트PR3:3층 포토레지스트
[발명의 기술분야]
본 발명은 반도체 패키지 방법에 관한 것으로, 특히 3층 포토레지스트(Photoresist)를 이용하여 플립칩 본딩(Filp-Chip Bonding)용 솔더범프(Solder Bump)를 형성하는 방법에 관한 것이다.
[종래의 기술]
칩수준의 연결(Chip-level Interconnection)기술의 하나인 플립칩 본딩(Filp-Chip Bonding) 기술을 실현하기 위한 공정의 일부로서 솔더범프 형성공정들이 개발되어져 오고 있다.
제 1도는 종래방법에 의해 형성된 솔더범프의 문제점을 설명하기 위한 도면이다.
제 1a도 및 제 1b도는 단층 레지스트 패턴(3)을 이용한 것으로서, 질화막(2)이 형성된 기판(1)위에 레지스트 패턴(3)을 형성한 후 솔더범프용 금속(4)을 증착한 다음, 레지스트 패턴(3) 상부의 불필요 금속(Excess Metal)을 제거하여 상기 패턴에 대응하는 솔더범프를 형성한다.
그러나, 제 1a도와 제 1b도에서 볼 있듯이, 증착시 연결된 금속의 연결부분(5) 때문에 불필요 금속(Excess Metal)의 제거시 공정상 많은 어려움이 있을 뿐만 이나라, 이로 인해 미세패턴의 솔더범프를 형성할 수 없었다.
또한, 이층 레지스패턴(3a, 3b)을 이용한 제 1c도에서는 불필요 금속(Excess Metal)의 리프트 오프(Lift off)에는 공정상 어려움이 없이 어려워질 수 있지만, 증착된 솔더범프(6)의 크기 조절의 문제점을 갖고 있다.
이러한 솔더범프 형성공정으로 증착된 금속의 높이와 크기와 조절이 불가능함에 따라 리플로우(Reflow) 후 솔더범프를 이용한 결합시 정확한 높이 조절에 어려움이 많았다.
이러한 솔더범프 형성공정을 이용한 본딩방법(Filp-Chip Bonding)은 결합의 문제점과 높은 정확도를 갖을 수 없으며, 특히 플립칩 본딩의 특징인 셀프어라인(Self Align)시 각각의 솔더범프의 높이 및 크기의 차에 의해 정렬에 상당한 문제점이 나타났다.
또한, 이러한 기술의 사용으로는 집적회로를 전기적 잡음에 대해 보호하기 어려우며 고신뢰성 및 기게적, 열적특성의 향상을 그대하기 어려운 실정이다.
[발명의 목적]
본 발명의 목적은 칩과 또는 칩과 기판의 플립칩 본딩시 플립칩 본딩시 플립칩 본딩에 이용되는 솔더범프 형성공정으로 3층 포토레지스트를 이용하여 솔더범프의 높이를 정확히 조절하고, 불필요한 금속제거를 쉽게 할 수 있으며, 기존 본딩 와이어에 의한 기생성분을 최소화 하는데 있다.
[발명의 요약]
본 발명은 상기의 목적을 달성하기 위해, 기판절연용 실리콘 질화막과 댑핑용 실리콘 질화막이 형성된 실리콘 기판에 칩이 본딩될 부분의 솔더범프 형성을 위한 공정으로서 증착될 금속의 크기를 조절하기 위한 1차 네가티브(Negative) 포토레지스트와 리프트 오프(Lift off)를 위한 전면 노광된 2차 포지티브(Positive) 포토레지스트와, 그리고, 또한 증착면의 크기를 조절하기 위한 3차 포지티브(Positive) 포토레지스트로 구성되어지며, 솔더범프 형성시 용이한 리프트 오프(Lift off)를 위한 3층으로 형성된 30㎛ 이상의 두꺼운 후막 공정으로 솔더범프를 형성하는 것을 특징으로 한다.
본 발명은 기본공정으로 실리콘 기판에 전기적 절연을 위해 실리콘 질화막을 입히고, 칩이 본딩될 부분의 솔더범프 형성을 위해서 UBM(Under Bump Metallurgy) 금속층 증착공정과 증착금속의 리플로우(Reflow)시 댐역할과 절연층으로 실리콘 질화막의 증착공정을 필요로 하며, 후막 포토레지스트 공정으로 솔더범프용 증착금속의 크기나 부피조절과 2차 포토레지스트의 전면 노광시 1차 포토레지스트이 노광(UV) 영향을 없애기 위해 1차 네가티브(Negative) 포토레지스트를 사용한 패턴형상화 공정과, 쉬운 리프트 오프(Easy Lift off)를 위해 2차 포지티브(Positive) 포토레지스트의 전면 노광공정 및 1차 포토레지스트와 같이 증착면의 크기를 조절하기 위한 3차 포지티브 포토레지스트의 패턴 형성공정으로 구성되어진다.
이러한 구성을 갖는 3층의 포토레지스트 공정은 30㎛ 이상의 두꺼운 후막을 형성시킬 수 있는 공정으로서 다음과 같이 단계별 공정으로 형성되어 진다.
[실시예]
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
제 1공정(제 3a도 참조)은 솔더범프를 증착시키고자 하는 기판(10)위에 절연막으로서 실리콘 질화막(9)(1500Å)을 전면 증착후, 솔더범프의 접착과 안정성을 위한 UBM 금속층(11)을 일렉트론빔(Electrom Beam)을 사용하여 3층의 금속층(Ti/Ni/Au)으로 증착한다.
이때, 3층의 UBM 금속층(11)으로는 어드히존(Adhesion)층으로 Ti(1500Å)을, 솔더러블(Solderable) 층으로 Ni(3000Å)을, 넌옥시데이션(Nono-xidation)층으로 Au(500Å)를 증착하는 것이 바람직하다.
상기 기판(10)으로 사용 가능한 바람직한 예로서, Si, GaAs, 세라믹 또는 플라스틱으로 이루어진 기판을 사용할 수 있다.
이어, 솔더범프의 댐역할과 절연층으로 실리콘 질화막(8)(4000Å)를 증착후 솔더범프의 증착면이 될 UBM(11)의 노출을 위해 포토레지스트를 이용한 실리콘 질화막의 에칭(Etching) 공정을 필요로 한다.
그후, 1차 포토레지스트를 사용하여 스핀 코팅후 증착금속의 크기를 조절 가능케 하는데 필수적인 공정으로 노광(Ultra Voilet Light; UV)공정을 거쳐 패턴(Pattern)화 공정을 수행한다.
이때, 상기 솔더범프의 크기조절을 위한 1차 포토레지스트(PR1)는 네가티브 포토레지스트(AZ 5214:Hoechst사)를 사용하여 두께를 1~2㎛를 이루며, 패턴형성 공정시 현상액으로 Az 500MIF-CD255를 사용한다.
상기 1차 포노레지스트(PR1)로서 후속공정의 2차 포토레지스트의 전면 노광시 노광의 영향을 없애기 의해 사용한 네가티브 포토레지스트 대신 이미지 리버설(Image Reversal) 포토레지스트를 사용할 수 있으며, 또한 용제의 선택성에 따라 2차 레지스트의 전면 노광공정에 따른 노광영향을 없앨 수 있는 또는 포토센스티브 플리이미드를 사용할 수 있다.
제 2공정(제 3B도 참조)는 리프트 오프(Lift off)를 용이하게 하기 위한 2차 포지티브(Positive) 포토레지스트(PR2)의 형성 및 전면 노광공정과, 상기 1차 포토레지스트(PR1)와 같이 증착금속의 크기를 조절하기 위한 3차 포토레지스트(PR3)를 형성하는 공정이다.
이때, 2차 및 3차 포토레지스트는 AZ4562를 사용 가능하며, 3차 포지티브 포토레지스트(PR3)의 패턴화 작업은 1차 포토레지스트 공정시와 같이 증착면의 크기조절을 위한 공정으로서 정확성을 필요로 하는 공정이다.
제 3공정(제 3c도 참조)은, 2차 및 3차 포토레지스트이 노광된 부분의 패턴 형성화 공정이다.
특히, 패턴형성화 공정시 전면 노광된 포지티브형 2차 포토레지스트(PR2)가 패턴화된 1차(PR1)와 3차(PR3) 포토레지스트 보다 다소 넓게 식각이 됨에 따라 증착금속의 연결부분을 없앨 수 있다.
이때, 2차 및 3차 포토레지스트의 식각공정으로 AZ용액이 사용 가능하며, 2차와 3차 포토레지스트의 각각의 두께로는 1~20㎛을 이룬다.
이러한 공정으로 완성된 패턴형상은 제 3c도에 도시된 바와 같다.
제 4공정(제 3d도 참조)은 솔더범프용 금속증착 공정으로서 열증착(Thermal Evaporation) 또는 전기도금(Electroplating) 방법을 사용하여 증착된 금속(7)의 형상 단면도이다.
특히, 솔더범프의 증착시 여러두께의 다른 금속층(예:Pb/Sn, Pb/In, Pb, In, Sn, Au)을 형성 가능하다.
또한, 증착된 금속층의 리플로우(Reflow) 공정을 통하여 다양한 크기의 솔더범프를 형성할 수 있으며, 또한, 각각의 증착 금속층의 두께에 따라 다양한 조성을 갖는 솔더범프를 형성할 수 있다.
이때, 솔더범프의 조성은 증착금속의 두께의 비에 의존되며, 증착된 금속의 리플로우 공정후 이루어진 솔더범프 조성에 따라 여러 응융점의 변화를 갖을 수 있다.
제 5공정(제 3e도 참조)는 3층 레지스트의 리프트 오프(Lift off) 공정으로서 제 3c도의 2차 레지스트 패턴(PR2)과 같은 과식각 부위에 의하여 솔더범프용 금속(7)과 불필요 금속(7′) 사이의 연결될 수 없는 특징에 따라 불필요 금속(7′)은 리프트 오프시 3층 레지스트 패턴과 함께 용이하게 제거되며, 전기적 및 기계적 결합을 필요로 하는 부분에 솔더범프용 증착금속(7)이 남아있게 된다.
이때, 포토레지스트의 리프트 오프 공정은 아세톤(Acetone)을 사용 가능하며, 특히 증착금속(7)의 크기는 1차 포토레지스트 및 3차 포토레지스트의 두께와 넓이에 의해 조정되어진다.
제 6공정(제 3F도 참조)는 솔더범프용 증착금속(7)의 리플로잉(Reflowing)공정으로서, 열처리를 통해 상기 실리콘 질화막(8)의 댐역할과 증착금속(7) 자체의 표면장력에 의해 솔더범프(17)가 형성된다.
이때, 증착금속의 열처리를 통한 리플로우시 증착금속의 산화막을 제거하기위한 플러스(Flux)로서 TACFLUX 007, TACFLUX 004 또는 5RMA-NC를 사용 가능하며, 열처리후 플럭스 제거는 1,1,1, Trichloroethylene 또는 Trichloroethane을 사용 가능하다.
특히, 열처리를 위한 온도는 증착금속 예를들어, Pb/Sn, Pb/In, In, Pb, Sn, Au의 종류에 따라 조정되어야 하며, 리플로잉 된 솔더범프(17)의 크기인 높이 및 직경등이 증착금속의 증착높이와 넓이에 의해 조정된다.
[발명의 효과]
본 발명은 칩수준의 연결(Chip-level Interconnection) 기술인 플립칩 본딩(Filp-Chip Bonding) 방법을 실현하기 위한 3층의 포토레지스트를 이용한 솔더범프(Solder Bump) 형성공정이다.
이러한 개선된 솔더범프 형성공정은 증착금속의 높이와 크기의 조절이 정확하게 조절 가능함에 따라 리플로우 공정후 솔더범프의 직경과 높이를 정확하게 조절 가능하다.
따라서, 솔더범프를 이용한 플립칩 본딩(Filp-Chip Bonding)시 높이조절의 높은 정확도를 갖을 수 있다.
특히, 플립칩 본딩의 특징인 셀프 어라인(Self Align) 정렬공정에 높은 정확도를 갖으며, 솔더범프 형성공정상 불필요한 증착금속 제거를 손쉽게 이룰 수 있는 공정방법이다.
이러한 균일한 크기의 솔더범프를 이용한 결합방법은 고주파 특성향상과 높은 정밀도를 요구하는 공정에 필수적이며, 더불어 전기적, 기계적, 열적, 기능에 성능향상을 제공한다.
또한, 솔더범프르 이용한 결합방법은 조립공정의 단순화를 꾀함으로써 제작을 용이하게 하고, 또한 단순화된 전체공정을 통해 제조단가를 현저히 낮출 수 있으며, 대량생산 및 소량 다품종의 생산에도 적용될 수 있는 효과를 발휘한다.
Claims (5)
- 소정 기판(10) 위에 기판절연을 위한 절연막(9)을 전면 증착하고, 상기 기판절연용 절연막(9) 상부에 증착될 솔더범프용 금속과의 결합을 위한 적어도 한층 이상의 UBM(Under Bump Metallurgy) 금속층(11)과 솔더범프용 금속의 댐역할과 절연을 위한 댐핑용 절연막(8)을 형성하는 공정:상기 댐핑용 절연막(8) 상부에 솔더범프용 금속의 패턴 크기를 조절하기 위한 1차 네가티브(negative) 레지스트 패턴(PR1)의 형성공정;상기 1차 레지스트 패턴(PR1)과 UBM 금속층(11)의 전면에 리프트-오프(Lif-off)를 위해 전면 노광된 2차 포지티브(positive) 레지스트(pr2)를 형성하는 공정;3차 포지티브 레지스트(PR3)를 도포한 후 패터닝 하는 공정;상기 3차 레지스트 패턴을 이용하여 상기 UBM 금속층(11)이 노출될 때까지 전면 노광된 2차 레지스트(PR2)의 현상공정;솔더범프용 금속을 전면 증착한 후, 상기 3층의 레지스트 패턴과 함께 그 상부의 불필요 금속(7′)을 리프트-오프 시키는 공정; 및상기 솔더범프용 증착금속(7)을 리플로우(reflow)시켜 솔더범프(17)를 형성하는 공정으로 이루어진 플립칩 본딩(Filp Chip Bonding)을 위한 솔더범프 형성방법.
- 제 1항에 있어서,상기 솔더범프용 금속(7)은 열증착(thermal evaporation) 또는 전기도금법을 이용하여 Pb/Sn, Pb/In, In, Sn, Au 및 Pb 중의 적어도 어느 하나의 금속으로 증착됨을 특징으로 하는 솔더범프 형성방법.
- 제 1항에 있어서,상기 기판(10)은 Si, GaAs, 세라믹(ceramics) 및 플라스틱 가운데 적어도 어느 하나로 이루어진 것을 특징으로 하는 솔더범프 형성방법.
- 제 1항에 있어서,상기 1차 네가티브 레지스트(PR1) 대신에 2차 포지티브 레지스트(PR2)의 전면 노광공정에 따른 노광의 영향을 없앨 수 있는 이미지 리버셜(image revasal) 레지스트 또는 포토센서티브 플리이미드(photosensitive polyimide)를 사용하는 것을 특징으로 하는 솔더범프 형성방법.
- 제 1항에 있어서,상기 UBM 금속층(11)은 부착력 강화를 위한 Ti(약 1500Å)과, 솔더러블(solderable)을 위한 Ni(약 3000Å)과, 산화방지를 위한 Au(약 500Å)로 이루어진 3층의 금속으로 이루어진 것을 특징으로 하는 솔더범프 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028808A KR0138844B1 (ko) | 1994-11-03 | 1994-11-03 | 플립칩 본딩을 위한 솔더범프 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028808A KR0138844B1 (ko) | 1994-11-03 | 1994-11-03 | 플립칩 본딩을 위한 솔더범프 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019623A KR960019623A (ko) | 1996-06-17 |
| KR0138844B1 true KR0138844B1 (ko) | 1998-06-01 |
Family
ID=19397058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940028808A KR0138844B1 (ko) | 1994-11-03 | 1994-11-03 | 플립칩 본딩을 위한 솔더범프 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0138844B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210031350A (ko) * | 2019-09-10 | 2021-03-19 | 네이셔널 치아오 텅 유니버시티 | Ⅲ-v족 반도체 장치의 상호 연결체 형성 공정 및 그에 의해 형성된 상호 연결체를 포함하는 ⅲ-v족 반도체 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541396B1 (ko) | 2003-10-22 | 2006-01-11 | 삼성전자주식회사 | 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법 |
-
1994
- 1994-11-03 KR KR1019940028808A patent/KR0138844B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210031350A (ko) * | 2019-09-10 | 2021-03-19 | 네이셔널 치아오 텅 유니버시티 | Ⅲ-v족 반도체 장치의 상호 연결체 형성 공정 및 그에 의해 형성된 상호 연결체를 포함하는 ⅲ-v족 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960019623A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759319B2 (en) | Residue-free solder bumping process | |
| US7816787B2 (en) | Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes | |
| US5137845A (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| KR100319813B1 (ko) | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 | |
| US6387793B1 (en) | Method for manufacturing precision electroplated solder bumps | |
| US6268114B1 (en) | Method for forming fine-pitched solder bumps | |
| US6329608B1 (en) | Key-shaped solder bumps and under bump metallurgy | |
| US4273859A (en) | Method of forming solder bump terminals on semiconductor elements | |
| US5162257A (en) | Solder bump fabrication method | |
| US4827326A (en) | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| KR900013625A (ko) | IC디바이스의 리플로(reflow)본딩용 범프구조 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
| US6372545B1 (en) | Method for under bump metal patterning of bumping process | |
| KR0138844B1 (ko) | 플립칩 본딩을 위한 솔더범프 형성방법 | |
| US5502002A (en) | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| US8735277B2 (en) | Methods for producing an ultrathin semiconductor circuit | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| KR950003517B1 (ko) | 반도체 소자의 솔더 범프 형성방법 | |
| KR950009887B1 (ko) | 반도체 소자의 범프 제조방법 | |
| KR950005270B1 (ko) | 표면실장형 반도체 패키지의 범퍼형성방법 | |
| KR101122492B1 (ko) | 솔더 범프를 구비한 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030130 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |