KR0137408B1

KR0137408B1 - Fifo data i/o method

Info

Publication number: KR0137408B1
Application number: KR1019940039448A
Authority: KR
Inventors: 박순준
Original assignee: 정장호; 엘지정보통신 주식회사
Priority date: 1994-12-30
Filing date: 1994-12-30
Publication date: 1998-06-01
Also published as: KR960025717A

Abstract

본 발명은 FIFO의 셀(Cell) 입출력 방법에 관한 것으로, 특히 FIFO에 데이타를 기록하는 동작과 FIFO의 데이타를 읽는 동작을 상호 독립적으로 다른 속도로 수행되도록 함으로써 셀단위의 통신에 적합하도록 한 FIFO의 데이타 입출력 방법에 관한 것이다.The present invention relates to a cell input / output method of a FIFO, and more particularly, an operation of writing a data to a FIFO and an operation of reading a data of the FIFO to be performed at different speeds independently of each other. A method for data input and output.

종래에는 일정한 셀시간내에 한 셀단위로 데이타를 FIFO에 기록 하거나 FIFO로부터 셀단위로 데이타를 읽어내는 동작이 일어나는데, 이 경우 속도가 상이한 다른쪽의 동작(읽어나 쓰는 동작)으로 인해 1셀의 처리가 완료되지 못할 수가 있다. 즉, FIFO(11)에 셀을 입력하는 경우 1셀이 다 써지지 못할 수가 있고, FIFO의 셀을 출력하는 경우 1셀의 일부가 엉뚱한 다른 셀로 채워지게 되는 문제점이 있었다.Conventionally, an operation of writing data to a FIFO or reading data from a FIFO to a cell unit within a certain cell time occurs. In this case, processing of one cell is performed due to the operation of different speeds (reading and writing). It may not be completed. That is, when a cell is input to the FIFO 11, one cell may not be used up. When a cell of the FIFO is output, a part of one cell may be filled with other cells.

이에, 본 발명은 데이타를 FIFO에 기록하는 동작과 FIFO의 데이타를 읽어내는 동작을 상호 독립적으로 수행하므로 속도가 상이한 동작에도 오류발생없이 데이타를 전달할 수 있다. 따라서, 본 발명은 패킷 스위치 또는 ATM스위치 등과 같이 일정한 크기의 셀단위로 데이타를 처리하는 시스템에 유용하게 적용할 수 있다.Therefore, since the present invention independently performs an operation of writing data to the FIFO and an operation of reading the data of the FIFO, the data can be transmitted without an error even in an operation having a different speed. Therefore, the present invention can be usefully applied to a system that processes data in units of cells of a predetermined size, such as a packet switch or an ATM switch.

Description

Data input / output method of FIFO

제1도는 종래의 FIFO 데이타 입출력 방식을 설명하기 위한 블럭도1 is a block diagram for explaining a conventional FIFO data input and output method

제2도는 본 발명에 따른 FIFO 데이타 입출력 장치를 도시한 블럭도.2 is a block diagram showing a FIFO data input and output device according to the present invention.

제3도는 본 발명에 따른 FIFO 데이타 입출력 장치에 내장된 기록회로의 동작 흐름도3 is an operation flowchart of a recording circuit built in the FIFO data input / output device according to the present invention.

제4도는 본 발명에 따른 FIFO 데이타 입출력 장치에 내장된 판독회로의 동작 흐름도4 is an operation flowchart of a read circuit embedded in a FIFO data input / output device according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10,20; 기록회로11,21; FIFO(First In First Out)10,20; Recording circuits 11 and 21; FIFO (First In First Out)

12,22; 판독회로12,22; Reading circuit

종래의 기술구성은 제1도에 도시된 바와 같이 기록회로(10), FIFO(11), 및 판독회로(12)를 구비하여 이루어진다. 기록회로(10)는 FIFO(11)에 데이타를 기록할때 풀 플레그신호(FF*; Full Flag)를 참고로 하여 기록신호(W*; Write)를 출력함으로써 데이타를 기록하며, 판독회로(12)는 FIFO(11)의 데이타를 읽어낼때 엠프티 플레그신호(EF*; Empty Flag)를 참고로 하여 판독신호(R*; Read)를 출력함으로써 데이타를 읽어낸다.The prior art configuration comprises a write circuit 10, a FIFO 11, and a read circuit 12 as shown in FIG. The write circuit 10 writes data by outputting the write signal W *; Write with reference to the full flag signal FF * when the data is written to the FIFO 11, and the read circuit 12 ) Reads data by outputting a read signal R * (Read) with reference to an empty flag signal (EF *; Empty Flag) when reading the data of the FIFO 11.

기록회로(10)는 풀 플레그신호(FF*)가 하이레벨로 되면 FIFO(11)에 데이타를 기록할 때 메모리 공간이 있음을 인지하고 데이타를 FIFO(11)에 기록한다. 판독회로(12)는 엠프티 플레그신호(EF*)가 하이레벨로 되면 FIFO(11)에 읽어들일 데이타가 저장되어 있음을 인지하고 FIFO(11)의 데이타를 읽어 들인다. 또한 기록회로(10)는 하프 플레그신호(HF*)를 참고로 하여 데이타의 기록동작을 제동한다. 즉, 하프 플레그신호(HF*)가 로우레벨로 되면 FIFO(11)에 저장되어 있는 데이타량이 절반을 초과하였음을 인지하여 기록할 데이타량을 제한한다.The write circuit 10 recognizes that there is a memory space when writing the data to the FIFO 11 when the full flag signal FF * becomes high level, and writes the data to the FIFO 11. The read circuit 12 reads the data of the FIFO 11 after recognizing that the data to be read in the FIFO 11 is stored when the empty flag signal EF * becomes high level. The write circuit 10 also brakes the data write operation with reference to the half flag signal HF *. That is, when the half flag signal HF * goes low, the amount of data to be recorded is limited by recognizing that the amount of data stored in the FIFO 11 exceeds half.

이와 같은 종래의 FIFO 데이타 입출력 방식을 패킷 스위치 또는 ATM(Asynchronous Transfer Mode) 스위치 등과 같이 일정한 크기의 셀단위로 데이타를 처리하는 시스템에 적용하는 경우, 일정한 셀 시간내에 한 셀을 FIFO(11)에 기록하거나, 또는 FIFO(11)로부터 셀을 읽어내는 동작이 일어나는데 이 경우 속도가 상이한 다른쪽의 동작(읽거나 쓰는 동작)으로 인해 데이타가 겹치거나 부족하게 되어 1셀의 처리가 완료되지 못할 수가 있다. 즉, FIFO(11)에 셀을 기록하는 경우 1셀이 다 써지지 못할 수가 있고, 또한 FIFO(11)의 셀을 읽어내는 경우 1셀의 일부가 엉뚱한 다른 셀로 채워지게 되는 문제점이 있다.When the conventional FIFO data input / output method is applied to a system that processes data in units of cells of a constant size, such as a packet switch or an Asynchronous Transfer Mode (ATM) switch, one cell is recorded in the FIFO 11 within a certain cell time. Alternatively, an operation of reading a cell from the FIFO 11 may occur. In this case, data of one cell may not be completed due to the overlapping or lacking of data due to the other operation (reading or writing) having a different speed. That is, when a cell is written to the FIFO 11, one cell may not be used up, and when a cell of the FIFO 11 is read out, a part of one cell may be filled with other cells.

본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 데이타를 FIFO에 기록하는 동작과 FIFO의 데이타를 읽어내는 동작을 상호 독립적으로 수행하게 하여 오류발생없이 데이타를 처리할 수 있도록 하는 FIFO의 데이타 입출력 방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. The present invention provides a FIFO that can process data without causing an error by independently writing the data to the FIFO and reading the data of the FIFO. The purpose is to provide a data input / output method.

이와 같은 목적을 달성하기 위하여, 본 발명은 FIFO의 데이타 입출력 방법에 있어서, FIFO로부터 제1레벨의 풀 플레그가 출력되면 상기 FIFO에 데이타를 1셀 단위로 기록하는 제1과정, 상기 FIFO로부터 제1레벨의 엠프티 플레그가 출력되면 상기 FIFO의 데이타를 1셀 단위로 읽어내는 제2과정을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a data input / output method of a FIFO, comprising: a first process of writing data in a unit of one cell when the first level full flag is output from the FIFO, and the first from the FIFO; And outputting the data of the FIFO in units of one cell when the empty flag of the level is output.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 FIFO 데이타 입출력 장치를 도시한 블럭도이고, 제3도는 본 발명에 따른 FIFO 데이타 입출력 장치에 내장된 기록회로의 동작 흐름도이며, 제4도는 본 발명에 따른 FIFO 데이타 입출력 장치에 내장된 판독회로의 동작 흐름도이다.2 is a block diagram showing a FIFO data input / output device according to the present invention, and FIG. 3 is an operation flowchart of a recording circuit built in the FIFO data input / output device according to the present invention, and FIG. 4 is a FIFO data input / output device according to the present invention. The operation flowchart of the read circuit built in the circuit is shown.

본 발명에 따른 FIFO 셀 입출력 장치는 제2도에 도시된 바와 같이 기록회로(20), FIFO(21) 및 판독회로(22)를 구비하여 이루어진다. FIFO(21)는 내부에 데이타가 I개 미만일 경우 판독회로(22)측에 로우레벨의 엠프티 플레그신호(EF*)를 출력함과 동시에 기록회로(20)측에 하이레벨의 풀 플레그신호(FF*)를 출력하고, 내부에 데이타가 I개 이상 「J-I+1」개 미만인 경우 판독회로(22)측에 하이레벨의 엠프티 플래그신호(EF*)를 출력함과 동시에 기록회로(20)측에 하이레벨의 풀 플레그신호(FF*)를 출력한다.(이때, I는 1셀 크기에 대응하는 데이타 갯수이고, J는 FIFO에 기록되는 전체 데이타 갯수이다.) 결국, FIFO에 1셀의 데이타가 기록되어야 엠프티 플레그신호(EF*)가 하이레벨이 되고, FIFO에 마지막 셀의「J-I+1」번째 데이타가 기록되면 풀 플레그신호(FF*)가 로우레벨이 된다.The FIFO cell input / output device according to the present invention comprises a writing circuit 20, a FIFO 21 and a reading circuit 22 as shown in FIG. The FIFO 21 outputs a low level empty flag signal EF * to the read circuit 22 side when there are less than I data therein, and at the same time a high level full flag signal to the write circuit 20 side. FF *) and outputs a high level empty flag signal EF * to the reading circuit 22 side when there are more than one or more " J-I + 1 " data therein and at the same time a writing circuit ( A high level full flag signal (FF *) is output to the 20 side (where I is the number of data corresponding to one cell size and J is the total number of data recorded in the FIFO). The empty flag signal EF * becomes high level only after the data of the cell is written, and the full flag signal FF * becomes low level when the "J-I + 1" th data of the last cell is written to the FIFO.

기록회로(20)는 풀 플레그신호(FF*)에 따라 데이타를 FIFO(21)에 기록하는데, 풀 플레그신호(FF*)가 하이레벨이면 데이타를 기록할 메모리 공간이 있음을 인지하여 1셀 단위의 데이타를 연속적으로 FIFO(21)에 기록하며, 풀 플레그신호(FF*)가 로우레벨이면 풀 플레그신호(FF*)가 하이레벨로 될때까지 대기한 후 풀 플레그신호(FF*)가 하이레벨로 되면 데이타를 기록한다. 또한, 기록회로(20)는 FIFO(21)에 데이타를 기록하는 도중에 풀 플레그신호(FF*)가 로우레벨로 변화되더라도 1셀 단위의 데이타가 기록완료될때까지 계속하여 데이타를 기록한다.The write circuit 20 writes data to the FIFO 21 according to the full flag signal FF *. If the full flag signal FF * is at a high level, the recording circuit 20 recognizes that there is a memory space in which to write data. Data is continuously recorded in the FIFO 21. If the full flag signal FF * is at a low level, it waits until the full flag signal FF * is at a high level, and then the full flag signal FF * is at a high level. When the data is recorded. In addition, the recording circuit 20 continues to write data until the data of one cell is completed even if the full flag signal FF * changes to low level while writing data to the FIFO 21.

판독회로(22)는 엠프티 플레그신호(EF*)에 따라 FIFO(21)의 데이타를 읽어내는데, 엠프터 플러그 신호(EF*)가 하이레벨이면 읽어낼 수 있는 데이타가 존재함을 인지하여 1셀단위의 데이타를 연속적으로 읽어 내고, 엠프티 플레그신호(EF*)가 로우레벨이면 읽어낼 데이타가 없으므로 데이타를 읽어들이지 않는다. 또한, 판독회로(22)는 FIFO(21)의 데이타를 읽어들이는 도중에 엠프티 플레그신호(EF*)가 로우레벨로 변화 되더라도 1셀단위의 데이타가 판독완료될때 까지 계속하여 데이타를 읽어들인다.The read circuit 22 reads the data of the FIFO 21 according to the empty flag signal EF *. When the amplifier plug signal EF * is at a high level, the read circuit 22 recognizes that there is data to be read. The data in the cell unit is read continuously. If the empty flag signal EF * is at a low level, there is no data to read, and thus no data is read. In addition, even when the empty flag signal EF * changes to the low level while reading the data of the FIFO 21, the reading circuit 22 continues reading the data until the data of one cell unit is read.

기록회로(20)가 FIFO(21)에 데이타를 기록하는 경우 제3도에 도시된 순서로 동작한다.When the recording circuit 20 writes data to the FIFO 21, it operates in the order shown in FIG.

먼저, 기록회로(20)는 전원이 입력되어 리세트된 후(스텝31), FIFO(21)에 기록할 데이타가 발생되었는지를 확인하여(스텝 32), 발생된 경우 FIFO(21)로부터 인가되는 풀 플레그신호(FF*)가 하이레벨인지의 여부를 판단한다(스텝33). 기록회로(20)는 상기 스텝33에서 풀플레그신호(FF*)가 하이레벨로 데이타를 1개 셀단위 만큼 FIFO(21)에 기록한 후(스텝 34), 스텝 32로 귀환하여 반복동작을 수행한다. 한편, 상기 스텝33에서 풀 플레그신호(FF*)가 로우레벨이면 대기한 후, 하이레벨이 되면 1셀을 연속적으로 기록한다.First, the recording circuit 20 checks whether the data to be written to the FIFO 21 has been generated (step 32) after the power is input and reset (step 31), and is applied from the FIFO 21 if it is generated. It is determined whether or not the full flag signal FF * is at high level (step 33). The recording circuit 20 writes the data to the FIFO 21 by one cell unit at a high level in step 33 (step 34) (step 34), and returns to step 32 to perform a repeating operation. . On the other hand, in step 33, if the full flag signal FF * is at the low level, the apparatus waits, and if it is at the high level, one cell is continuously recorded.

판독회로(22)가 FIFO(21)의 데이타를 읽어들이는 경우 제4도에 도시된 순서로 동작한다.When the reading circuit 22 reads data of the FIFO 21, it operates in the order shown in FIG.

먼저, 판독회로(22)는 전원이 입력되어 리세트된 후(스텝41), 데이타를 읽어들이고자할 경우 FIFO(21)로부터 인가되는 엠프티 플레그신호(EF*)가 하이레벨로 되는지를 확인하여(스텝42), 하이레벨로 된 경우 FIFO(21)로부터 1셀단위의 데이타를 읽어들이고(스텝43), 스텝 42로 귀환하여 반복동작을 수행한다. 한편, 상기 스텝42에서 엠프티 플레그신호(EF*)가 로우레벨이면 데이타를 읽어들이지 않는다.First, the read circuit 22 checks whether the empty flag signal EF * applied from the FIFO 21 becomes high level after the power is input and reset (step 41). In step 42, the data is read from the FIFO 21 in one cell unit (step 43), and the flow returns to step 42 to perform the repeating operation. On the other hand, if the empty flag signal EF * is at a low level in step 42, no data is read.

이상 설명한 바와 같이, 본 발명은 데이타를 FIFO에 기록하는 동작과 FIFO의 데이타를 읽어내는 동작을 상호 독립적으로 수행하므로 속도가 상이한 동작에도 오류발생없이 데이타를 전달할 수 있다. 따라서, 본 발명은 패킷 스위치 또는 ATM 스위치 등과 같이 일정한 크기의 셀단위로 데이타를 시스템에 유용하게 적용할 수 있다.As described above, the present invention performs the operation of writing the data to the FIFO and the operation of reading the data of the FIFO independently of each other, so that data can be transmitted without errors even in operations having different speeds. Accordingly, the present invention can be usefully applied to the system in units of cells of a constant size, such as a packet switch or an ATM switch.

Claims

In the data input / output method of the FIFO,

A first process of writing data to the FIFO in units of one cell when a full-flag signal of a first level is output from a FIFO; and storing data of the FIFO to a unit of one cell when an empty flag signal of a first level is output from the FIFO. A data input / output method of a FIFO, comprising a second process of reading out.

The method of claim 1,

If a second full level signal is output from the FIFO while the data is written to the FIFO in the first step, the data is continuously recorded in the FIFO until the data of one cell unit is completed. Data input and output method.

The method of claim 1,

If the empty flag signal of the second level is output from the FIFO while the data of the FIFO is read in the second process, the data of the FIFO is continuously read until the data of one cell unit is read. Data input / output method of FIFO.