KR0136930B1 - Manufacturing method of semiconductor memory device - Google Patents
Manufacturing method of semiconductor memory deviceInfo
- Publication number
- KR0136930B1 KR0136930B1 KR1019940021060A KR19940021060A KR0136930B1 KR 0136930 B1 KR0136930 B1 KR 0136930B1 KR 1019940021060 A KR1019940021060 A KR 1019940021060A KR 19940021060 A KR19940021060 A KR 19940021060A KR 0136930 B1 KR0136930 B1 KR 0136930B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- storage node
- aluminum
- forming
- memory device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 반도체 메모리소자의 커패시터용량을 극대화시키기 위한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, to maximize the capacitor capacity of a semiconductor memory device.
본 발명은 반도체기판상에 커패시터 스토리지노드를 형성하는 단계와, 상기 커패시터 스토리지노드 전표면에 순수한 알루미늄을 증착하는 단계, 상기 알루미늄을 열처리하는 단계, 상기 알루미늄을 습식식각에 의해 제거하는 단계, 상기 커패시터 스토리지노드 전표면에 유전체막을 형성하는 단계, 및 상기 유전체막 전면에 커패시터 플레이트전극을 형성하는 단계를 포함하여 이루어지는 반도체 메모리장치 제조방법을 제공함으로써 알루미늄 스파이킹현상으로 인한 굴곡을 스토리지노드 표면에 형성하여 스토리지노드 표면적을 증가시켜 커패시터용량 증대를 도모한다.The present invention provides a method of forming a capacitor storage node on a semiconductor substrate, depositing pure aluminum on an entire surface of the capacitor storage node, heat treating the aluminum, removing the aluminum by wet etching, and the capacitor. Forming a dielectric film on the entire surface of the storage node, and forming a capacitor plate electrode on the front surface of the dielectric film by providing a method of manufacturing a semiconductor memory device by forming a curve due to the aluminum spike phenomenon on the storage node surface Increase the storage node surface area to increase the capacitor capacity.
Description
제 1 도는 종래의 반도체 메모리장치의 커패시터 제조방법을 도시한 공정순서도.1 is a process flowchart showing a capacitor manufacturing method of a conventional semiconductor memory device.
제 2 도는 본 발명의 일실시예에 의한 반도체 메모리장치의 커패시터 제조방법을 도시한 공정순서도.2 is a process flowchart showing a capacitor manufacturing method of a semiconductor memory device according to an embodiment of the present invention.
제 3 도는 본 발명의 다른 실시예에 의한 반도체 메모리장치의 커패시터 제조방법을 도시한 공정순서도.3 is a process flowchart showing a capacitor manufacturing method of a semiconductor memory device according to another embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1 : 기판2 : 필드산화막1: substrate 2: field oxide film
3 : 게이트산화막4 : 게이트3: gate oxide film 4: gate
5 : 게이트 캡절연막6 : 측벽절연막5 gate cap insulating film 6 sidewall insulating film
7 : 불순물영역8 : 제 3 절연막7 impurity region 8 third insulating film
9,11 : 포토레지스트 10 : 커패시터 스토리지노드9,11 photoresist 10 capacitor storage node
12 : 커패시터 유전체막13 : 커패시터 플레이트전극12 capacitor capacitor film 13 capacitor plate electrode
14 : 알루미늄14: aluminum
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, 특히 커패시터 유효면적을 극대화하여 커패시터용량을 증대시키기 위한 반도체 메모리장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor memory device, and more particularly, to a method for manufacturing a semiconductor memory device for maximizing the capacitor effective area to increase the capacitor capacity.
제 1 도를 참조하여 종래의 반도체 메모리장치의 커패시터 제조방법을 설명하면, 먼저, 제 1 도 (a)와 같이 p형 실리콘기판(1)상의 소정영역에 필드산화막(2)을 형성하여 활성영역과 소자분리영역을 정의한 후, 활성영역의 실리콘기판상에 게이트산화막(3)을 형성하고, 이 위에 게이트 형성용 도전층으로서 다결정실리콘(4)을 형성하고, 이 위에 제 1 절연막(5)을 형성한다.Referring to FIG. 1, a method of manufacturing a capacitor of a conventional semiconductor memory device will first be described. First, as shown in FIG. 1A, a field oxide film 2 is formed in a predetermined region on a p-type silicon substrate 1 to form an active region. After defining the isolation region and the device isolation region, a gate oxide film 3 is formed on the silicon substrate in the active region, and polycrystalline silicon 4 is formed thereon as a conductive layer for forming a gate, and the first insulating film 5 is formed thereon. Form.
이어서 제 1 도 (b)와 같이 상기 제 1 절연막(5)과 다결정실리콘층(4)을 사진식각공정을 이용하여 게이트패턴으로 패터닝하여 게이트(4)와 게이트캡절연막(5)을 형성한 후, 이 게이트패턴을 마스크로 이용하여 n형 불순물을 이온주입하여 저농도 n형 불순물 영역(7)을 형성한 다음, 기판 전면에 제 2 절연막(6)을 형성한다.Subsequently, as shown in FIG. 1B, the first insulating film 5 and the polysilicon layer 4 are patterned by a gate pattern using a photolithography process to form a gate 4 and a gate cap insulating film 5. Using the gate pattern as a mask, ion-implanted n-type impurities are formed to form a low concentration n-type impurity region 7, and then a second insulating film 6 is formed over the entire substrate.
다음에 제 1 도 (c)와 같이 제 2 절연막(6)을 이방성식각하여 게이트 측면에 측벽절연막(6)을 형성한 후, 기판 전면에 제 3 절연막(8)을 형성하고, 이 위에 포토레지스트(9)을 도포하고 이를 선택적으로 노광 및 현상하여 커패시터 스토리지노드가 접속될 콘택홀을 정의하는 포토레지스트(9)을 형성한다.Next, as shown in FIG. 1C, the second insulating film 6 is anisotropically etched to form the sidewall insulating film 6 on the side of the gate, and then the third insulating film 8 is formed on the entire surface of the substrate. (9) is applied and selectively exposed and developed to form a photoresist 9 defining a contact hole to which the capacitor storage node is connected.
이어서 제 1 도 (d)와 같이 상기 포토레지스트(9)를 마스크로 하여 상기 제 3 절연막(8)을 식각하여 상기 불순물영역을 노출시키는 콘택홀을 형성한 후, 전면에 커패시터 스토리지 형성을 도전층으로서, 예컨대 다결정실리콘(10)을 증착하고, 이 위에 포토레지스트(11)를 도포하고 이를 선택적으로 노광 및 현상하여 소정의 커패시터 스토리지노드패턴을 형성한다.Subsequently, as shown in FIG. 1D, the third insulating film 8 is etched using the photoresist 9 as a mask to form a contact hole exposing the impurity region, and then a capacitor storage layer is formed on the entire surface of the conductive layer. For example, the polysilicon 10 is deposited, and the photoresist 11 is applied thereon, and is selectively exposed and developed to form a predetermined capacitor storage node pattern.
다음에 제 1 도 (e)와 같이 상기 포토레지스트(11)를 마스크로 하여 상기 다결정실리콘층(10)을 식각하여 커패시터 스토리지노드(10)을 형성하고, 그 전면에 커패시터 유전체막(12)을 형성하고 전면에 커패시터 플레이트전극 형성용 도전층으로서, 다결정실리콘을 증착하고 이를 소정패턴으로 패터닝하여 커패시터 플레이트전극(13)을 형성함으로써 커패시터를 완성한다.Next, as shown in FIG. 1E, the polysilicon layer 10 is etched using the photoresist 11 as a mask to form a capacitor storage node 10, and a capacitor dielectric layer 12 is formed on the entire surface thereof. As a conductive layer for forming a capacitor plate electrode on the front surface, polysilicon is deposited and patterned in a predetermined pattern to form the capacitor plate electrode 13 to complete the capacitor.
상기한 종래기술은 커패시터 제조공정시 단순히 평평한 다결정실리콘층을 면적만을 이용하기 때문에 메모리소자의 집적도가 높아질 경우, 커패시터용량을 증가시키는데 한계가 따르게 된다. 또한, 작은 크기의 커패시터 면적을 이용하여 보다 큰 용량의 커패시터를 구현하고자 할 때에는 공정이 더욱 복잡해기지 때문에 생산성 향상에 큰 문제점이 된다.Since the conventional technology uses only a flat polysilicon layer only in the capacitor manufacturing process, when the integration degree of the memory device is increased, there is a limit in increasing the capacitor capacity. In addition, when implementing a capacitor of larger capacity using a smaller capacitor area, the process becomes more complicated, which is a big problem in improving productivity.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 반도체 메모리소자의 커패시터용량을 극대화할 수 있는 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object thereof is to provide a method for maximizing the capacitor capacity of a semiconductor memory device.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치 제조방법은 반도체기판상에 커패시터 스토리지노드를 형성하는 단계와, 상기 커패시터 스토리지노드 전표면에 순수한 알루미늄을 증착하는 단계, 상기 알루미늄을 열처리하는 단계, 상기 알루미늄을 습식식각에 의해 제거하는 단계, 상기 커패시터 스토리지노드 전표면에 유전체막을 형성하는 단계, 및 상기 유전체막 전면에 커패시터 플레이트전극을 형성하는 단계를 포함하여 이루어진다.The semiconductor memory device manufacturing method of the present invention for achieving the above object comprises the steps of forming a capacitor storage node on a semiconductor substrate, depositing pure aluminum on the entire surface of the capacitor storage node, the step of heat-treating the aluminum, the Removing aluminum by wet etching; forming a dielectric film on the entire surface of the capacitor storage node; and forming a capacitor plate electrode on the entire surface of the dielectric film.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제 2 도에 본 발명의 일실시예에 의한 반도체 메모리장치의 커패시터 형성방법을 공정 순서에 따라 도시하였다.2 illustrates a method of forming a capacitor of a semiconductor memory device according to an embodiment of the present invention according to a process sequence.
먼저, 제 2 도 (a)에 도시된 바와 같이 상술한 종래기술과 동일한 방법에 의해 커패시터 스토리지노드(10)까지 형성한 후, 그 전면에 순수한 알루미늄(14)을 증착한 후, 알루미늄에 열처리를 하면 알루미늄 스파이킹(spking)현상이 발생하여 제 2 도 (b)에 도시된 바와 같이 상기 커패시터 스토리지노드(10)면에 굴곡이 형성된다.First, as shown in FIG. 2 (a), the capacitor storage node 10 is formed by the same method as in the related art, and then pure aluminum 14 is deposited on the front surface thereof, and then heat treatment is performed on the aluminum. When the aluminum spikes (spking) occurs on the lower surface as shown in Figure 2 (b) is formed bent on the surface of the capacitor storage node (10).
상기 스토리지노드 표면의 굴곡은 다결정실리콘 LPCVD 방법으로 증착할 때 다결정실리콘이 그레인(grain)으로 형성되기 때문에 순수한 알루미늄을 증착하고 열처리할 경우, 다결정실리콘의 그레인과 그레인사이의 불안정한 경계면사이에 알루미늄이 스파이킹 현상을 일으켜 생성되는 것이다.When the surface of the storage node is bent by polysilicon LPCVD, polysilicon is formed into grains, so when aluminum is deposited and heat treated, the aluminum spies between the grains of the polysilicon and the unstable interface between the grains. It is caused by a king phenomenon.
이어서 제 2 도 (c)에 도시된 바와 같이 상기 알루미늄을 습식식각을 통해 제거한 후, 표면에 굴곡이 형성된 상기 스토리지노드(10A) 전표면에 커패시터 유전체막(12)을 형성하고, 이 위에 플레이트전극 형성용 도전층으로서, 예컨대 다결정실리콘을 증착하고 패터닝하여 커패시터 플레이트전극(13)을 형성함으로써 커패시터 제조공정을 완료한다.Subsequently, as shown in FIG. 2C, after the aluminum is removed through wet etching, a capacitor dielectric layer 12 is formed on the entire surface of the storage node 10A having a curved surface, and a plate electrode is formed thereon. As the conductive layer for forming, for example, polycrystalline silicon is deposited and patterned to form the capacitor plate electrode 13 to complete the capacitor manufacturing process.
다음에 제 3 도를 참조하여 본 발명의 다른 실시예에 의한 커패시터 형성방법을 설명한다.Next, a capacitor forming method according to another embodiment of the present invention will be described with reference to FIG.
먼저, 제 3 도 (a)에 도시된 바와 같이 상술한 종래기술과 동일한 방법에 의해 커패시터 스토리지노드(10)까지 형성한 후, 그 전면에 순수한 알루미늄(14)을 증착한 후, 열처리하여 알루미늄 스파이킹(spiling)현상에 의해 상기 커패시터 스토리지노드(10) 표면에 굴곡이 형성되도록 한다.First, as shown in FIG. 3 (a), the capacitor storage node 10 is formed by the same method as the above-described conventional technique, and then pure aluminum 14 is deposited on the front surface thereof, followed by heat treatment to spy the aluminum. By the spiking phenomenon, the curvature is formed on the surface of the capacitor storage node 10.
다음에 제 3 도 (b)에 도시된 바와 같이 상기 알루미늄을 건식식각하게 되면 알루미늄이 부분적으로 박혀 있는 스토리지노드(10B)가 형성된다. 이때, 스토리지노드 표면에 박혀 있는 알루미늄은 도체이므로 커패시터 구성에는 문제가 없다.Next, as shown in FIG. 3 (b), when the aluminum is dry etched, a storage node 10B partially embedded with aluminum is formed. At this time, the aluminum embedded in the storage node surface is a conductor, so there is no problem in the capacitor configuration.
이어서 제 3 도 (c)에 도시된 바와 같이 상기 알루미늄이 박혀 있는 스토리지노드(10B) 전표면에 커패시터 유전체막(12)을 형성하고, 이 위에 플레이트전극 형성용 도전층으로서, 예컨대 다결정실리콘을 증착하고 패터닝하여 커패시터 플레이트전극(13)을 형성함으로써 커패시터 제조공정을 완료한다.Subsequently, as shown in FIG. 3 (c), a capacitor dielectric film 12 is formed on the entire surface of the storage node 10B in which the aluminum is embedded, and then, for example, polysilicon is deposited as a conductive layer for forming a plate electrode. And the capacitor plate electrode 13 is patterned to complete the capacitor manufacturing process.
본 발명의 또 다른 실시예로서 제 3 도 (b)의 공정에서 스토리지노드 표면부위에 부분적으로 박혀 있는 알루미늄을 마스크로 이용하여 HNO3, CH3COOH, HF가 혼합된 화학물질을 이용하여 스토리지노드를 습식식각하여 스토리지노드 표면에 굴곡을 형성하여 면적을 증가시킬 수도 있다.Using a third view (b) step HNO 3, CH 3 COOH, chemicals HF is mixed with the aluminum partially embedded in the storage node surface area with a mask in a further embodiment of the present invention the storage node It can also be wetted to form a bend on the storage node surface to increase the area.
이상 상술한 바와 같이 본 발명에 의하면, 알루미늄 스파이킹현상으로 인해 스토리지노드 표면에 굴곡이 형성됨에 따라 스토리지노드 표면적이 증가되어 커패시터용량이 증대된다. 따라서 DRAM에 적용할 경우 리프레쉬 시간(refresh time)을 극대화시킬 수 있게 된다.As described above, according to the present invention, as curvature is formed on the surface of the storage node due to the aluminum spiking phenomenon, the storage node surface area is increased to increase the capacitor capacity. Therefore, when applied to DRAM, it is possible to maximize the refresh time.
또한, 작은 크기에서 큰 커패시터용량을 확보할 수 있으므로 메모리소자를 고집적화시킬 수 있고, 알루미늄 스파이킹현상만을 이용하여 커패시터 유효면적을 확보하므로 공정이 단순하여 생산성 향상을 기대할 수 있다.In addition, since a large capacitor capacity can be secured in a small size, the memory device can be highly integrated, and the effective area of the capacitor can be secured using only aluminum spiking, so the process is simple and productivity can be expected to be improved.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021060A KR0136930B1 (en) | 1994-08-25 | 1994-08-25 | Manufacturing method of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021060A KR0136930B1 (en) | 1994-08-25 | 1994-08-25 | Manufacturing method of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009176A KR960009176A (en) | 1996-03-22 |
| KR0136930B1 true KR0136930B1 (en) | 1998-04-24 |
Family
ID=19391136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021060A KR0136930B1 (en) | 1994-08-25 | 1994-08-25 | Manufacturing method of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0136930B1 (en) |
-
1994
- 1994-08-25 KR KR1019940021060A patent/KR0136930B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009176A (en) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3797747B2 (en) | Method for forming buffer pad of semiconductor memory device | |
| JPH11186412A (en) | Semiconductor device and its manufacture | |
| KR20010077518A (en) | Method of forming self-aligned contact structure in semiconductor integrated circuit device | |
| JP3897934B2 (en) | Contact hole manufacturing method of semiconductor device | |
| US5591670A (en) | Method of manufacturing a semiconductor device having self aligned contact hole | |
| KR100226761B1 (en) | Method for semiconductor device fabrication | |
| JP2780156B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| JPH06338594A (en) | Manufacture of capacitor for semiconductor element | |
| KR100231593B1 (en) | Capacity manufacturing method of semiconductor | |
| JPH0629463A (en) | Manufacture of semiconductor element | |
| KR0136930B1 (en) | Manufacturing method of semiconductor memory device | |
| KR0170515B1 (en) | A semiconductor device with a gold structure and a method of fabricating the same | |
| US6452273B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| KR0151263B1 (en) | Method for manufacturing capacitor of semiconductor memory device | |
| KR100192365B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| JPH1197529A (en) | Manufacture of semiconductor device | |
| KR100244411B1 (en) | Method for manufacturing semiconductor device | |
| KR0144422B1 (en) | Semiconductor device and manufacturing method | |
| JPH0846044A (en) | Manufacture of semiconductor device | |
| KR100232161B1 (en) | Manufacturing method of semiconductor memory device | |
| KR100192398B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR960012574B1 (en) | Manufacturing method of semiconductor device | |
| KR0156169B1 (en) | Method of manufacturing semiconductor memory | |
| KR19980037651A (en) | Pad of semiconductor memory device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051219 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |