KR0135598Y1 - 화소 보정 장치의 보정 데이타 저장 장치 - Google Patents

화소 보정 장치의 보정 데이타 저장 장치 Download PDF

Info

Publication number
KR0135598Y1
KR0135598Y1 KR2019950031446U KR19950031446U KR0135598Y1 KR 0135598 Y1 KR0135598 Y1 KR 0135598Y1 KR 2019950031446 U KR2019950031446 U KR 2019950031446U KR 19950031446 U KR19950031446 U KR 19950031446U KR 0135598 Y1 KR0135598 Y1 KR 0135598Y1
Authority
KR
South Korea
Prior art keywords
correction data
output
outputting
frame memory
controller
Prior art date
Application number
KR2019950031446U
Other languages
English (en)
Other versions
KR970020087U (ko
Inventor
김철
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR2019950031446U priority Critical patent/KR0135598Y1/ko
Publication of KR970020087U publication Critical patent/KR970020087U/ko
Application granted granted Critical
Publication of KR0135598Y1 publication Critical patent/KR0135598Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3179Video signal processing therefor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 고안은 투사형 화상 표시 장치에 관한 것으로서, 더욱 상세하게는 투사형 화상 표시 장치의 화소 보정 데이터 로딩시 프레임 메모리를 이용하여 저장하는 화소 보정 장치의 보정 데이터 저장 장치에 관한 것이다.
이를 위하여 본 고안은, 입력되는 비디오 신호를 클럭 신호에 따라 샘플링하여 출력하는 A/D변환부(10)와; 수평 동기 신호와 수직 동기 신호에 동기를 맞추고 클럭을 분주하여 저장된 보정 데이터를 로딩할 수 있는 어드레스를 발생시키고, 로딩된 보정 데이터를 저장 및 출력할 수 있도록 제어 신호를 출력하는 제어부(16); 제어부(16)에서 출력되는 어드레스에 따라 저장된 보정 데이터를 로딩하는 PROM(14)과; 제어부(16)의 제어에 따라 PROM(14)에서 로딩되는 보정 데이터를 순차적으로 저장하고 순차적으로 출력하는 프레임 메모리(200)와; A/D변환부(10)에서 출력되는 샘플링된 비디오 신호를 프레임 메모리(200)에서 출력되는 보정 데이터를 기준으로 하여 보정하여 AMA 판넬로 출력하는 화상 보정부(12)를 포함하므로써, 화소 보정 데이터를 프레임 메모리에 저장하여 로딩시키므로써, 제어 라인수가 줄어들어 회로가 간단해지며, 생산원가도 절감되는 효과가 있다.

Description

화소 보정 장치의 보정 데이터 저장 장치
제1도는 종래 기술에 따른 화소 보정 장치의 보정 데이터 저장 장치의 구성을 나타낸 블록도.
제2도는 본 고안에 따른 화소 보정 장치의 보정 데이터 저장 장치의 구성을 나타낸 블록도.
제3도는 제2도에 도시된 제어부와 프레임 메모리사이의 신호 흐름을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : A/D변환부 12 : 화성 보정부
14 : PROM 16 : 제어부
18 : SRAM 200 : 프레임 메모리
본 고안은 투사형 화상 표시 장치에 관한 것으로서, 더욱 상세하게는 투사형 화상 표시 장치의 화소 보정 데이터 로딩시 프레임 메모리를 이용하여 저장하는 화소 보정 장치의 보정 데이터 저장 장치에 관한 것이다.
일반적으로, 화상 표시 장치는 표시방법에 따라 직시형 표시장치와 투사형 표시 장치로 구분된다.
직시형 화상 표시 장치는 음극선관(Cathode Ray Tube: 이하 CRT라 칭함)등이 있는데, CRT는 화상 가변성, 고속성, 세밀성에서 우수한 장치이다. 그러나, 그 구조상 표시면의 면적에 비해서 안길이가 길고 소형 및 경량화가 어렵다. 또한, 저전압 및 저전력화에는 한계가 있고 이들 결점은 CRT를 다른 전자 장치의 일부에 내장이 어렵다.
한편, 디지탈 시대의 정보 표시 장치로는 화면이 변형이 없는 상을 표시해야 하는 중요성이 증가하고 있다. 이를 위해 표시면의 평탄화 및 가로와 세로 좌표의 정확성을 지향해서 EL(electroluminescent)디스플레이 또는 플라즈마 디스플레이 등 여러 가지 평면 표시 장치가 검토되었다.
그러나, 상술한 평면 표시 장치는 소비 전력이 크고 구동에 고전압을 요구하기 때문에 C-MOS 트랜지스터와의 적합성에 문제가 있으며 표시부 전체의 소형화에 한계가 있다.
투사형 화상 표지 장치는 대화면 액정 표시 장치(Liquid Crystal Display: 이하 'LCD 라 칭함)등이 있는데, 이러한 대화면 LCD의 박형화가 가능하여 중량을 작게 할 수 있다. 그러나, 이러한 LCD는 편광판에 의한 광손실이 크고, LCD를 구동하기 위한 박막 트랜지스터가 화소마다 형성되어 있어 개구율(광의 투과면적)을 높이는데 한계가 있으므로 광의 효율이 매우 낮다.
따라서, 미합중국 Aura 사에 의해 액추에이티드 미러 어레이 (Actuated Mirror Array; 이하 AMA라 칭함)을 이용한 투사형 화상 표시 장치가 개발되었다.
AMA를 이용한 투사형 화상 표시 장치는 1차원 AMA를 이용하는 것과 2차원 AMA를 이용하는 것으로 구별된다.
1차원 AMA는 거울면들이 M×1 어레이로 배열되고 있다. 따라서, 1차원 AMA를 이용하는 투사형 화상 표시 장치는 주사 거울을 이용하여 M×1개의 광속들을 선주사시키고, 2차원 AMA를 이용하는 투사형 화상 표시 장치는 M×N개의 광속들을 투사시켜 M×N 화소의 어레이를 가지는 영상을 나타나게 된다.
제1도는 종래 기술에 따른 투사형 화상 표시 장치의 화소 보정 장치의 보정 데이터 저장 장치의 구성을 나타낸 블록도이다.
A/D(Analoge to Digital)변환부(10)는 R(Red), G(Green), B(Blue)로 분리되어 입력되는 비디오 신호를 클럭 주파수(4fsc)에 따라 샘플링하여 후술하는 화상 보정부(12)로 출력한다.
화상 보정부(12)는 A/D변환부(10)로부터 출력되는 신호를 PROM(Programable Read Only Memory)(14)에 저장된 보정치 즉, AMA 패널 제작상 가공상의 문제로 인하여 AMA 패널이 평탄하지 않게 되어 발생된 픽셀 각각의 오차를 줄이기 위한 기준치를 기준으로 보정하여 AMA판넬로 출력하므로써 화질의 균일성을 유지시키는 바, 이 기술 분야에 통상의 지식을 가진 자들은 용이하게 이해할 수 있으므로 상세한 설명은 생략한다.
이때, 제어부(16)는 도시되지 않은 동기 신호 분리부로부터 출력되는 수직 동기 신호(V-sync)와 수평 동기 신호(H-sync)에 동기하여 클럭 주파수로 어드레스 신호를 발생하여 발생된 어드레스 신호를 PROM(14)과 SRAM(static Random Access Memory)(18)으로 출력한다.
즉, PROM(14)은 제어부(16)에서 출력되는 어드레스 신호에 대응하여 저장된 보정 데이터를 SRAM(8)으로 데이터 로딩하고, 또한, SRAM(18)는 제어부(16)에서 출력되는 어드레스 신호에 따라 PROM(14)에서 로딩된 보정 데이터를 화상 보정부(12)로 출력한다.
이때, 제어부(16)는 상술한 바와 같이 어드레스를 발생하여 PROM(14)으로부터 로딩된 데이터를 화상 보정부(12)로 출력할 수 있도록 SRAM(18)에 어드레스를 지정하는 바, AMA를 구성하는 픽셀(화소)수가 307200(640×480)개이므로 19개의 어드레스 라인이 필요하므로써 신호 처리가 복잡해지며, SRAM은 고가이므로 생산 원가도 상승하는 문제점이 있었다.
본 고안은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은, 투사형 화상 표시 장치의 화소 보정 데이터 로딩시 프레임 메모리를 이용하여 저장하므로써, 데이터 로딩시 신호 제어가 간단하며, 생산비를 절감하기 위한 화소 보정 장치의 보정 데이터 저장 장치를 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 고안에 따른 화소 보정 장치의 보정 데이터 저장 장치의 특징은, 입력되는 비디오 신호를 클럭 신호에 따라 샘플링하여 출력하는 A/D변환부와; 수평 동기 신호와 수직 동기 신호에 동기를 맞추고 클럭을 분주하여 저장된 보정 데이터를 로딩할 수 있는 어드레스를 발생시키고, 로딩된 보정 데이터를 저장 및 출력할 수 있도록 제어 신호를 출력하는 제어부와; 제어부에서 출력되는 어드레스에 따라 저장된 보정 데이터를 로딩하는 PROM과; 제어부의 제어에 따라 PROM에서 로딩되는 보정 데이터를 순차적으로 저장하고 순차적으로 출력하는 프레임 메모리와; A/D변환부에서 출력되는 샘플링된 비디오 신호를 프레임 메모리에서 출력되는 보정 데이터를 기준으로 하여 보정하여 AMA 패널로 출력하는 화상 보정부를 포함한다.
본 고안의 기타 목적과 여러 가지 장점은 이 기술 분야에 종사하는 자들에 의해 첨부 도면을 참조하여 하기에 기술되는 본 고안의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부 도면을 참조하여 본 고안의 바람직한 실시예를 상세하게 설명한다.
제2도는 본 고안에 따른 화소 보정 장치의 보정 데이터 저장 장치의 구성을 나타낸 블록도로서, A/D변환부(10), 화상 보정부(12), ROM(14), 제어부(16), 프레임 메모리(200)로 구성된다.
이때, A/D변환부(10)는 R, G, B로 분리되어 입력되는 비디오 신호를 클럭 주파수(4fsc)에 따라 샘플링하여 샘플링한 신호를 화상 보정부(12)로 출력한다.
화상 보정부(12)는 A/D변환부(10)로부터 출력되는 샘플링한 신호를 PROM(14)에 저장된 보정치를 기준으로 보정하여 AMA 패널로 출력하여 화질의 균일성을 유지시키도록 구성된다.
이때, 제어부(16)는 수직 동기 신호(V-sync)와 수평 동기 신호(H-sync)에 동기하여 클럭를 분주하여 PROM(14)에 부여할 어드레스 신호와 프레임 메모리(200)를 제어할 신호를 출력한다.
즉, PROM(14)은 제어부(16)에서 출력되는 어드레스 신호에 대응하여 저장된 보정 데이터를 프레임 메모리(200)로 로딩하고, 프레임 메모리(200)는 제어부(16)에서 출력되는 제어 신호에 따라 로딩되어 저장된 보정 데이터를 화상 보정부(12)로 출력하는 바, 제어부(16)의 프레임 메모리(200)의 제어 동작은 다음과 같으며, 제3도를 참조하여 설명한다.
제어부(16)는 제3도에 도시된 바와 같이 프레임 메모리(200)의 /WE(Write Enable)단자는 로우(Low)로 인가하고, 어드레스 번지가 00번지일 때/RSTW(Teset Write)단자를 로우로 인가하고, Wck(Write Clock)는 4fsc 클럭 신호를 인가하여 어드레스를 증가시키면서 PROM(14)으로부터 로딩되는 보정 데이터를 프레임 메모리(200)에 저장할 수 있도록 제어한다.
또한, 제어부(16)는 상술한 바와 같이, PROM(14)에 저장된 보정 데이터가 프레임 메모리(200)로 로딩시키고 /WE, /RSTW, WcK 단자는 하이(High)를 유지시키고, /RE(Read Enable)단자는 로우로 인가시키고, 수평 동기 신호와 수직 동기 신호에 동기화하여 /RSTR(Reset Read)신호를 발생시키고, RcK(Read Clock)에 4fsc 클럭신호를 인가하여 프레임 메모리(200)에 저장된 보정 데이터가 화상 보정부(12)에 출력되도록 제어한다.
이상에서 설명한 바와 같이, 본 고안에 따른 화소 보정 장치의 보정 데이터 저장 장치는, 화소 보정 데이터를 프레임 메모리에 저장하여 로딩시키므로써, 제어 라인수가 줄어들어 신호 제어가 간단해지며, 생산원가도 절감되는 효과가 있다.
또한, 본 고안에 따른 장치는 신호 제어에 이용되지 않는 어드레스 라인을 다른 신호 처리에 이용할 수 있는 효과도 있다.
본 고안은 특정한 바람직한 실시예들에 대하여 도시되고 설명되었지만, 당업자라면 다음의 청구범위에 기재된 본 고안의 사상 및 범주를 벗어나지 않고도 다양한 수정 및 변화가 발생할 수 있음을 알 수 있을 것이다.

Claims (1)

  1. 입력되는 비디오 신호를 클럭 신호에 따라 샘플링하여 출력하는 A/D변환부(10)와; 수평 동기 신호와 수직 동기 신호에 동기를 맞추고 클럭을 분주하여 저장된 보정 데이터를 로딩할 수 있는 어드레스를 발생시키고, 로딩된 보정 데이터를 저장 및 출력할 수 있도록 제어 신호를 출력하는 제어부(16)와; 상기 제어부(16)에서 출력하는 어드레스에 따라 저장된 보정 데이터를 로딩하는 PROM(14)과; 상기 제어부(16)의 제어에 따라 상기 PROM(14)에서 로딩되는 보정 데이터를 순차적으로 저장하고 순차적으로 출력하는 프레임 메모리(200)와; 상기 A/D변환부(10)에서 출력되는 샘플링된 비디오 신호를 상기 프레임 메모리(200)에서 출력되는 보정 데이터를 기준으로 하여 보정하여 AMA 패널로 출력하는 화상 보정부(12)를 포함하는 화소 보정 장치의 보정 데이터 저장 장치.
KR2019950031446U 1995-10-31 1995-10-31 화소 보정 장치의 보정 데이타 저장 장치 KR0135598Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950031446U KR0135598Y1 (ko) 1995-10-31 1995-10-31 화소 보정 장치의 보정 데이타 저장 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950031446U KR0135598Y1 (ko) 1995-10-31 1995-10-31 화소 보정 장치의 보정 데이타 저장 장치

Publications (2)

Publication Number Publication Date
KR970020087U KR970020087U (ko) 1997-05-26
KR0135598Y1 true KR0135598Y1 (ko) 1999-05-01

Family

ID=19427627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950031446U KR0135598Y1 (ko) 1995-10-31 1995-10-31 화소 보정 장치의 보정 데이타 저장 장치

Country Status (1)

Country Link
KR (1) KR0135598Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758745B1 (ko) * 2000-01-05 2007-09-14 산요덴키가부시키가이샤 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758745B1 (ko) * 2000-01-05 2007-09-14 산요덴키가부시키가이샤 표시 장치

Also Published As

Publication number Publication date
KR970020087U (ko) 1997-05-26

Similar Documents

Publication Publication Date Title
US7696988B2 (en) Selective use of LCD overdrive for reducing motion artifacts in an LCD device
KR100244227B1 (ko) 에이치디티브이의 디스플레이용 영상 처리장치
US7969793B2 (en) Register configuration control device, register configuration control method, and program for implementing the method
US7618146B2 (en) Multiscreen display system, multiscreen display method, luminance correction method, and programs
US7589745B2 (en) Image signal processing circuit and image display apparatus
JP2001242841A (ja) 液晶パネルの駆動装置、液晶装置及び電子機器
EP1735769A1 (en) Pixel overdrive for an lcd panel with a very slow response pixel
US20050225525A1 (en) LCD overdrive with data compression for reducing memory bandwidth
US8260077B2 (en) Method and apparatus for eliminating image blur
KR100277311B1 (ko) 화상 표시 장치 및 화상 표시 방법
US5264835A (en) Enhanced color display system and method of using same
US7061504B1 (en) Method and apparatus for configurable gamma correction in a video graphics circuit
JP2002189458A (ja) 表示制御装置及び画像表示装置
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
KR0135598Y1 (ko) 화소 보정 장치의 보정 데이타 저장 장치
GB2165719A (en) Split-screen display arrangement
JPH11282437A (ja) 液晶表示パネルのインタフェース装置
US5287451A (en) Method of presenting images on a hardware screen and a system for implementing the method
US20060082585A1 (en) Apparatus and method for transposing data
US6897902B1 (en) Digital video-processing unit
KR20030064657A (ko) 왜곡 보정 기능을 갖는 투사형 표시 장치
KR0174918B1 (ko) 투사형 화상 표시 장치에 사용되는 픽셀 보정 데이타 로딩 장치
MXPA02004697A (es) Insercion de linea negra para formadores de imagenes de cristal luquido demasiado elevados.
JPH09270977A (ja) 液晶表示装置
JPH04318515A (ja) 階調補正機能を有する液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20031029

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee