KR0134556Y1 - Process chamber for fabricating a semiconductor device - Google Patents
Process chamber for fabricating a semiconductor device Download PDFInfo
- Publication number
- KR0134556Y1 KR0134556Y1 KR2019950027960U KR19950027960U KR0134556Y1 KR 0134556 Y1 KR0134556 Y1 KR 0134556Y1 KR 2019950027960 U KR2019950027960 U KR 2019950027960U KR 19950027960 U KR19950027960 U KR 19950027960U KR 0134556 Y1 KR0134556 Y1 KR 0134556Y1
- Authority
- KR
- South Korea
- Prior art keywords
- quad
- bellows
- semiconductor device
- process chamber
- leakage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
Abstract
1.청구 범위에 기재된 고안이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
반도체 소자 제조 장비Semiconductor device manufacturing equipment
2.고안이 해결하려고 하는 기술적 과제2. The technical problem that the draft is trying to solve
종래의 공정 쳄버에서의 실링 방식으로서, 벨로우즈를 이용한 방식에 있어서는, 이동 부위의 상대적인 움직임을 베로우즈가 대신하므로써 진공의 누출 가능성은 작은 반면, 벨로우즈 자체의 탄성력으로 인해 웨이퍼의 이동이 자유롭지 못하다는 단점이 있고, 쿼드-링을 이용한 방식에 있어서는 벨로우즈의 탄성력에 의한 문제점은 발생하지 않지만 샤프트 의 이동에 의한 누출 가능성이 크다는 문제점이 있었음.As a sealing method in a conventional process chamber, in the method using a bellows, the possibility of vacuum leakage is small because the bellows replaces the relative movement of the moving part, while the wafer movement is not free due to the elastic force of the bellows itself. In the quad-ring method, there is a problem that the bellows elastic force does not occur, but there is a high possibility of leakage due to the movement of the shaft.
3.고안의 해결방법의 요지3. Summary of solution of proposal
2개의 쿼드-링 사이의 공간을 펌핑 라인에 연결하여 쿼드-링 사이의에 압력을 대기압 보다 작은 저압으로 유지 시키므로써, 웨이퍼의 이동은 원활하고 누출 가능성도 줄일수 있는 실링 방식의 공정 쳄버를 제공하고자 함.By connecting the space between the two quad-rings to the pumping line, the pressure between the quad-rings is kept at a lower pressure than atmospheric, providing a sealing process chamber that facilitates wafer movement and reduces the possibility of leakage. To do so.
4.고안의 중요한 용도.4. Significant use of the proposal.
반도체 소자 제조 장비, 특히 식각 장치에 이용됨.Used in semiconductor device manufacturing equipment, especially etching equipment.
Description
제1도는 종래 기술의 한 실시예에 따른 반도체 소자 제조용 공정 쳄버의 일부를 도시하는 도면.1 is a view showing a part of a process chamber for manufacturing a semiconductor device according to one embodiment of the prior art.
제2도는 종래 기술의 다른 실시예에 따른 반도체 소자 제조용 공정 쳄버의 일부를 도시하는 도면.2 is a view showing a part of a process chamber for manufacturing a semiconductor device according to another embodiment of the prior art.
제3도는 본 고안에 따른 반도체 소자 제조용 공정 쳄버의 일부를 도시하는 도면.3 is a view showing a part of a process chamber for manufacturing a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,2 : 쿼트-링 3 : 상부층1,2: quart ring 3: upper layer
4 : 하부층 5 : 펌핑 라인4: lower layer 5: pumping line
6 : 펌핑 구멍 7 : O-링6: pumping hole 7: O-ring
본 고안은 일반적으로 반도체 소자 제조 장치에 관한 것으로서, 특히 반도체 소자 제조 공정이 이루어 지는 공정 쳄버 내부의 압력을 고진공으로 유지하기 위한 실링(Sealing) 장치에 관한 것이다.The present invention generally relates to a semiconductor device manufacturing apparatus, and more particularly, to a sealing device for maintaining a high vacuum in a process chamber in which a semiconductor device manufacturing process is performed.
반도체 소자를 제조하기 위한 대부분의 공정은 고진공(10-3-10-16Torr)에서 이루어지며, 따라서 공정 쳄버 내부의 압력을 고진공으로 유지하기 위한 실링 기술은 그 중요성이 매우 크며, 특히 전극이나 클램프의 상하운동에 따른 이동 부위의 실링 방식은 매우 중요하고 또한 반드시 필요한 기술이다. 종래의 이동 부위의 실링 방식을 보면, 제1도 및 제2도에 각각 도시된 바와 같이, 벨로우즈를 이용한 방식과 쿼드-링(Quard-ring)을 이용하는 방식이 있다. 그런데, 제1도에 도시된 벨로우즈를 이용한 방식에 있어서는, 이동 부위의 상대적인 움직임을 베로우즈가 대신하므로써 진공의 누출 가능성은 작은 반면, 벨로우즈가 대신하므로써 진공의 누출 가능성은 작은 반면, 벨로우즈 자체의 탄성력으로 인해 웨이퍼의 이동이 자유롭지 못하다는 단점이 있다. 그리고, 제2도에 도시된 바와 같이, 쿼드-링을 이용한 방식에 있어서는 벨로우즈의 탄성력에 의한 문제점은 발생하지 않지만 샤프트의 이동에 의한 누출 가능성이 크다는 단점이 있다.Most of the processes for manufacturing semiconductor devices are performed at high vacuum (10-3-10-16 Torr), so the sealing technique for maintaining the pressure inside the process chamber at a high vacuum is very important, especially the electrode or clamp The sealing method of the moving part according to the vertical movement is very important and necessary technology. In the conventional sealing method of the moving part, as shown in FIGS. 1 and 2, there are a method using a bellows and a method using a quad-ring. However, in the method using the bellows shown in FIG. 1, the possibility of vacuum leakage is small by replacing the relative movement of the moving part by the bellows, while the possibility of vacuum leakage by the bellows is small, while the elastic force of the bellows itself is reduced. Due to this, there is a disadvantage that the movement of the wafer is not free. And, as shown in Figure 2, in the quad-ring method, the problem caused by the elastic force of the bellows does not occur, but there is a disadvantage that the possibility of leakage due to the movement of the shaft.
따라서, 전술한 문제점을 해결하기 위해 안출된 본 고안은 2개의 쿼드-링 사이의 공간을 펌핑 라인에 연결하여 쿼드-링 사이의에 압력을 대기압 보다 작은 저압으로 유지 시키므로써, 웨이퍼의 이동은 원활하고 누출 가능성도 줄일 수 있는 실링 방식의 공정 쳄버를 제공하는 것을 목적으로 한다.Therefore, the present invention devised to solve the above-mentioned problem connects the space between two quad-rings to the pumping line to maintain the pressure between the quad-rings at a lower pressure than atmospheric pressure, so that the wafer movement is smooth. It is an object of the present invention to provide a sealing process chamber that can reduce the possibility of leakage.
본 고안에 따른 반도체 소자 제조용 공정 쳄버는, 상부층과 하부층의 2층 구조로 형성되고, 두 층 사이에 소정의 공간이 형성되어 있는 하나의 쳄버벽과, 웨이퍼를 이동시키기 위한 샤프트와 상기 쳄버벽의 접촉 부위에서의 외부 공기 유입을 방지하기 위해 상기 상부층과 하부층에 각각 설치된 2개의 쿼드-링 수단과, 상기 쳄버벽의 두 층 사이의 공간으로의 공기유입을 방지하기 위한 실링 수단 및, 상기 쳄버벽의 하부층에 형성된 펌핑 구멍을 통해 상기 쳄버벽의 두 층 사이의 공간에 연결되어 상기 공간내의 공기를 펌핑시키기 위한 펌핑 수단을 포함하는 것을 특징으로 한다.The process chamber for manufacturing a semiconductor device according to the present invention is formed in a two-layer structure of an upper layer and a lower layer, and has one chamber wall in which a predetermined space is formed between the two layers, a shaft for moving a wafer, and the chamber wall. Two quad-ring means respectively provided on the upper and lower layers to prevent the inflow of external air at the contacting site, sealing means for preventing the inflow of air into the space between the two layers of the chamber wall, and the chamber wall It is characterized in that it comprises a pumping means for pumping the air in the space is connected to the space between the two layers of the chamber wall through a pumping hole formed in the lower layer of the.
이제 본 고안의 반도체 소자 제조용 공정 쳄버의 한 실시예에 대하여 첨부 도면을 참조하여 보다 상세하게는 설명하게된다. 본 고안에 따른 공정 쳄버의 실링 방식은, 제3도에 도시된 바와 같이 샤프트에 의한 웨이퍼의 이동이 자유로운 쿼드-링 방식을 이용한다. 또한 쿼드-링 방식의 단점인 쳄버 내부의 진공 누출을 방지하기 위해, 2개의 쿼드-링(1,2) 사이의 압력을 저압으로 유지시키는 방식을 채택하였다. 이를 위해 챔버의 하벽을 상부층(3)과 하부층(4)의 2층 구조로 만들고, 층과 층 사이에 공간을 형성하고, 이 공간을 하부층에 형성된 펌핑구멍(6)을 통해 펌핑 라인(5)에 연결하므로써, 2개의 쿼드-링(1, 2) 사이의 공기를 펌핑시킬 수 있도록 구성했다. 층과 층 사이의 공간에 대한 실링을 위해 O-링(7)이 설치되어 있다. 따라서, 대기 상태의 입자들이 아래쪽의 쿼드-링(2)에 의해 쳄버 내부로 유입되는 것이 1차적으로 방지되고, 이 쿼드-링(2)을 통과한 입자들은 펌프(도시안됨)에 연결된 펌핑 라인(5)을 통해 배출되게 되며, 그러므로 쿼드-링 사이의 압력은 대기압에 비해 저압으로 유지된다. 따라서, 실제로 공정 쳄버 내부로 유입되는 입자들이 감소하여 샤프트가 이동 하더라도 누출 가능성은 현저히 줄어들게 된다.An embodiment of a process chamber for manufacturing a semiconductor device of the present invention will now be described in more detail with reference to the accompanying drawings. The sealing method of the process chamber according to the present invention, as shown in Figure 3 uses a quad-ring method that is free to move the wafer by the shaft. In addition, to prevent vacuum leakage inside the chamber, which is a disadvantage of the quad-ring method, a method of maintaining the pressure between the two quad-rings (1, 2) at a low pressure is adopted. For this purpose, the lower wall of the chamber is formed into a two-layer structure of the upper layer 3 and the lower layer 4, and a space is formed between the layers, and the space is pumped through the pumping holes 6 formed in the lower layer. By connecting to it, it is configured to pump air between two quad-rings (1, 2). O-rings 7 are provided for sealing the spaces between the layers. Thus, the particles in the atmosphere are primarily prevented from entering the chamber by the lower quad-ring (2), and the particles passing through the quad-ring (2) are pumped lines connected to the pump (not shown). It is discharged through (5), so the pressure between the quad-rings is kept low compared to atmospheric pressure. Therefore, even if the particles move into the process chamber and the shaft moves, the possibility of leakage is significantly reduced.
전술한 바와같이 본 고안에 따라 쳄버를 구성하므로써, 실린더의 상하운동으로 인한 샤프트와 쳄버벽의 접촉 부위의 진동 누출이 현저히 줄어들고, 벨로우즈 방식에 비해 웨이퍼의 이동이 자유롭다는 장점이 있다.As described above, by configuring the chamber according to the present invention, vibration leakage of the contact portion between the shaft and the chamber wall due to the vertical movement of the cylinder is significantly reduced, and the wafer is free to move compared to the bellows method.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950027960U KR0134556Y1 (en) | 1995-10-06 | 1995-10-06 | Process chamber for fabricating a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950027960U KR0134556Y1 (en) | 1995-10-06 | 1995-10-06 | Process chamber for fabricating a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970019729U KR970019729U (en) | 1997-05-26 |
KR0134556Y1 true KR0134556Y1 (en) | 1999-03-20 |
Family
ID=19425419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950027960U KR0134556Y1 (en) | 1995-10-06 | 1995-10-06 | Process chamber for fabricating a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0134556Y1 (en) |
-
1995
- 1995-10-06 KR KR2019950027960U patent/KR0134556Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970019729U (en) | 1997-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2109240C (en) | Wafer holding apparatus for holding a wafer | |
US9903651B2 (en) | Sealing member and substrate processing apparatus including the same | |
KR940012568A (en) | Method and apparatus for evacuating and transporting integrated circuit wafers | |
KR960035792A (en) | Semiconductor manufacturing equipment | |
KR0134556Y1 (en) | Process chamber for fabricating a semiconductor device | |
KR102528698B1 (en) | Vacuum chuck and solution spraying device used therein | |
US6716365B2 (en) | Method for wet etching and wet etching apparatus | |
KR20030097452A (en) | Check valve for manufacturing semiconductor | |
JP2004076916A (en) | Differential pumping seal apparatus | |
KR980700680A (en) | Semiconductor Treatment Apparatus | |
KR100448173B1 (en) | Sensor detection type angle valve | |
KR102510922B1 (en) | Sealing unit and Substrate processing apparatus having the same | |
KR0152904B1 (en) | Adhesion sequence processing method of semiconductor chamber | |
KR20000031254A (en) | Sealing structure of semiconductor manufacturing equipment | |
KR960008666Y1 (en) | Sealing apparatus of processing chamber | |
KR20070055790A (en) | Apparatus of exhausting for semiconductor fabrication equipment | |
KR20000020991A (en) | Cap for checking leak under vacuum | |
KR20100078153A (en) | Apparatus for fabricating semiconductor device | |
KR19980068054A (en) | Semiconductor device manufacturing device | |
KR20100050746A (en) | Isolation valve for semiconductor | |
JPS61268017A (en) | Pressure reducing valve structure for semiconductor | |
KR20010108609A (en) | Etching apparatus adapted to etch process of semiconductor fabrication equipments | |
JP2002005168A (en) | Static pressure gas bearing | |
KR100223962B1 (en) | Quartz boat of diffusion equipment for semiconductor fabrication | |
KR20060003126A (en) | Semiconductor production device having trubo pump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20040920 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |