KR0134066Y1 - Transistor driving protecting circuit in semiconductor - Google Patents
Transistor driving protecting circuit in semiconductor Download PDFInfo
- Publication number
- KR0134066Y1 KR0134066Y1 KR2019950038128U KR19950038128U KR0134066Y1 KR 0134066 Y1 KR0134066 Y1 KR 0134066Y1 KR 2019950038128 U KR2019950038128 U KR 2019950038128U KR 19950038128 U KR19950038128 U KR 19950038128U KR 0134066 Y1 KR0134066 Y1 KR 0134066Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- overcurrent
- short
- signal
- output signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Inverter Devices (AREA)
Abstract
이 고안은 IGBT 구동 보호회로에 관한 것으로, 종래에는 과전류 감지시에는 게이트전압을 2단으로 떨어뜨리지 않고 소정시간후에 오프시키므로 완벽한 소자보호를 하지 못하였다. 이에 따라 이 고안은 IGBT의 감지 전압과 과전류 기준값 및 단락전류 기준값과 각각 비교하여 과전류 및 단락전류인지를 감지하는 비교수단과; 그 과전류/단락전류 비교에 의해 단락전류 감지 및 과전류 감지후 소정시간 지속되는 경우에 입력신호를 로우신호로 차단시키는 입력신호 제어수단과; 그 입력신호 제어수단의 출력신호에 응답하여 IGBT게이트 전압(Vout)을 출력하는 출력수단과; 상기한 과전류/단락전류 비교에 의해 단락전류 감지시에는 즉시 과전류 감지시에는 일정시간후에 상기 출력부의 출력전압(Vout)을 다운시키는 출력제어수단으로 구성된 IGBT 구동 보호회로를 제공함으로써, 과전류 및 단락전류 감지시 모두 2단으로 오프시켜서 소자보호를 할 수 있게 된다.The present invention relates to an IGBT driving protection circuit, and in the related art, when overcurrent is sensed, the gate voltage is turned off after a predetermined time without dropping into two stages, thereby preventing complete device protection. Accordingly, the present invention includes comparison means for detecting whether the overcurrent and the short-circuit current by comparing the sensed voltage, the overcurrent reference value and the short-circuit current reference value of the IGBT, respectively; Input signal control means for blocking the input signal as a low signal when the short-circuit current detection and the overcurrent detection continue for a predetermined time by the overcurrent / short current comparison; Output means for outputting an IGBT gate voltage Vout in response to an output signal of the input signal control means; By providing the IGBT drive protection circuit composed of output control means for lowering the output voltage Vout of the output part after a predetermined time when the overcurrent is sensed immediately when the overcurrent is sensed by the overcurrent / short current comparison. Upon detection, it is possible to protect the device by turning it all off in two stages.
Description
제1도는 종래 IGBT 구동 보호회로도.1 is a conventional IGBT driving protection circuit diagram.
제2도는 제1도에 따른 각 포인트별 동작 논리표.2 is an operation logic table for each point according to FIG.
제3도는 이 고안에 의한 IGBT 구동 보호회로도.3 is an IGBT driving protection circuit diagram according to the present invention.
제4도는 제3도에 따른 각 포인트별 동작 논리표.4 is an operation logic table for each point according to FIG.
제5도 (a) 내지 (c)는 제2도에 따른 2단 제어파형도이다.5 (a) to (c) are two-stage control waveform diagrams according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 과전류/단락전류 비교부 12 : 입력신호 제어부11: over current / short current comparison unit 12: input signal control unit
12a : 지연기 1 12b : 지연기 212a: delay 1 1b: delay 2
13 : 출력부 14 : 출력제어부13 output unit 14 output control unit
O.C : 과전류 비교기 S.C : 단락전류 비교기O.C: Overcurrent Comparator S.C: Short Current Comparator
Q1-Q5 : 트랜지스터 OR1,OR2 : 오아게이트Q1-Q5: Transistor OR1, OR2: Oagate
AND1,AND2 : 앤드게이트 11-13 : 반전버퍼AND1, AND2: AND gate 11-13: Invert buffer
이 고안은 전력용 반도체 트랜지스터(이하 IBGT : Insulated Bipolar Transistor라 한다)의 구동 및 보호회로에 관한 것으로, 과전류 보호 및 단락전류 보호시에 모두 게이트 전압을 2단으로 다운/오프시켜 전압 스트레스를 최소화함으로써 소자보호를 도모한 전력용 반도체 트랜지스터 구동 보호회로에 관한 것이다.The present invention relates to a driving and protection circuit of a power semiconductor transistor (hereinafter referred to as an IBGT: Insulated Bipolar Transistor), and minimizes voltage stress by down / off the gate voltage in two stages for both overcurrent protection and short circuit current protection. The present invention relates to a power semiconductor transistor drive protection circuit for device protection.
제1도는 종래 IGBT 구동보호회로도로서, 이에 도시된 바와 같이 IGBT의 구동은 교류전원(AC)에 의해 포토커플러(PC1)가 구동되어 펄스 신호를 구동보호회로(1)의 입력신호(Vin)로 인가한다. 그 구동보호회로(1)는 IGBT의 감지합(IGBT SENSE SUM)을 피드백 받아 과전류 보호 및 단락전류 보호 작용과 아울러 상기한 입력신호(Vin)에 의거하여 상기 IGBT의 게이트 구동전압(Vout)을 제어하도록 되어 있다.1 is a diagram of a conventional IGBT driving protection circuit. As shown in FIG. 1, the photocoupler PC1 is driven by an AC power supply to drive an IGBT, thereby converting a pulse signal into an input signal Vin of the driving protection circuit 1. Is authorized. The drive protection circuit 1 receives an IGBT sense sum of the IGBT and feeds back the overcurrent protection and the short-circuit current protection, and controls the gate drive voltage Vout of the IGBT based on the input signal Vin. It is supposed to be.
이와같은 종래 IGBT 구동 보호회로는, 상기 피드백 되는 IGBT의 감지합(IGBT SENSE SUM)과 단락전류 기준전압(0.75V)을 비교하는 단락전류 비교기(S.C), 상기 IGBT의 감지 합(IGBT SENSE SUM)과 과전류 기준전압(0.5V)을 비교하는 과전류 비교기(O.C)와, 상기 포토커플러(PC1)의 출력인 입력신호(Vin)를 R단자에 상기 과전류비교기(S.C)의 출력신호를 S단자에 인가받는 R-S플립플롭(F/F1)과, 그 R-S플립플롭(F/F1)의 반전출력단자(/Q)의 출력신호를 반전버퍼를 통해 다시 반전시킨 신호와 상기 단락전류비교기(O.C)의 출력신호를 두 입력으로 하는 오아게이트(OR1)와, 그 오아게이트(OR1)의 출력신호를 지연기(DELAY)를 통해 지연시킨 신호와 일정 기준전압을 비교하는 비교기(OP1)와, 그 비교기(OP1)의 출력신호를 R단자에, 상기 입력신호(Vin)를 S단자에 인가받는 R-S플립플롭(F/F2)과, 그 R-S플립플롭(F/F2)의 비반전출력단자(Q)의 출력 신호를 반전버퍼를 통해 반전시킨 신호와 상기한 입력신호(Vin)를 두 입력으로 하는 오아게이트(OR1)와, 그 오아게이트(OR2)의 출력신호에 의거하여 4개의 트랜지스터(Q1-Q4)의 조합에 의해 전원전압(Vcc)을 버퍼링 하여 IGBT게이트 구동전압(Vout)으로 출력하는 트랜지스터 버퍼부와, 상기 R-S플립플롭(F/F1)의 반전출력단자(/Q)의 출력신호를 반전버퍼를 통해 반전시킨 신호를 베이스 신호로 인가받아 제어되어 상기한 출력 신호(Vout)를 2단으로 떨어뜨리는 트랜지스터(Q5)로 구성되어 있다.Such a conventional IGBT driving protection circuit includes a short-circuit current comparator (SC) comparing the feedback IGBT (IGBT SENSE SUM) and the short-circuit current reference voltage (0.75V), and the detection sum (IGBT SENSE SUM) of the IGBT. The overcurrent comparator OC comparing the overcurrent reference voltage (0.5V) and the input signal Vin, which is the output of the photocoupler PC1, are applied to the R terminal and the output signal of the overcurrent comparator SC to the S terminal. A signal in which the received RS flip-flop F / F1 and the output signal of the inverted output terminal / Q of the RS flip-flop F / F1 are inverted again through an inversion buffer and the output of the short-circuit current comparator OC. Oa gate OR1 using two signals, a comparator OP1 for comparing the signal from which the output signal of the oragate OR1 is delayed through a delay device and a constant reference voltage, and the comparator OP1 RS flip-flop (F / F2) to which the output signal of the terminal is applied to the R terminal, and the input signal (Vin) to the S terminal, An inverted output signal of the non-inverted output terminal Q of F / F2 through an inverting buffer, an oragate OR1 having two inputs of the above-described input signal Vin, and the oragate OR2. A transistor buffer unit for buffering the power supply voltage Vcc by the combination of the four transistors Q1-Q4 based on the output signal of < RTI ID = 0.0 > and outputting < / RTI > the IGBT gate driving voltage Vout, and the RS flip-flop F / F1. It is composed of a transistor Q5 which is controlled by receiving the signal inverted through the inverting output terminal (/ Q) of the inverted output terminal as a base signal to drop the output signal (Vout) in two stages.
이와같이 구성된 종래 IGBT 구동 보호 회로는, 전원(AC) 주파수에 따른 포토커플러(PC1)의 펄스신호를 입력신호(Vin)로 인가받아 동작하는데, 이는 제2도에 도시된 바와같이 정상동작인 경우, 그 입력신호(Vin)가 로우(L)이면, 구동보호회로(1)의 출력신호(Vout)는 하이 (H)가 되어 IGBT는 온(ON)된다. 반대로 입력신호(Vin)가 하이(H)이면, 구동보호회로(1)의 출력신호(Vout)는 로우(L)가 되어 IGBT는 오프(OFF)된다.The conventional IGBT driving protection circuit configured as described above is operated by receiving the pulse signal of the photocoupler PC1 according to the power frequency AC as the input signal Vin, which is a normal operation as shown in FIG. If the input signal Vin is low (L), the output signal Vout of the drive protection circuit 1 becomes high (H) and the IGBT is turned on. On the contrary, if the input signal Vin is high (H), the output signal Vout of the drive protection circuit 1 becomes low (L) and the IGBT is turned OFF.
또한, 과전류 보호동작인 경우 즉, IGBT의 감지 합이 과전류 기준전압(0.5V) 이상이고 단락전류 기준전압(0.75V) 미만인 경우, 과전류 비교기(O.C)의 출력신호가 로우(L)신호가 되고, 단락전류 비교기(S.C) 의 출력신호가 하이(H)가 되어 오아게이트(OR1), 지연기, 비교기(OP1)를 통해 하이(H)신호가 플립플롭(F/F2)의 R단자에 인가되어 그 플립플롭(F/F2)의 비반전출력단자(Q)에 로우신호가 출력된다. 그 로우신호는 반전버퍼를 통해 하이신호로 반전되어 오아게이트(OR2)에 입력되므로, 그 오아게이트(OR1)는 무조건 하이출력이 되어 트랜지스터(Q1)를 턴온시키고, 그 트랜지스터(Q1)의 턴온에 의해 트랜지스터(Q4)가 턴온되어 출력신호(Vout)는 로우(L)신호로 출력된다. 이때, 트랜지스터(Q5)는 오프 상태이다.Also, in the case of overcurrent protection operation, that is, when the sensed sum of the IGBT is more than the overcurrent reference voltage (0.5V) and less than the short-circuit current reference voltage (0.75V), the output signal of the overcurrent comparator (OC) becomes the low (L) signal. The output signal of the short-circuit current comparator (SC) becomes high (H), and the high (H) signal is applied to the R terminal of the flip-flop (F / F2) through the OR gate (OR1), the retarder, and the comparator (OP1). The low signal is output to the non-inverting output terminal Q of the flip-flop F / F2. Since the low signal is inverted into a high signal through the inverting buffer and input to the OR gate OR2, the OR gate OR1 becomes a high output unconditionally to turn on the transistor Q1 and to turn on the transistor Q1. The transistor Q4 is turned on so that the output signal Vout is output as a low L signal. At this time, the transistor Q5 is in an off state.
또한, 단락전류 보호동작인 경우 즉, IGBT 의 감지합이 단락전류 기준전압(0.75V) 이상인 경우, 과전류 비교기(O.C) 및 단락전류 비교기(S.C)의 출력신호가 모두 하이(H)가 되어 오아게이트(OR1), 지연기, 비교기(OP1)를 통해 하이(H)신호가 플립플롭(F/F2)의 R단자에 인가되어 그 플립플롭(F/F2)의 비반전출력단자(Q)에 로우신호가 출력된다. 그 로우신호는 반전버퍼를 통해 하이신호로 반전되어 오아게이트(OR2)에 입력되므로, 그 오아게이트(OR1)는 무조건 하이출력이 되어 트랜지스터(Q1)를 턴온시키고, 그 트랜지스터(Q1)의 턴온에 의해 트랜지스터(Q4)가 턴온되어 출력신호(Vout)는 로우(L)신호로 출력된다. 이때, 플립플롭(F/F1)의 S단자에 하이신호가 입력되어 그의 반전출력단자(/Q)에 로우(H)신호가 출력되며, 이는 반전버퍼를 통해 하이신호로 트랜지스터(Q5)의 베이스에 인가되므로, 그 트랜지스터(Q5)가 턴온되어 로우 출력전압(Vout)을 2단으로 떨어뜨리게 된다.In the case of the short-circuit current protection operation, that is, when the sensed sum of the IGBT is more than the short-circuit current reference voltage (0.75V), the output signals of the overcurrent comparator OC and the short circuit current comparator SC both become high (H). The high (H) signal is applied to the R terminal of the flip-flop F / F2 through the gate OR1, the retarder, and the comparator OP1 to the non-inverting output terminal Q of the flip-flop F / F2. The low signal is output. Since the low signal is inverted into a high signal through the inverting buffer and input to the OR gate OR2, the OR gate OR1 becomes a high output unconditionally to turn on the transistor Q1 and to turn on the transistor Q1. The transistor Q4 is turned on so that the output signal Vout is output as a low L signal. At this time, a high signal is input to the S terminal of the flip-flop F / F1 and a low signal is output to the inverting output terminal / Q thereof, which is a high signal through the inverting buffer. Since the transistor Q5 is turned on, the low output voltage Vout is dropped to two stages.
그런데, 이와같은 종래 IGBT 구동 보호회로는, 단락전류 보호작동시에만 트랜지스터(Q5)가 턴온되어 IGBT의 게이트 전압을 2단으로 떨어뜨려 소자를 보호하고 있다. 그러나, 과전류 보호작동시에도 게이트전압을 2단으로 떨어뜨리는 것이 바람직하나 과전류 보호시에는 정상 동작시의 로우전압이 게이트전압으로 인가되므로, 과전류상태에서 소자를 완벽히 보호하지 못하는 문제점이 있었다.In the conventional IGBT driving protection circuit, however, the transistor Q5 is turned on only during the short-circuit current protection operation to protect the device by dropping the gate voltage of the IGBT to two stages. However, it is preferable to drop the gate voltage into two stages even during the overcurrent protection operation. However, since the low voltage during the normal operation is applied as the gate voltage during the overcurrent protection, there is a problem in that the device cannot be completely protected in the overcurrent state.
이 고안은 이와같은 종래 문제점을 감안하여 과전류 및 단락전류 감지시 게이트 전압을 2단으로 떨어뜨려 소자를 보호할 수 있도록 한 IGBT 구동 보호회로를 제공하기 위한 것이다.The present invention is to provide an IGBT driving protection circuit that can protect the device by dropping the gate voltage to two stages in the event of overcurrent and short-circuit current detection in view of such a conventional problem.
이와같은 이 고안의 목적은, IGBT의 감지 전압과 과전류 기준값 및 단락전류 기준값과 각각 비교하여 과전류 및 단락전류인지를 감지하는 비교부와, 그 과전류/단락전류 비교에 의해 단락전류 감지 및 과전류 감지후 소정시간 지속되는 경우에 입력신호를 로우신호로 차단시키는 입력신호 제어부와, 그 입력신호 제어부의 출력신호에 응답하여 IGBT게이트 전압(Vout)을 출력하는 출력부와, 상기한 과전류/단락전류 비교에 의해 단락전류 감지시에는 즉시 과전류 감지후에는 일정시간후에 상기 출력부의 출력전압(Vout)을 다운시키는 출력제어부로 구성함으로써, 달성되는 것으로, 이하, 이 고안에 의한 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.The purpose of this design is to compare the sensing voltage and overcurrent reference value and short-circuit current reference value of IGBT with each other to detect whether it is overcurrent and short-circuit current, and after short circuit current detection and overcurrent detection by comparing the overcurrent / short current. An input signal controller for blocking the input signal as a low signal when the predetermined time period is continued, an output unit for outputting the IGBT gate voltage Vout in response to the output signal of the input signal controller, and the above-mentioned overcurrent / short current comparison. This is achieved by constructing an output control unit which lowers the output voltage Vout of the output unit after a certain time after the overcurrent detection at the time of short-circuit current detection. Hereinafter, an embodiment according to the present invention will be described with reference to the accompanying drawings. It will be described in detail as follows.
제3도는 이 고안에 의한 IGBT 구동 보호회로도로서, 이에 도시된 바와 같이 과전류/단락전류 비교부(11)는 IGBT의 감지 전압(IGBT SENSING SUM)과 과전류 기준값(REF V1)을 비교하는 과전류 비교기(O.C)와, 단락전류 기준값(REF V2)과 비교하는 단락전류 비교기(S.C)로 이루어진다.3 is an IGBT driving protection circuit according to the present invention, and as shown therein, the overcurrent / short current comparing unit 11 compares an overcurrent comparator (IGBT SENSING SUM) and an overcurrent reference value (REF V1) of the IGBT. OC) and a short circuit current comparator SC for comparing with the short circuit current reference value REF V2.
또, 입력신호 제어부(12)는, 상기 과전류 비교기(O.C)의 출력신호를 반전버퍼(I1)를 통해 입력받아 소정시간 지연시키는 지연기2(12a), 상기 과전류 비교기(O.C)의 출력신호 지연시키는 지연기(12b), 그 지연기2(12b)의 출력신호와 상기 단락전류 비교기(S.C)의 출력신호를 반전시킨 반전버퍼(I2)의 신호를 앤드조합하는 앤드게이트(AND2), 그 앤드게이트(AND2)의 출력신호를 반전시키는 반전버퍼(I3)의 출력신호와 상기한 지연기2(12a)의 출력신호를 오아(OR) 조합하는 오아게이트(OR1), 그 오아게이트(OR1)의 출력신호와 입력신호(Vin)를 앤드조합하는 앤드게이트(AND1)로 이루어진다.In addition, the input signal control unit 12 receives the output signal of the overcurrent comparator OC through the inverting buffer I1 and delays the predetermined time by a delay time 2 12a and the output signal delay of the overcurrent comparator OC. An AND gate AND2 that AND-combines the signal of the inverting buffer I2 in which the output signal of the delayer 12b and the output signal of the delayer 212b and the output signal of the short-circuit current comparator SC are inverted. Oa gate OR1 which OR-combines the output signal of the inverting buffer I3 for inverting the output signal of the gate AND2 and the output signal of the retarder 2 12a, and the ora gate OR1 of the oragate OR1. The AND gate AND1 combines and outputs the output signal and the input signal Vin.
또, 출력부(13)는, 상기 앤드게이트(AND1)의 출력신호를 베이스에 인가받는 트랜지스터(Q1)의 콜렉터는 트랜지스터(Q2)의 베이스 및 저항(R3)을 통해 전원단자(Vcc)에 연결되며, 그 트랜지스터(Q2)의 콜렉터는 PNP트랜지스터(Q3)의 베이스에 연결되고, 상기한 앤드게이트(AND1)의 출력신호를 베이스에 인가받는 트랜지스터(Q4)의 콜렉터는 전원단자(Vcc)에, 에미터는 상기한 PNP트랜지스터(Q3)의 에미터에 연결되며, 그 트랜지스터(Q4,Q3)의 접속점은 저항(R1)을 통해서 출력단자(Vout)에 연결되어 이루어진다.In addition, the output unit 13 connects the collector of the transistor Q1 to which the output signal of the AND gate AND1 is applied to the base, and is connected to the power supply terminal Vcc through the base and the resistor R3 of the transistor Q2. The collector of the transistor Q2 is connected to the base of the PNP transistor Q3, and the collector of the transistor Q4 to which the output signal of the AND gate AND1 is applied to the base is connected to the power supply terminal Vcc. The emitter is connected to the emitter of the PNP transistor Q3 described above, and the connection point of the transistors Q4 and Q3 is connected to the output terminal Vout through the resistor R1.
또, 출력제어부(14)는, 상기 지연기1(12b)의 출력신호와 상기 단락 전류비교기(S.C)의 출력신호를 오아조합하는 오아게이트(OR2), 그 오아게이트(OR2)의 출력신호를 베이스에 인가받는 트랜지스터(Q5)의 콜렉터가 저항(R2)을 통해 상기한 트랜지스터(Q3,Q4)의 접속점에 연결되고, 에미터가 접지단자에 연결구성된다.In addition, the output control unit 14 outputs an oragate OR2 that combines the output signal of the delay unit 1 12b and the output signal of the short-circuit current comparator SC, and the output signal of the oragate OR2. The collector of the transistor Q5 applied to the base is connected to the connection point of the transistors Q3 and Q4 through the resistor R2, and the emitter is connected to the ground terminal.
이와같이 구성된 이 고안에 의한 IGBT 구동보호회로는, 제4도에 도시된 각 포인트별 신호 논리표에 도시된 바와같이 동작되며, 과전류 감지시와 단락전류 감지시 출력전압(Vout)을 2단으로 떨어뜨리는 작용을 한다.The IGBT driving protection circuit according to the present invention configured as described above is operated as shown in the signal logic table for each point shown in FIG. 4, and the output voltage Vout is dropped to two stages during overcurrent detection and short circuit current detection. To act.
먼저, 정상동작인 경우에는 오아게이트(OR1)에서 하이(H)신호가 출력되므로, 앤드게이트(AND1)을 통해 펄스신호인 입력신호(Vin)가 출력부(13)에 그대로 전달된다. 즉, 정상 동작시 입력신호(Vin)가 하이인 경우 트랜지스터(Q1),(Q4)가 턴온되고, 트랜지스터(Q2),(Q3)가 턴오프 상태로서 출력신호(Vout)는 하이(H)신호가 출력된다. 이때, 정상동작 상태이므로, 오아게이트(OR2)의 출력신호는 로우신호로서 트랜지스터(Q5)는 오프상태가 유지된다.First, in the normal operation, since the high (H) signal is output from the OR gate OR1, the input signal Vin, which is a pulse signal, is transmitted to the output unit 13 as it is through the AND gate AND1. That is, in normal operation, when the input signal Vin is high, the transistors Q1 and Q4 are turned on, and the transistors Q2 and Q3 are turned off, and the output signal Vout is a high signal. Is output. At this time, since the normal operation state, the output signal of the OR gate OR2 is a low signal, and the transistor Q5 is maintained in the OFF state.
만약, IGBT 감지합이 과전류 이상이고, 단락전류 미만인 과전류 보호동작(O.C동작)인 경우에는, 과전류 비교기(O.C)의 출력신호가 하이신호이고, 단락전류 비교기(S.C)의 출력신호는 로우신호로서, 지연기1(12b)의 지연시간후에 오아게이트(OR2)를 통해 트랜지스터(Q5)를 턴온시켜 출력전압(Vout)인 IGBT의 게이트전압(VGE)을 제5도 (b)에 도시된 바와 같이 1단, 2단 차례로 떨어뜨린다.If the IGBT detection sum is greater than the overcurrent and less than the short-circuit current, the output current of the overcurrent comparator OC is a high signal and the output signal of the short-circuit current comparator SC is a low signal. After the delay time of the delay unit 1 (12b), the transistor Q5 is turned on through the ora gate OR2, so that the gate voltage VGE of the IGBT, which is the output voltage Vout, is shown in FIG. 5 (b). Drop one step and two steps.
이때 지연기 2(12a)에 지연시간(지연시간; 지연기 1 지연기 2) 후에는 오아게이트(OR1)의 두 입력이 모두 로우신호가 되어 로우신호가 출력되므로, 앤드게이트(AND1)에서 입력신호는 차단되어 로우신호만 출력된다. 즉, 제5도의 (b)에 도시된 파형과 같이 과전류 감지가 이루어지면, 지연기 1(12b)의 지연시간 후에 트랜지스터(Q5)가 턴온되어 출력전압(Vout)인 IGBT의 게이트전압(VGE)이 1단으로 낮아지고, 이어서 지연기2(12a)의 지연 시간후에도 과전류가 유지되는 경우에는 트랜지스터(Q3)가 턴온되어 게이트전압이 완전히 차단되는 2단으로 떨어진다.At this time, after the delay time (delay time; delay 1 delay 2) to the delay 2 (a), both inputs of the OR gate OR1 becomes a low signal and a low signal is output, so the input is input from the AND gate AND1. The signal is blocked so only the low signal is output. That is, when overcurrent sensing is performed as shown in the waveform shown in FIG. 5B, the transistor Q5 is turned on after the delay time of the delayer 1 12b, so that the gate voltage VGE of the IGBT which is the output voltage Vout. When the current is lowered to one stage and the overcurrent is maintained even after the delay time of the delay unit 2 (12a), the transistor Q3 is turned on and falls to two stages where the gate voltage is completely blocked.
이에 따라 과전류 보호동작시 잡음에 의해 오동작되지 않도록 일정시간 지연(지연기1 : 10μS) 후에 트랜지스터(Q5)가 작동되어 게이트전압을 1단 낮추고, 일정시간(지연기2 ; 15μS) 이상 과전류가 계속될때에 게이트전압을 완전 차단하게 된다.As a result, the transistor Q5 is operated after a certain time delay (delay 1: 10 μS) to reduce the gate voltage by one stage to prevent malfunction due to noise during the over current protection operation, and the over current continues for a predetermined time (delay 2; 15 μS) or more. When the gate voltage is cut off completely.
한편, 단락전류 감지시에는 과전류 비교기(O.C) 및 단락 전류 비교기(S.C) 모두가 하이신호를 출력하게 되고, 이에따라 지연시간과 관계없이 즉시 오아게이트(OR2)의 출력이 하이가 되어 트랜지스터(Q5)를 턴온시켜 게이트전압(VGE)을 1단계 떨어뜨리고, 지연기2(12a)의 지연 시간후에 트랜지스터(Q3)가 턴온되어 출력전압이 완전히 차단되므로, 제5도 (c)에 도시된 바와 같이 IGBT의 게이트전압(VGE)이 2단으로 떨어진다.On the other hand, when the short-circuit current is sensed, both the overcurrent comparator OC and the short-circuit current comparator SC output high signals. Thus, the output of the oragate OR2 immediately becomes high regardless of the delay time, so that the transistor Q5 is turned on. The gate voltage VGE is dropped by one step, and the transistor Q3 is turned on after the delay time of the delay unit 2 12a so that the output voltage is completely shut off. Thus, as shown in FIG. Gate voltage VGE drops to two stages.
이상에서 상세히 설명한 바와같이 이 고안에 의하면, 과전류 감지시에도 소정 지연시간(지연기1)후에 게이트전압을 1단으로 낮추고 일정지연 시간(지연기 2)이상 과전류가 지속되면 2단으로 완전차단하도록 제어하게 되며, 단락전류 감지시에는 즉시 게이트전압을 1단으로 낮추고 일정지연 시간(지연기 2)후에는 완전 차단되도록 2단계 차단제어를 함으로써, 과전류 및 단락전류 발생시 전압 스트레스를 최소화하면서 IGBT 소자를 과전류/단락전류로부터 확실하게 보호할 수 있는 효과가 있다.As described in detail above, according to the present invention, even when the overcurrent is detected, the gate voltage is reduced to one stage after a predetermined delay time (delay 1), and if the overcurrent continues for a predetermined delay time (delay 2), the second stage is completely blocked. When the short circuit current is detected, the gate voltage is immediately lowered to the first stage, and after a certain delay time (delay 2), the two-stage blocking control is performed to minimize the voltage stress during overcurrent and short circuit current. There is an effect that can be reliably protected from overcurrent / short circuit current.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950038128U KR0134066Y1 (en) | 1995-11-30 | 1995-11-30 | Transistor driving protecting circuit in semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950038128U KR0134066Y1 (en) | 1995-11-30 | 1995-11-30 | Transistor driving protecting circuit in semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970026117U KR970026117U (en) | 1997-06-20 |
| KR0134066Y1 true KR0134066Y1 (en) | 1999-03-30 |
Family
ID=19431964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950038128U KR0134066Y1 (en) | 1995-11-30 | 1995-11-30 | Transistor driving protecting circuit in semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0134066Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220161772A (en) * | 2021-05-31 | 2022-12-07 | 한국전력공사 | Apparatus and Method for monitoring over-voltage using over-voltage relay |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304902B1 (en) * | 1999-08-25 | 2001-11-01 | 구자홍 | Circuit for protecting Insulate Gate Bipolar Transistor of Induction Heating Cooker |
-
1995
- 1995-11-30 KR KR2019950038128U patent/KR0134066Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220161772A (en) * | 2021-05-31 | 2022-12-07 | 한국전력공사 | Apparatus and Method for monitoring over-voltage using over-voltage relay |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970026117U (en) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325258A (en) | Power transistor driver circuit with current sensing and current overprotection and method for protecting power transistor from overcurrent | |
| KR0171713B1 (en) | Overcurrent protection circuit of a power semiconductor transistor | |
| US20030180997A1 (en) | Drive circuit for a power semiconductor device | |
| US4301330A (en) | Loudspeaker protection circuit | |
| US6686782B2 (en) | Power supply voltage detection circuit | |
| US20010010482A1 (en) | Circuit for amplifying and outputting audio signals | |
| JPH08316808A (en) | Semiconductor device | |
| EP0410423B1 (en) | Multiple power supply system | |
| JP3367699B2 (en) | Overcurrent protection circuit | |
| US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
| US4146801A (en) | Apparatus for protecting power transistors in an h configuration power amplifier | |
| JP3101998B2 (en) | Overcurrent detection circuit | |
| EP0561386A1 (en) | Semiconductor device | |
| JP3800115B2 (en) | Load drive circuit with overcurrent detection function | |
| US5666066A (en) | Overcurrent detecting device for a DC motor | |
| KR0134066Y1 (en) | Transistor driving protecting circuit in semiconductor | |
| US5781058A (en) | Totem pole driver with cross conduction protection and default low impedance state output | |
| US4180809A (en) | Electronic siren | |
| EP2092639B1 (en) | True current limit | |
| JPH118928A (en) | Short-circuit preventing circuit | |
| JPH07115354A (en) | Intelligent power module | |
| JP3008484B2 (en) | Protection circuit | |
| KR100235559B1 (en) | Power protection circuit for insulated gate bipolar transistor | |
| KR940012092A (en) | Protection Devices and Methods to Protect Programmable Logic Devices from Undesired Input Overshoot Voltages | |
| SU1750046A1 (en) | Transistor key with protection against current overload |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030918 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |