KR0128225Y1 - Pulse output error detecting circuit - Google Patents

Pulse output error detecting circuit Download PDF

Info

Publication number
KR0128225Y1
KR0128225Y1 KR2019930021277U KR930021277U KR0128225Y1 KR 0128225 Y1 KR0128225 Y1 KR 0128225Y1 KR 2019930021277 U KR2019930021277 U KR 2019930021277U KR 930021277 U KR930021277 U KR 930021277U KR 0128225 Y1 KR0128225 Y1 KR 0128225Y1
Authority
KR
South Korea
Prior art keywords
output
pulse
pulse signal
relay
circuit
Prior art date
Application number
KR2019930021277U
Other languages
Korean (ko)
Other versions
KR950012297U (en
Inventor
정동근
Original Assignee
이희종
엘지산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이희종, 엘지산전주식회사 filed Critical 이희종
Priority to KR2019930021277U priority Critical patent/KR0128225Y1/en
Publication of KR950012297U publication Critical patent/KR950012297U/en
Application granted granted Critical
Publication of KR0128225Y1 publication Critical patent/KR0128225Y1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

본 고안은 펄스출력결과 이상검출 회로에 관한 것으로써 펄스출력을 이용하여 외부기기를 동작시키는 분야에 있어서 종래의 회로는 펄스출력 후 외부기기가 정상적으로 동작하는지를 확인할 수 없는 문제점이 있었다. 본 고안은 이러한 종래의 문제점을 해결하기 위하여 외부기기를 구동시키기 위해 출력하는 릴레이 및 릴레이 구동회로의 출력펄스를 검사하여 외부기기가 정상적으로 동작하는지를 확인할 수 있는 펄스출력결과 이상검출 회로를 안출한 것이다.The present invention relates to a pulse output result abnormality detection circuit, and in the field of operating an external device using a pulse output, a conventional circuit has a problem in that it is impossible to check whether the external device operates normally after the pulse output. In order to solve this problem, the present invention devises a pulse output result abnormality detection circuit that can check whether the external device operates normally by inspecting the output pulses of the relay and the relay driving circuit output to drive the external device.

Description

펄스출력결과 이상검출 회로Pulse output result error detection circuit

제1도는 종래의 펄스출력을 이용하여 외부기기를 구동하는 장치의 회로도.1 is a circuit diagram of a device for driving an external device using a conventional pulse output.

제2도는 제1도에 있어서 각 부 타이밍도.FIG. 2 is a part timing diagram of FIG.

제3도는 본 고안 펄스출력값과 이상검출 회로.3 is a pulse output value and abnormality detection circuit of the present invention.

제4도는 제3도에 있어서 각 부 타이밍도.4 is a part timing diagram in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 펄스 변환회로 12 : 릴레이 및 릴레이 구동회로11 pulse conversion circuit 12 relay and relay driving circuit

13 : 펄스전압 변환회로 D-FF : 디플립플롭13 pulse voltage conversion circuit D-FF: flip-flop

PC11,PC12 : 포토 커플러 PTR11,PTR12 : 포트랜지스터PC11, PC12: Photocoupler PTR11, PTR12: Port Transistor

LED11,LED12 : 다이오드 R1-R2 : 저항LED11, LED12: Diode R1-R2: Resistance

NOT : 인버터 XOR : 배타적 오아 게이트NOT: Inverter XOR: Exclusive OR gate

본 고안은 펄스 이상검출 회로에 관한 것으로 특히, 펄스출력을 이용하여 외부기기를 구동시키는 분야에 있어서 펄스출력 후 외부기기가 정상적으로 동작하는지를 확인할 수 있는 펄스출력결과 이상검출 회로에 관한 것이다.The present invention relates to a pulse abnormality detection circuit, and more particularly, to a pulse output result abnormality detection circuit capable of checking whether an external device operates normally after a pulse output in a field of driving an external device using a pulse output.

종래의 펄스출력을 이용하여 외부기기를 구동하는 장치의 회로도는 제1도에 도시한 바와 같이 포토 커플러(PC1) 및 저항(R1)으로 구성되어 마이크로 프로세서(도면 미도시)에서 출력된 펄스신호를 반전시켜 소정(24V)의 전압레벨로 하여 출력하는 펄스 변환회로(1)와, 상기 펄스 변환회로(1)의 출력에 따라 구동되어 출력단자(a,b)에 펄스신호를 인가하여 부하측 스위치를 온오프 시키는 릴레이 및 릴레이 구동회로(2)로 구성된다.A circuit diagram of a device for driving an external device using a conventional pulse output is composed of a photo coupler (PC1) and a resistor (R1) as shown in Figure 1 to output a pulse signal output from a microprocessor (not shown) A pulse conversion circuit 1 for inverting and outputting at a predetermined voltage level (24V) and driven according to the output of the pulse conversion circuit 1 is applied with a pulse signal to the output terminals a and b so that the load side switch is turned on. It consists of a relay and a relay drive circuit 2 for turning on and off.

이와 같이 구성된 종래 회로의 작용에 관하여 상세히 설명하면 다음과 같다.Referring to the operation of the conventional circuit configured as described above in detail as follows.

마이크로 프로세서에서 외부기기를 구동하기 위하여 제2도 (a)에 도시한 바와 같은 펄스를 발행하면, 상기 펄스가 하이레벨 주기일때는 다이오드(LED1)가 온되고, 이로 인해 포토 트랜지스터(PRT1)가 온되어, 직류전원(+24V)이 저항(R1)을 통하고 포토 트랜지스터(PRT1)를 통하여 접지로 흐르고, 상기 펄스가 로우레벨 주기일때는 다이오드(LED1)가 오프되고, 이로 인하여 포토 트랜지스터(PRT1)가 오프되어 직류전원(+24V)이 저항(R1)을 통하여 릴레이 및 릴레이 구동회로(2)에 인가되어 결국, 제2도 (b)에 도시한 바와 같이 마이크로 프로세서에 출력된 펄스신호와 위상이 반대이고 전압레벨은 높아진 펄스신호가 릴레이 및 릴레이 구동회로(2)에 인가된다.When a microprocessor issues a pulse as shown in FIG. 2 (a) to drive an external device, the diode LED1 is turned on when the pulse is at a high level period, and thus the photo transistor PRT1 is turned on. Thus, a DC power supply (+ 24V) flows through the resistor R1 to the ground through the photo transistor PRT1, and the diode LED1 is turned off when the pulse is at a low level period, thereby causing the photo transistor PRT1. Is turned off so that the DC power supply (+ 24V) is applied to the relay and the relay driving circuit 2 through the resistor R1, and as a result, the pulse signal and phase output to the microprocessor as shown in FIG. The pulse signal with the opposite voltage level and higher is applied to the relay and the relay driving circuit 2.

상기 펄스 변환회로(1)로부터 펄스신호를 입력받은 릴레이 및 릴레이 구동회로(2)는 입력된 펄스신호가 하강에지일때마다 출력단자(a,b)에 하이/로우신호를 반복출력한다. 그러면, 출력단자(a,b)에서는 제2도 (c),(d)에 도시한 바와 같은 펄스신호가 인가된다.The relay and the relay driving circuit 2 receiving the pulse signal from the pulse conversion circuit 1 repeatedly output the high / low signals to the output terminals a and b whenever the input pulse signal is the falling edge. Then, pulse signals as shown in Figs. 2 (c) and (d) are applied to the output terminals a and b.

그러나, 이와 같은 종래의 회로는 릴레이 및 릴레이 구동회로의 출력단자에 인가되는 펄스신호가 정상적인지 알 수 없다. 즉, 펄스신호에 의해 외부기기가 제대로 동작하는지를 확인할 수 없는 문제점이 있었다.However, such a conventional circuit does not know whether the pulse signal applied to the output terminal of the relay and the relay driving circuit is normal. That is, there is a problem that can not determine whether the external device is operating properly by the pulse signal.

본 고안은 이러한 종래의 문제점을 해결하기 위하여 디플립플롭을 사용하여 마이크로 프로세서에 출력되는 펄스신호를 릴레이 및 릴레이 구동회로에서 발생하는 펄스신호와 같은 위상으로 출력되게 한 후, 그 두 펄스신호를 비교하여 외부기기가 정상적으로 동작하는지를 확인할 수 있게 한 펄스출력결과 이상검출 회로를 안출한 것으로 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve this problem, the present invention uses a deflip-flop to output the pulse signal output to the microprocessor in the same phase as the pulse signal generated from the relay and the relay driving circuit, and then compares the two pulse signals. By detecting a pulse output result error detection circuit that can determine whether the external device is operating normally, it will be described in detail with reference to the accompanying drawings.

제3도는 본 고안 펄스출력결과 이상검출 회로도로서 이에 도시한 바와 같이, 포토 커플러(PC11) 및 저항(R11)으로 구성되어 마이크로 프로세서에서 출력된 펄스신호를 입력으로 받아 이를 반전시켜 소정(+24V)의 전압레벨로 하여 출력하는 펄스 변환회로(11)와, 상기 펄스 변환회로(11)의 출력에 따라 구동되어 출력단자(a,b)에 펄스신호를 인가하여 부하측 스위치를 온/오프시키는 릴레이 및 릴레이 구동회로(12)와, 포토 커플러(PC13), 저항(R12) 및 인버터(NOT)로 구성되어 상기 릴레이 및 릴레이 구동회로(12)에서 출력단자(a,b)에 출력하는 펄스신호를 입력으로 받아 소정(+5V)의 전압레벨로 하여 출력하는 펄스전압 변환회로(13)와, 출력단자()를 입력단자(D)에 접속하여 구성하고 마이크로 프로세서에서 출력된 펄스신호를 클럭(CK)입력단자에 입력으로 받아 상기 릴레이 및 릴레이 구동회로(12)의 출력펄스신호와 같은 위상의 펄스신호를 출력하는 디플립플롭(D-FF)과, 상기 디플립플롭(D-FF)과 상기 펄스전압 변환회로(13)의 출력을 비교하여 서로 다르면 마이크로 프로세서에 인터럽트신호를 발생시키는 배타적 오아게이트(XOR)로 구성한다.3 is a schematic diagram of the pulse output result of the present invention, as shown in the drawing. The photocoupler PC11 and the resistor R11 are configured to receive a pulse signal output from a microprocessor as an input and invert it to be predetermined (+ 24V). A pulse converting circuit 11 for outputting at a voltage level of? And a relay driven according to the output of the pulse converting circuit 11 to apply a pulse signal to the output terminals a and b to turn on / off the load side switch; It is composed of a relay drive circuit 12, a photo coupler (PC13), a resistor (R12) and an inverter (NOT) to input a pulse signal output from the relay and the relay drive circuit 12 to the output terminals (a, b) And the output terminal (Pulse Voltage Conversion Circuit 13) outputting at a predetermined (+ 5V) voltage level. ) Is connected to the input terminal (D), and the pulse signal output from the microprocessor is input to the clock (CK) input terminal, and the pulse signal having the same phase as the output pulse signal of the relay and the relay driving circuit 12 is received. An exclusive oar gate (XOR) which generates an interrupt signal to a microprocessor if the output is different from the output of the flip-flop D-FF and the outputs of the flip-flop D-FF and the pulse voltage conversion circuit 13. ).

이와 같이 구성한 본 고안의 작용 및 효과에 관하여 제4도를 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to Figure 4 with respect to the operation and effect of the present invention configured as described above.

마이크로 프로세서에서 외부기기를 구동하기 위하여 제4도 (a)에 도시한 바와 같은 펄스를 발생하면, 상기 펄스가 하이레벨 주기일때는 다이오드(LED11)가 온되고, 이로 인해 포토 트랜지스터(PRT11)가 온되어, 직류전원(+24V)이 저항(R11)을 통하고 포토 트랜지스터(PRT11)를 통하여 접지로 흐르고, 상기 펄스가 로우레벨 주기일때는 다이오드(LED11)가 오프되고, 이로 인해 포토 트랜지스터(PRT11)가 오프되어 직류전원(+24V)이 저항(R11)을 통하여 릴레이 및 릴레이 구동회로(1)2에 인가되어 결국, 제4도 (b)에 도시한 바와 같이 마이크로 프로세서에서 출력된 펄스신호와 위상이 반대이고 전압레벨은 높아진 펄스신호가 릴레이 및 릴레이 구동회로(12)에 인가된다.When a microprocessor generates a pulse as shown in FIG. 4 (a) to drive an external device, the diode LED11 is turned on when the pulse is at a high level period, and thus the photo transistor PRT11 is turned on. DC power (+ 24V) flows through the resistor R11 to the ground through the photo transistor PRT11, and the diode LED11 is turned off when the pulse is at a low level period, thereby causing the photo transistor PRT11. Is turned off so that the DC power supply (+ 24V) is applied to the relay and the relay driving circuit (1) 2 through the resistor R11, and finally, the pulse signal and the phase output from the microprocessor as shown in FIG. On the contrary, a pulse signal having a higher voltage level is applied to the relay and the relay driving circuit 12.

상기 펄스 변환회로(11)로부터 펄스신호를 입력받은 릴레이 및 릴레이 구동회로(12)는 입력된 펄스신호가 하강에지일때마다 출력단자(a,b)에 하이/로우신호를 반복출력한다. 그러면, 출력단자(a,b)에 제4도 (c),(d)에 도시한 바와 같은 펄스신호가 인가된다.The relay and the relay driving circuit 12 receiving the pulse signal from the pulse conversion circuit 11 repeatedly output the high / low signals to the output terminals a and b whenever the input pulse signal is the falling edge. Then, a pulse signal as shown in Figs. 4 (c) and (d) is applied to the output terminals a and b.

이때, 상기 릴레이 및 릴레이 구동회로(12)에서 출력된 펄스신호는 펄스전압 변환회로(13)에 입력되어 하이레벨일때는 다이오드(LED12)가 온되고, 이로 인해 포토 트랜지스터(PRT12)가 온되어 직류전압(+5V)이 저항(R12)을 통하고 포토 트랜지스터(PRT12)를 통하여 접지로 흐르고, 로우레벨일때는 다이오드(LED12)가 오프되고, 이로 인해 포토 트랜지스터(PRT12)가 오프되어 직류전압(+5V)이 저항(R12)을 통하여 인버터(NOT)에 입력된다. 따라서, 접점(P2)에는 제4도 (e)에 도시한 바와 같은 펄스신호가 나타나고, 이 신호는 인버터(NOT)를 통해 반전되어 접점(P4)에 제4도 (g)에 도시한 바와 같은 펄스신호로 나타난다.At this time, the pulse signal output from the relay and the relay driving circuit 12 is input to the pulse voltage conversion circuit 13 and the diode LED12 is turned on at the high level, which causes the photo transistor PRT12 to be turned on to direct current. The voltage (+ 5V) flows through the resistor R12 to the ground through the photo transistor PRT12, and at a low level, the diode LED12 is turned off, which causes the phototransistor PRT12 to be turned off to provide a direct voltage (+). 5V) is input to the inverter NOT through the resistor R12. Accordingly, a pulse signal as shown in FIG. 4E appears at the contact point P2, and this signal is inverted through the inverter NOT, and as shown in FIG. 4G at the contact point P4. Appears as a pulse signal.

한편, 출력단자()를 입력단자(D)에 접속하여 구성하고 마이크로 프로세서에서 출력된 펄스신호를 클럭입력단자(CK)에 입력받은 디플립플롭(D-FF)은 출력단자(Q)에 제4도 (f)에 도시한 바와 같이 릴레이 및 릴레이 구동회로(12)에서 출력하는 펄스신호와 같은 위상의 펄스신호를 출력한다.On the other hand, the output terminal ( ) Is connected to the input terminal (D), and the flip-flop (D-FF), which receives the pulse signal output from the microprocessor to the clock input terminal (CK), is connected to the output terminal Q. As shown in the figure, a pulse signal having the same phase as a pulse signal output from the relay and the relay driving circuit 12 is output.

이때, 배타적 오아게이트(XOR)는 상기 디플립플롭(D-FF)의 출력펄스와 상기 펄스전압 변환회로(13)의 출력펄스신호를 입력으로 받아 제4도 (h)의 시간(T1,T2)에서와 같이 두 입력이 같을때는 로우신호를 출력하고, 제4도 (h)의 시간(T3)에서와 같이 두 입력이 다를때는 하이신호를 출력하여 마이크로 프로세서에 인터럽트를 발생시킨다. 이로 인해 마이크로 프로세서는 펄스출력 결과에 대한 외부기기구동에 이상이 있음을 인지하여 시스템을 제어할 수 있다.At this time, the exclusive ogate XOR receives the output pulse of the flip-flop D-FF and the output pulse signal of the pulse voltage converting circuit 13 as inputs, and time T1 and T2 of FIG. When the two inputs are equal to each other, the low signal is outputted, and when the two inputs are different as shown at time T3 of FIG. 4 (h), a high signal is output to generate an interrupt to the microprocessor. This enables the microprocessor to control the system by recognizing that there is an error in external starting of the pulse output result.

이상에서 상세히 설명한 바와 같이 본 고안은 펄스출력을 이용하여 외부기기를 구동하는 분야에 있어서 펄스출력에 의한 외부기기구동이 정상적으로 동작되는지를 확인할 수 있어 이상동작시 생기는 문제점들을 방지할 수 있는 효과가 있다.As described in detail above, the present invention has an effect of preventing problems caused by abnormal operation since it is possible to check whether external driving is normally operated by a pulse output in a field of driving an external device using a pulse output. .

Claims (1)

마이크로 프로세서에서 출력된 펄스신호를 입력으로 받아 이를 반전시켜 소정의 전압레벨로 하여 출력하는 펄스 변환회로(11)와, 상기 펄스 변환회로(11)의 출력에 따라 구동되어 출력단자(a,b)에 펄스신호를 인가하여 부하측 스위치를 온/오프 시키는 릴레이 및 릴레이 구동회로(12)와, 상기 릴레이 및 릴레이 구동회로(12)에서 출력단자(a,b)에 출력한 펄스신호를 입력으로 받아 소정의 전압레벨로 변환하여 출력하는 펄스전압 변환회로(13)와, 마이크로 프로세서에서 출력된 펄스신호를 입력받아 상기 릴레이 및 릴레이 구동회로(12)에서 출력단자(a,b)에 출력하는 펄스신호와 같은 위상의 펄스신호를 출력하는 디플립플롭(D-FF)과, 상기 디플립플롭(D-FF)과 상기 펄스전압 변환회로(13)의 출력을 비교하여 서로 다르면 마이크로 프로세서에 인터럽트신호를 출력하는 배타적 오아게이트(XOR)로 구성한 것을 특징으로 하는 펄스출력결과 이상검출 회로.A pulse conversion circuit 11 which receives a pulse signal output from the microprocessor as an input and inverts it to a predetermined voltage level, and is driven according to the output of the pulse conversion circuit 11 and output terminals a and b. A relay and relay driving circuit 12 for applying a pulse signal to the load-side switch on / off, and a pulse signal output from the relay and relay driving circuit 12 to the output terminals a and b as a predetermined input. A pulse voltage converting circuit 13 for converting and outputting a voltage level of the pulse signal; and a pulse signal for receiving the pulse signal output from the microprocessor and outputting the pulse signal output from the relay and the relay driving circuit 12 to the output terminals a and b; Compares the output of the flip-flop (D-FF) and the output of the flip-flop (D-FF) and the pulse voltage converter circuit 13 outputting the pulse signal of the same phase and outputs an interrupt signal to the microprocessor A pulse output from the abnormality detecting circuit, characterized in that configured in Iowa exclusive gate (XOR).
KR2019930021277U 1993-10-15 1993-10-15 Pulse output error detecting circuit KR0128225Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930021277U KR0128225Y1 (en) 1993-10-15 1993-10-15 Pulse output error detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930021277U KR0128225Y1 (en) 1993-10-15 1993-10-15 Pulse output error detecting circuit

Publications (2)

Publication Number Publication Date
KR950012297U KR950012297U (en) 1995-05-17
KR0128225Y1 true KR0128225Y1 (en) 1999-03-20

Family

ID=19365787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930021277U KR0128225Y1 (en) 1993-10-15 1993-10-15 Pulse output error detecting circuit

Country Status (1)

Country Link
KR (1) KR0128225Y1 (en)

Also Published As

Publication number Publication date
KR950012297U (en) 1995-05-17

Similar Documents

Publication Publication Date Title
KR970071268A (en) Monitoring system for electronic control device
KR970705756A (en) LAN TESTER (LAN TESTER)
US4425512A (en) Power supply system
KR0128225Y1 (en) Pulse output error detecting circuit
KR100201562B1 (en) Duty detecting apparatus of pwm signal
WO2021199622A1 (en) Semiconductor device
KR940001472Y1 (en) Load-side abnormality detecting circuit of ac power supply
KR100475062B1 (en) Relay output circuit
JPH01221816A (en) Switch on/off detector
KR930005190Y1 (en) Phase detection circuit for elevator
KR930006335Y1 (en) Inverse or absent phase detecting circuit in elevator lief device
JPH0362613A (en) Fault discrimination device for gate control circuit
KR970063884A (en) Inverter fault detection circuit
KR0119736Y1 (en) Source voltage selecting circuit
CS268231B1 (en) Connection for compensation of electric current switches turn-off time
KR940004424Y1 (en) Interface circuit between alarm terminal and central control panel
JPH0226066Y2 (en)
SU1140066A1 (en) Logic circuit checking device
SU1663686A1 (en) Device for control and protection of thyristor
KR100272698B1 (en) Disconnection and short-circuit detecting circuit of an encoder
KR900005307Y1 (en) Frequency alternating detective circuit
KR960011576B1 (en) Elevator stop floor display circuit
SU1206938A1 (en) Transistor bridge d.c.voltage converter
RU1792864C (en) Input device for logic circuits of railway automatic equipment
JPH0611661Y2 (en) Mismatch detection device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee