KR0126459Y1 - Circuit for protecting the power supply - Google Patents
Circuit for protecting the power supplyInfo
- Publication number
- KR0126459Y1 KR0126459Y1 KR2019950022631U KR19950022631U KR0126459Y1 KR 0126459 Y1 KR0126459 Y1 KR 0126459Y1 KR 2019950022631 U KR2019950022631 U KR 2019950022631U KR 19950022631 U KR19950022631 U KR 19950022631U KR 0126459 Y1 KR0126459 Y1 KR 0126459Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- level voltage
- power supply
- high level
- terminal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
Landscapes
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
Abstract
본 고안은 2차측이 단락시 발생되는 소자의 파괴를 방지하기 위한 전원 보호 회로에 관한 것이다.The present invention relates to a power supply protection circuit for preventing the destruction of the device generated when the secondary side is short-circuited.
이를 위하여 본 고안은, 외부에서 전원이 입력되면 하이 레벨의 전압을 출력하는 제1트랜지스터(Q1)와, 제1트랜지스터(Q1)에서 출력되는 하이 레벨의 전압에 따라 도통되고 로우 레벨의 전압을 출력하는 제2트랜지스터(Q2)와, 제2트랜지스터(Q2)에서 출력되는 로우레벨의 전압에 따라 도통되고 하이 레벨의 전압을 출력하는 제3트랜지스터(Q3)와, 제3트랜지스터(Q3)에서 출력되는 하이 레벨의 전압에 따라 도통되는 제4트랜지스터(Q4)로 구성되어 브이씨알의 각 구성 요소에 전원을 공급하는 전원 공급 회로에 있어서, 일단이 상기 제1트랜지스터(Q1)의 콜렉터단과 제2트랜지스터스(Q2)의 베이스단에 연결되고, 타단은 제4트랜지스터(Q4)의 에미터단에 연결되어, 제2트랜지스터의 구동을 제어하여 제4트랜지스터(Q4)의 파괴를 방지하는 다이오드(D1)를 포함하도록 구성되어, 소자의 파괴를 방지할 수 있는 효과가 있다.To this end, the present invention is connected to the first transistor Q1 outputting a high level voltage when power is input from an external source, and the low level voltage is conducted according to the high level voltage output from the first transistor Q1. A third transistor Q3 that is connected to the second transistor Q2, a low level voltage output from the second transistor Q2, and outputs a high level voltage, and is output from the third transistor Q3. In a power supply circuit composed of a fourth transistor (Q4) connected to a high-level voltage to supply power to each component of a V-C, one end of the collector and the second transistor of the first transistor (Q1). It is connected to the base end of (Q2), the other end is connected to the emitter end of the fourth transistor (Q4), and includes a diode (D1) to control the driving of the second transistor to prevent destruction of the fourth transistor (Q4). Phrase Is, there is an effect that it is possible to prevent destruction of the device.
Description
제1도는 비디오 카세트 레코더에 공급되는 전원 회로도.1 is a power circuit diagram supplied to a video cassette recorder.
제2도는 본 고안에 따른 전원 보호 회로도.2 is a power protection circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : SMPS의 2차측10: secondary side of SMPS
본 고안은 전원 보호 회로에 관한 것으로서, 특히 비디오 카세트 레코더(VIDEO CASSETTE RECORDER : 이하, 브이씨알이라한다)의 전원 공급 회로의 2차측이 단락시 발생되는 소자의 파괴를 방지하기 위한 전원 보호 회로에 관한 것이다.The present invention relates to a power supply protection circuit, and more particularly, to a power supply protection circuit for preventing destruction of an element generated when a secondary side of a power supply circuit of a video cassette recorder (hereinafter referred to as VCC) is short-circuited. will be.
일반적으로, 브이씨알의 전원 공급 회로도는 브이씨알을 동작 시키기 위한 가장 기본적인 회로도로서, 교류(AC) 전압을 직류(DC) 전압으로 변환하여 브이씨알의 각 파트에 필요한 전원을 공급해주는 장치이다.In general, the power supply circuit diagram of the V-Cal is the most basic circuit diagram for operating the V-Cal. The device is a device that supplies power required for each part of the V-Cal by converting an AC voltage into a DC voltage.
제1도는 브이씨알의 각 구성에 공급되는 전원 회로도이다.FIG. 1 is a power supply circuit diagram supplied to each component of the VRC.
도면에 도시된 도면 부호(10)은 부하단에서 필요로 하는 전원을 규칙적으로 안정하게 공급해 주는 전원 공급장치로서, 반도체 디바이스를 스위치 소자로하여 온(ON)/오프(OFF) 동작을 반복케하고, 그 온/오프의 시(時)비율을 제어하여 출력을 안정화시키는 전원 공급 방식인 스위칭 모드 파워 서플라이(Switching Mode Power Supply:이하, SMPS라 한다)의 2차측이다. 또한, SMPS 2차측(10)의 일단에 연결된 커패시터(C1)는 SMSP2차측(10)에서 출력되는 전류의 노이즈 발생을 저감시키는 평활 커패시터이다.The reference numeral 10 shown in the drawing is a power supply device for regularly and stably supplying the power required at the load end, and repeats the ON / OFF operation by using the semiconductor device as a switch element. It is a secondary side of a switching mode power supply (hereinafter referred to as SMPS), which is a power supply method that controls an on / off time ratio to stabilize an output. In addition, the capacitor C1 connected to one end of the SMPS secondary side 10 is a smoothing capacitor that reduces noise generation of the current output from the SMSP secondary side 10.
이때, 외부에서 전원 키가 인가되면 P/W ON(L)(21)단자를 통하여 제1트랜지스터(Q1)의 베이스단에는 로우 레벨의 전압이 인가된다. 따라서, PNP형으로 구성된 제1트랜지스터(Q1)의 콜렉터단에는 하이레벨의 전압이 인가되고, 제1트랜지스터(Q1)의 콜렉터단에 인가된 전압은 EVER 6V 단자(20)로 출력되며 또한, PNP형으로 구성된 제2트랜지스터(Q2)의 베이스단에 인가된다.At this time, when a power key is applied from the outside, a low level voltage is applied to the base terminal of the first transistor Q1 through the P / W ON (L) 21 terminal. Therefore, a high level voltage is applied to the collector terminal of the first transistor Q1 configured of the PNP type, and the voltage applied to the collector terminal of the first transistor Q1 is output to the EVER 6V terminal 20. It is applied to the base end of the second transistor Q2 of the type.
즉, 제1트랜지스터(Q1)의 콜렉터단에서 제2트랜지스터(Q2)의 베이스단에 인가된 하이 레벨 전압은 제2트랜지스터(Q2)를 도통시켜 제2트랜지스터(Q2)의 콜렉터단에는 로우 레벨의 전압이 흐르게 된다.That is, the high level voltage applied from the collector terminal of the first transistor Q1 to the base terminal of the second transistor Q2 conducts the second transistor Q2 so that the collector terminal of the second transistor Q2 has a low level. Voltage will flow.
이때, 제1트랜지스터(Q1)의 콜렉터단에 연결된 저항(R1)은 제1트랜지스터(Q1)에서 EVER 6V 단자(20)로 출력되는 전류를 제한하는 기능을 갖는다.In this case, the resistor R1 connected to the collector terminal of the first transistor Q1 has a function of limiting the current output from the first transistor Q1 to the EVER 6V terminal 20.
그리고, 상술한 바와 같이 제2트랜지스터(Q2)의 콜렉터단에 흐르는 로우 레벨이 전압은 저항(R2)(R3)에 의해 분압되고, 저항(R2)(R3)에 의해 분압된 전압은 제3트랜지스터(Q3)의 베이스에 인가되어 제3트랜지스터(Q3)를 도통시킨다.As described above, the low level flowing through the collector terminal of the second transistor Q2 is divided by the resistors R2 and R3, and the voltage divided by the resistors R2 and R3 is the third transistor. It is applied to the base of Q3 to conduct the third transistor Q3.
따라서, 제3트랜지스터(Q3)의 베이스단에 인가된 전압은 콜렉터단과 에미터단 사이를 단락시키고, 또한, 베이스단에 인가된 전압은 제3트랜지스터(Q3)의 콜렉터단을 통하여 ON/OFF 12V단자(23)로 출력되어 ON/OFF 12V를 필요로하는 브이씨알의 구성 요소에 전원을 공급한다.Therefore, the voltage applied to the base terminal of the third transistor Q3 shorts between the collector terminal and the emitter terminal, and the voltage applied to the base terminal is turned ON / OFF 12V terminal through the collector terminal of the third transistor Q3. It is output to 23 and supplies power to V-Cal components that require ON / OFF 12V.
이때, 저항(R2)와 제3트랜지스터(Q3)의 에미터단사이에 연결된 커패시터(C2)는 제3트랜지스터(Q3)의 에미터단에 흐르는 전류를 제한하는 기능을 갖으며, 제3트랜지스터(Q3)의 콜렉터단에 연결된 커패시터(C3)는 제3트랜지스터(Q3)의 콜렉터단에서 출력되는 전류를 선택적으로 제한하는바, 즉, 콜렉터단에서 출력되는 전류의 직류 성분은 차단시키고, 교류 성분은 후술하는 제4트랜지스터(Q4)로 출력시키는 역할을 한다.At this time, the capacitor C2 connected between the resistor R2 and the emitter terminal of the third transistor Q3 has a function of limiting the current flowing through the emitter terminal of the third transistor Q3, and the third transistor Q3. The capacitor C3 connected to the collector terminal of the selector selectively limits the current output from the collector terminal of the third transistor Q3, that is, blocks the DC component of the current output from the collector terminal, and the AC component will be described later. It serves to output to the fourth transistor Q4.
이때, 제4트랜지스터(Q4)의 베이스단에는 제4트랜지스터(Q4)에 연결된 5.6V 제너 다이오드에 의하여 5.6V의 하이 레벨의 전압이 인가되어 제4트랜지스터(Q4)는 도통된다.At this time, a high level voltage of 5.6V is applied to the base terminal of the fourth transistor Q4 by a 5.6V zener diode connected to the fourth transistor Q4, so that the fourth transistor Q4 is turned on.
따라서, 제4트랜지스터(Q4)의 베이스단과 에미터단의 전위차에 의한 전압은 제4트랜지스터(Q4)의 에미터단을 통하여 ON/OFF 5V 단자(22)로 출력되어 ON/OFF 5V를 필요로 하는 브이씨알의 구성요소에 공급된다.Accordingly, the voltage due to the potential difference between the base terminal and the emitter terminal of the fourth transistor Q4 is output to the ON / OFF 5V terminal 22 through the emitter terminal of the fourth transistor Q4, and requires a V that requires ON / OFF 5V. It is supplied to the components of the seed.
이때, 저항(R4)와 커패시터(C4)에 의해 형성된 적분 회로는 제4트랜지스터(Q4)의 베이스단에 급격하게 흐르는 전류를 제한하도록 구성되며, 제4트랜지스터(Q4)의 에미터단에 연결된 커패시터(C5)는 ON/OFF 5V(22)로 전류가 급격하게 흐를 경우 스파크등이 발생하므로 이를 방지하기 위한 기능을 갖는다.In this case, the integrating circuit formed by the resistor R4 and the capacitor C4 is configured to limit the current flowing rapidly through the base terminal of the fourth transistor Q4, and the capacitor (connected to the emitter terminal of the fourth transistor Q4) C5) has a function to prevent the spark, such as when the current flows rapidly to the ON / OFF 5V (22) occurs.
그러나, 양산이 잘못 되었거나 소자 불량으로 인하여 2차측에 단락이 발생하면 제4트랜지스터(Q4)의 에미터단이 그라운드되어 콜렉터단과 에미터단사이에 급격한 전류가 흐르게 소자들이 파괴되거나 주변 반도체 부품들이 파괴되는 문제점이 있었다.However, if a short circuit occurs on the secondary side due to incorrect mass production or a defective device, the emitter terminal of the fourth transistor Q4 is grounded, causing a rapid current flow between the collector stage and the emitter stage, or the elements are destroyed or peripheral semiconductor components are destroyed. There was this.
본 고안은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은, 전원의 2차측이 단락시 다이오드를 이용하여 2차측의 발진을 제어하므로써 부품들의 파괴를 방지하는 브이씨알의 전원 보호 회로를 제공하는 데 있다.The present invention was devised to solve the above problems, and an object of the present invention is to prevent the destruction of components by controlling the oscillation of the secondary side by using a diode when the secondary side of the power supply is short-circuited. To provide.
본 고안에 따른 전원 보호 회로는, 외부에서 전원이 입력되면 하이 레벨의 전압을 출력하는 제1트랜지스터와, 제1트랜지스터에서 출력되는 하이 레벨의 전압에 따라 도통되고 로우 레벨의 전압을 출력하는 제2트랜지스터와, 제2트랜지스터에서 출력되는 로우 레벨의 전압에 따라 도통되고 하이 레벨의 전압을 출력하는 제3트랜지스터와, 제3트랜지스터에서 출력되는 하이 레벨의 전압에 따라 도통되는 제4트랜지스터로 구성되어 브이씨알의 각 구성 요소에 전원을 공급하는 전원 공급 회로에 있어서, 일단이 제1트랜지스터의 콜렉터단과 제2트랜지스터스의 베이스단에 연결되고 타단은 제4트랜지스터의 에미터단에 연결되어, 제2트랜지스터의 구동을 제어하여 제4트랜지스터(Q4)의 파괴를 방지하는 다이오드를 포함하여 구성한다.The power protection circuit according to the present invention includes a first transistor for outputting a high level voltage when power is input from an external source, and a second transistor for conducting according to a high level voltage output from the first transistor and outputting a low level voltage. A transistor, a third transistor that is connected according to the low level voltage output from the second transistor and outputs a high level voltage, and a fourth transistor that is connected according to the high level voltage output from the third transistor. In the power supply circuit for supplying power to each component of the seed, one end is connected to the collector terminal of the first transistor and the base terminal of the second transistor and the other end is connected to the emitter terminal of the fourth transistor, It comprises a diode that controls the driving to prevent destruction of the fourth transistor (Q4).
본 고안의 기타 목적과 여러 가지 장점은 이 기술 분야에 통상의 지식을 가진 자들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 고안의 바람직한 실시예로부터 더욱 명확하게 될 것이다.Other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
제2도는 본 고안에 따른 전원 보호 회로도로서, 제1도에 도시된 바와같은 종래의 전원 보호 회로도에 일단은 제1트랜지스터의 콜렉터단과 제2트랜지스터의 베이스단에 연결되고 타단은 제4트랜지스터(Q4)의 에미터단에 연결되는 다이오드(D1)를 더 포함하여 구성된다.FIG. 2 is a power protection circuit diagram according to the present invention. In the conventional power protection circuit diagram shown in FIG. 1, one end is connected to the collector end of the first transistor and the base end of the second transistor, and the other end thereof is the fourth transistor (Q4). It further comprises a diode (D1) connected to the emitter end of the).
이때, 다이오드(D1)는 2차측에 단락이 발생되지 않았을 경우 즉, 정상적으로 동작할 경우, (B)지점에 연결된 커패시터(C5)에 의하여는 약 5.5V의 전압이 흐르게 된다. 그리고,(A)와 (C)지점에는 동일한 전압원이므로 6V의 차이가 나므로 도통을 하지 않았다.At this time, when the diode D1 does not have a short circuit on the secondary side, that is, when it operates normally, a voltage of about 5.5 V flows by the capacitor C5 connected to the point (B). In addition, since (A) and (C) points are the same voltage source, there is a difference of 6V, so no conduction is made.
그러나, 2차측에 단락이 발생하였을 경우, 제4트랜스터(Q4)의 콜렉터와 에미터사이에는 급격한 전류가 흘러 커패시터(C5)는 파괴되어 그라운드된다. 따라서, (B)지점은 OV가 되고 (A),(C)지점은 0.6V의 전압이 흐르게 되어 즉, 0.6V의 전위차가 발생하여 다이오드(D1)는 도통된다.However, when a short circuit occurs on the secondary side, a rapid current flows between the collector and the emitter of the fourth transformer Q4 so that the capacitor C5 is destroyed and grounded. Therefore, the point (B) becomes OV and the points (A) and (C) flow 0.6 V, that is, a potential difference of 0.6 V is generated and the diode D1 is conducted.
따라서, (A)지점과 같은 전압원을 갖는 제2트랜지스터(Q2)의 베이스단에는 로우 레벨의 전압이 인가되어 제2트랜지스터(Q2)는 오프되고, 제2트랜지스터(Q2)에 의해 연동되는 제3트랜지스터(Q3)도 오프된다.Therefore, a low level voltage is applied to the base terminal of the second transistor Q2 having the same voltage source as point (A) so that the second transistor Q2 is turned off and interlocked by the second transistor Q2. Transistor Q3 is also turned off.
또한, 제3트랜지스터(Q3)에 의해 연동되는 제4트랜지스터(Q4)도 오프되므로 제4트랜지스터(Q4)의 발진이 정지되어 제4트랜지스터(Q4)가 파괴되는 것을 방지할 수 있다.In addition, since the fourth transistor Q4 interlocked by the third transistor Q3 is also turned off, oscillation of the fourth transistor Q4 is stopped and the fourth transistor Q4 can be prevented from being destroyed.
이상에서 설명한 바와 같이, 본 고안에 따른 전원 보호 회로는 2차측이 단락될 경우 일단은 제1트랜지스터의 콜렉터단과 제2트랜지스터의 베이스단에 연결되고, 타단은 제4트랜스터의 에미터단에 연결된 다이오드가 도통되어 제4트랜지스터의 발진이 정지되므로써 제4트랜지스터의 파괴를 방지할 수 있는 효과가 있다.As described above, the power protection circuit according to the present invention is connected to the collector terminal of the first transistor and the base terminal of the second transistor when the secondary side is short-circuited, and the other end is connected to the emitter terminal of the fourth transistor. Is turned on so that oscillation of the fourth transistor is stopped, thereby preventing the fourth transistor from being destroyed.
본 고안은 특정한 바람직한 실시예들에 대하여 도시되고 설명되었지만, 당업자라면 다음의 청구범위에 기재된 본 고안의 사상 및 범주를 벗어나지 않고도 다양한 수정 및 변화가 발생할 수 있음을 알 수 있을 것이다.While the invention has been shown and described with respect to certain preferred embodiments, those skilled in the art will recognize that various modifications and changes can occur without departing from the spirit and scope of the invention as set forth in the following claims.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950022631U KR0126459Y1 (en) | 1995-08-29 | 1995-08-29 | Circuit for protecting the power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019950022631U KR0126459Y1 (en) | 1995-08-29 | 1995-08-29 | Circuit for protecting the power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970011066U KR970011066U (en) | 1997-03-29 |
KR0126459Y1 true KR0126459Y1 (en) | 1998-10-15 |
Family
ID=19421889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019950022631U KR0126459Y1 (en) | 1995-08-29 | 1995-08-29 | Circuit for protecting the power supply |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0126459Y1 (en) |
-
1995
- 1995-08-29 KR KR2019950022631U patent/KR0126459Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970011066U (en) | 1997-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910001380B1 (en) | Power switching circuitry | |
KR100286509B1 (en) | Control Electrode Disable Circuit for Power Transistors | |
KR900002598B1 (en) | Power on-off control circuit | |
KR0126459Y1 (en) | Circuit for protecting the power supply | |
KR100473216B1 (en) | A reset system for ensuring proper reset when used with decaying power supplies | |
KR100486353B1 (en) | Power Supply with Overvoltage Protection | |
KR200141851Y1 (en) | Circuit for breakdown protection of transformer | |
KR100205783B1 (en) | Power supply control apparatus by detecting of temperature | |
JPH10201223A (en) | Switching power supply unit | |
KR100462015B1 (en) | Power Transient Reduction Circuit | |
JP2780314B2 (en) | DC-DC converter | |
KR200141249Y1 (en) | Reset circuit of a washig machine | |
KR0138061Y1 (en) | Constant voltage supply circuit | |
KR100593761B1 (en) | System protection circuit of smps | |
JP3620003B2 (en) | Oscillator circuit | |
KR0129000Y1 (en) | Apparatus for supplying secondary power | |
KR930004803Y1 (en) | S.m.p.s. | |
KR100316096B1 (en) | Low voltage protection circuit of power supply | |
JP2584089B2 (en) | Reset circuit | |
KR19980049576U (en) | Overcurrent Protection Circuits for Low Power Supplies | |
JPS5834495Y2 (en) | Overcurrent protection circuit for DC stabilized power supply | |
KR0132407Y1 (en) | Power source voltage reduction detection circuit | |
JP2006136099A (en) | Switching power supply | |
KR19990005565A (en) | Monitor B + Voltage Generation Circuit | |
JP2005197787A (en) | Signal output circuit and power supply voltage monitoring apparatus having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010629 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |