KR0125863Y1 - Compensation circuit for telephone line - Google Patents
Compensation circuit for telephone lineInfo
- Publication number
- KR0125863Y1 KR0125863Y1 KR92006205U KR920006205U KR0125863Y1 KR 0125863 Y1 KR0125863 Y1 KR 0125863Y1 KR 92006205 U KR92006205 U KR 92006205U KR 920006205 U KR920006205 U KR 920006205U KR 0125863 Y1 KR0125863 Y1 KR 0125863Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- amplifier
- change
- transistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/738—Interface circuits for coupling substations to external telephone lines
- H04M1/74—Interface circuits for coupling substations to external telephone lines with means for reducing interference; with means for reducing effects due to line faults
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
본 고안은 전화기내의 송신 및 수신 증폭기의 전압 이득의 조정에 관한 것으로, Iref의 전류는 사용소자 값의 변화에 따라서 바뀌므로 결국 송신 및 수신 증폭기의 전압이득이 같은 IRES에서도 변화하게 된다.The present invention relates to the adjustment of the voltage gain of the transmitting and receiving amplifiers in the telephone. Since the current of I ref changes according to the change in the value of the element used, the voltage gains of the transmitting and receiving amplifiers eventually change even in the same I RES .
또한, 저항(R1, R2)과 트랜지스터(Q1, Q2)의 값은 온도의 변화에 따라 송신 및 수신 증폭기의 전압 이득이 변하게 되는 문제점이 있게 된다.In addition, the values of the resistors R1 and R2 and the transistors Q1 and Q2 have a problem in that the voltage gains of the transmitting and receiving amplifiers change with the change of temperature.
이에 따라 본 고안은 상기와 같은 종래의 전화선로 회로에 따라는 결함을 감안하여, 소자값의 변화 및 온도의 변화에 의해 송신 증폭기 및 수신 증폭기의 전압이득의 변동을 막아서 아이씨화하는데 적당하도록 안출된 것이다.Accordingly, the present invention is conceived to be suitable for the ICization by preventing the fluctuations in the voltage gains of the transmission amplifier and the reception amplifier due to the change in device value and the temperature in view of the deficiency according to the conventional telephone line circuit as described above. will be.
Description
제1도는 종래의 전화선로 보상회로도.1 is a conventional telephone line compensation circuit diagram.
제2도는 본 고안의 전화선로 보상회로도.2 is a telephone line compensation circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 수신 증폭기 11 : 송신 증폭기10: receiving amplifier 11: transmitting amplifier
본 고안은 전화기내의 송신 및 수신 증폭기의 전압 이득의 조정에 관한 것으로, 특히 소자 값의 변화 및 온도의 변화에 의한 전압 이득의 변화를 줄이는데 적당하도록 한 전화선로 보상회로에 관한 것이다.The present invention relates to the adjustment of the voltage gain of a transmit and receive amplifier in a telephone, and more particularly to a telephone line compensation circuit adapted to reduce the change in voltage gain due to changes in device value and temperature.
이와 관련하여 일반적으로 사용되고 있는 종래의 회로는, 제1도에 도시된 바와 같이 전화선로의 길이에 따라서 그 크기가 바뀌는 전류(IRES)를 전압으로 바꾸어주는 저항(RLOOP)과, 이 전압을 감지하여 상단 전류원에서 나오는 전류(2·IRES)를 분할하여 흐르게 하는 저항(R1, R2) 및 트랜지스터(Q1, Q2)와, 상기 트랜지스터(Q2)와 전류미러로 연결되어 트랜지스터(Q2)에 흐르는 전류와 같은 전류(I2)를 흘리는 트랜지스터(Q3)와, 상위 전류(3·Iref)가 흐르는 전류원에서 트랜지스터(Q3)에 흐르는 전류를 뺀 나머지의 전류를 공급하는 트랜지스터(Q4)로 구성된다.Conventional circuits generally used in this regard include a resistor (R LOOP ) for converting a current I RES , whose magnitude varies according to the length of a telephone line, to a voltage, as shown in FIG. Resistor R1 and R2 and transistors Q1 and Q2 that sense and divide the current (2 · I RES ) coming from the upper current source, and are connected to the transistor Q2 by a current mirror and flow through the transistor Q2. It consists of a transistor Q3 which flows the current I2 like a current, and the transistor Q4 which supplies the remaining electric current which subtracted the electric current which flows through the transistor Q3 from the current source through which the upper current 3 * I ref flows.
상기와 같이 구성되는 종래의 회로에 대하여 그 동작 및 문제점을 상세히 설명하면 다음과 같다.Referring to the operation and problems with respect to the conventional circuit configured as described above in detail as follows.
먼저, 전화선로가 긴 경우에는 선로의 임피던스에 의하여 가입자 전화기에 흐르는 전류가 작아서 수신 및 송신 감도가 작아진다. 이것을 보상해주기 위해 송신 및 수신 증폭기의 전압 이득 감도를 높여주어야 한다.First, when the telephone line is long, the current flowing through the subscriber telephone is small due to the impedance of the line, so that the reception and transmission sensitivity is reduced. To compensate for this, the voltage gain sensitivity of the transmit and receive amplifiers must be increased.
먼저, 전화선로의 길고 짧음 즉 송, 수신 감도가 높고 낮음을 아 알수 있는 전류(IRES)의 크기를 저항(RLOOP)에 의해 전압 형태로 감지한다.First, the magnitude of the current I RES , which is known to be long and short of the telephone line, that is, high and low sensitivity of transmission and reception, is sensed in the form of voltage by the resistor R LOOP .
이 감지된 전압에 따라서 전류(I1, I2)는 다음 식에 의해 구해진다.According to this sensed voltage, currents I1 and I2 are obtained by the following equation.
가 된다.Becomes
트랜지스터(Q3)에 흐르는 전류는 트랜지스터(Q2, Q3)가 상호 전류미러로 연결되어 있으므로 I2=2Iref-I1이다. 따라서, 트랜지스터(Q4)에 흐르는 전류는The current flowing through the transistor Q3 is I2 = 2Iref-I1 because the transistors Q2 and Q3 are connected to each other by a current mirror. Therefore, the current flowing through the transistor Q4
가 된다.Becomes
이 전류는 송신 증폭기(2) 및 수신 증폭기(1)의 전류원에 흐르는 전류를 바로 결정하므로 상기 송신 증폭기(2) 및 수신 증폭기(1)의 전압이득을 결정한다.This current directly determines the current flowing through the current source of the transmission amplifier 2 and the reception amplifier 1, thereby determining the voltage gain of the transmission amplifier 2 and the reception amplifier 1.
즉, IRES전류에 따라서 반비례로 전압이득이 조정된다.That is, the voltage gain is adjusted in inverse proportion to the I RES current.
만약, IRES→0으로 가면 송신 증폭기(2) 및 수신 증폭기(1)의 전류원 전류는 최대If I RES → 0, the current source currents of the transmitting amplifier 2 and the receiving amplifier 1 are maximum.
그러나, 이러한 회로는 많은 문제점을 가지게 되며 이를 설명하면 다음과 같다.However, these circuits have a number of problems, which will be described below.
즉, Iref의 전류는 사용소자 값의 변화에 따라서 바뀌므로 결국 송신 증폭기(2) 및 수신 증폭기(1)의 전압이득이 같은 IRES에서도 변화하게 된다.That is, since the current of I ref changes according to the change in the value of the element used, eventually the voltage gain of the transmitting amplifier 2 and the receiving amplifier 1 also changes in the same I RES .
또한, 저항(R1, R2)과 트랜지스터(Q1, Q2)의 값은 온도의 변화에 따라 송신 증폭기(2) 및 수신 증폭기(1)의 전압 이득이 변화게 되는 문제점이 있게 된다.In addition, the values of the resistors R1 and R2 and the transistors Q1 and Q2 have a problem in that the voltage gains of the transmission amplifier 2 and the reception amplifier 1 change with a change in temperature.
이에 따라 본 고안은 상기와 같은 종래의 전화선로 회로에 따른 결함을 감안하여, 소자값의 변화 및 온도의 변화에 의해 발생되는 송신 증폭기 및 수신 증폭기의 전압이득의 변동을 막아서 집적회로(IC)화 하는데 적당하도록 전화선로 보상회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Accordingly, the present invention prevents variations in the voltage gain of the transmission amplifier and the reception amplifier caused by the change in the device value and the temperature in consideration of the defects of the conventional telephone line circuit as described above, thereby making it an integrated circuit (IC). The telephone line compensation circuit is devised so as to be suitable, which will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 회로도로서 이에 도시한 바와 같이, 트랜지스터(Q8-Q12)는 각기 전류미러의 구성으로 각 전류는 R4/R3·Iboas, R5/R3·Iboas, R6/R3·Ibias이다.2 is a circuit diagram of the present invention, as shown in the figure, the transistors Q8-Q12 each have a current mirror, and each current is R 4 / R 3 · I boas , R 5 / R 3 · I boas , R 6 a / R 3 · I bias.
트랜지스터(Q1-Q4)는 차동 증폭기의 구성으로, 트랜지스터(Q3)는 송신 증폭기(11)의 전류원내의 저항(R10)의 한쪽에 연결되고, 트랜지스터(Q4)는 저항(R1, R2)의 연결점에 연결되어 있다.Transistors Q1-Q4 are configured as differential amplifiers, with transistor Q3 connected to one of resistors R10 in the current source of transmit amplifier 11, and transistor Q4 connected to resistors R1 and R2. Is connected to.
수신 증폭기(10) 및 송신 증폭기(11)의 전류원내 트랜지스터(Q15, Q16)의 베이스는 트랜지스터(Q5)의 에미터에 연결되어 있고 전류(IRES)는 저항(RES)을 거쳐 전류미러인 트랜지스터(Q14)의 콜렉터로 공급된다. 트랜지스터(Q6, Q7)는 전류미러를 구성하며 트랜지스터(Q1, Q2)의 컬렉터 전류를 싱크하고 그에 따른 전압이 트랜지스터(Q5)의 베이스에 입력되며, 저항(R4, R6)은 저항(R5)의 10배 정도 크게 구성된다.The bases of the transistors Q15 and Q16 in the current source of the receive amplifier 10 and the transmit amplifier 11 are connected to the emitter of the transistor Q5 and the current I RES is a current mirror via a resistor R ES . It is supplied to the collector of transistor Q14. Transistors Q6 and Q7 constitute a current mirror and sink the collector currents of transistors Q1 and Q2 and the corresponding voltage is input to the base of transistor Q5, and resistors R4 and R6 are connected to resistor R5. 10 times larger.
상기와 같이 구성되는 본 고안의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.Referring to the operation and effect of the circuit of the present invention configured as described above in detail as follows.
전화선로 길이에 반비례하는 전류(IRES)가 저항(RES)을 거쳐 트랜지스터(Q14)의 콜렉터로 흘러들어가면, 트랜지스터(Q13)에 이에 비례한 전류가 흐르고 트랜지스터(Q4)의 베이스 전압은 전류(IRES)에 반비례하여 나타나게 된다.When the current I RES , which is inversely proportional to the length of the telephone line, flows through the resistor R ES to the collector of the transistor Q14, a current proportional thereto flows in the transistor Q13 and the base voltage of the transistor Q4 is equal to the current ( I RES ) inversely proportional to
이 전압은 트랜지스터(Q1-Q7)로 구성된 증폭기에 의해 증폭되어 이 증폭기의 출력단인 트랜지스터(Q5)의 에미터에 나타난다.This voltage is amplified by an amplifier composed of transistors Q1-Q7 and appears at the emitter of transistor Q5, which is the output terminal of this amplifier.
이 증폭기의 전압이득은 다음식과 같다.The voltage gain of this amplifier is as follows.
이 증폭기의 출력단 트랜지스터(Q5)의 에미터가 수신 증폭기(10) 및 송신 증폭기(11)의 전류원내 트랜지스터(Q15, Q16)의 베이스에 연결되어 베이스 전압을 인가한다.The emitter of the output terminal transistor Q5 of this amplifier is connected to the bases of the transistors Q15 and Q16 in the current source of the receiving amplifier 10 and the transmitting amplifier 11 to apply a base voltage.
따라서, 전화선로가 짧아져서 송신 및 수신 감도가 좋아지고 전류(IRES)가 크게 되면 송신 증폭기(11) 및 수신 증폭기(10)의 전류원의 전류를 작게 해주고, 전화선로가 길어서 송신 및 수신 감도가 낮아져서 전류(IRES)가 작아지면 수신 증폭기(10) 및 송신 증폭기(11)의 전류원의 전류를 높게 해주어 각 증폭기의 전압이득을 바꾸어준다.Therefore, when the telephone line is shortened, the transmission and reception sensitivity is improved and the current I RES is large, so that the current of the current source of the transmission amplifier 11 and the reception amplifier 10 is reduced, and the telephone line is long, so that the transmission and reception sensitivity is high. When the current I RES decreases to decrease, the current of the current sources of the receiving amplifier 10 and the transmitting amplifier 11 is increased to change the voltage gain of each amplifier.
즉, 전류(IRES)의 크기에 반비례한 수신 증폭기(10) 및 송신 증폭기(11)의 전압이득의 크기를 조절해준다.That is, the magnitude of the voltage gain of the receive amplifier 10 and the transmit amplifier 11 in inverse proportion to the magnitude of the current I RES is adjusted.
따라서, 전압이득이 아주 커서(40~60dB) 소자값이 다소 변하더라도 그 영향을 1/Av로 줄여주기 때문에 소자에 의한 특성 변화 및 온도 변화에 따른 영향을 없애주어 송신 및 수신 증폭기의 전압 이득은 변화가 없고 오직 전류(IRES)의 크기에만 증폭기의 전압이득이 변화하게 된다.Therefore, even if the voltage gain is very large (40 ~ 60dB), even if the value of the device is slightly changed, the effect is reduced to 1 / Av. There is no change and only the magnitude of the current I RES changes the voltage gain of the amplifier.
이상에서와 같이 소자값의 변화 및 온도의 변화에 의해 송신 및 수신 증폭기의 전압이득의 변동을 막을 수 있어 집적회로(IC)화 하는데 장점을 가진다.As described above, it is possible to prevent variations in the voltage gain of the transmitting and receiving amplifiers by changing the device value and the temperature, which is advantageous in forming an integrated circuit (IC).
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92006205U KR0125863Y1 (en) | 1992-04-15 | 1992-04-15 | Compensation circuit for telephone line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92006205U KR0125863Y1 (en) | 1992-04-15 | 1992-04-15 | Compensation circuit for telephone line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024527U KR930024527U (en) | 1993-11-27 |
| KR0125863Y1 true KR0125863Y1 (en) | 1998-10-01 |
Family
ID=19331761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92006205U KR0125863Y1 (en) | 1992-04-15 | 1992-04-15 | Compensation circuit for telephone line |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0125863Y1 (en) |
-
1992
- 1992-04-15 KR KR92006205U patent/KR0125863Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024527U (en) | 1993-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (en) | Circuit connecting exponential function stage to automatic gain control circuit, automatic gain control circuit, and temperature compensation circuit | |
| US4437023A (en) | Current mirror source circuitry | |
| EP0370608A1 (en) | Thermally stabilized optical preamplifier | |
| US7395308B1 (en) | Grounded emitter logarithmic circuit | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| KR900008752B1 (en) | Current mirror circuit | |
| US3828266A (en) | Signal control circuit | |
| US5808507A (en) | Temperature compensated reference voltage source | |
| KR0125863Y1 (en) | Compensation circuit for telephone line | |
| JPH0115168B2 (en) | ||
| EP0299723B1 (en) | Current mirror circuit | |
| US5010303A (en) | Balanced integrated circuit differential amplifier | |
| US4100478A (en) | Monolithic regulator for CML devices | |
| JP2000106513A (en) | Automatic gain controller with temperature compensation function | |
| US4983863A (en) | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents | |
| US3950708A (en) | Gain-controlled amplifier | |
| US5412345A (en) | Amplifier arrangement having a relatively stable reference potential | |
| US4439745A (en) | Amplifier circuit | |
| JPH0252892B2 (en) | ||
| US4013972A (en) | Amplifier with gain control means | |
| JP2532900Y2 (en) | Limiter circuit | |
| JPS6333390B2 (en) | ||
| KR930002996B1 (en) | Active filter circuit | |
| JPH0614307B2 (en) | Voltage stabilization circuit | |
| JPH08314553A (en) | Constant voltage circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |