KR0112800Y1 - 튜너의 디엠파시스회로 - Google Patents

튜너의 디엠파시스회로 Download PDF

Info

Publication number
KR0112800Y1
KR0112800Y1 KR92011884U KR920011884U KR0112800Y1 KR 0112800 Y1 KR0112800 Y1 KR 0112800Y1 KR 92011884 U KR92011884 U KR 92011884U KR 920011884 U KR920011884 U KR 920011884U KR 0112800 Y1 KR0112800 Y1 KR 0112800Y1
Authority
KR
South Korea
Prior art keywords
stage
buffer
signal
output
resistors
Prior art date
Application number
KR92011884U
Other languages
English (en)
Other versions
KR940002137U (ko
Inventor
도기영
Original Assignee
황선두
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황선두, 삼성전기 주식회사 filed Critical 황선두
Priority to KR92011884U priority Critical patent/KR0112800Y1/ko
Publication of KR940002137U publication Critical patent/KR940002137U/ko
Application granted granted Critical
Publication of KR0112800Y1 publication Critical patent/KR0112800Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

신호대 잡음비를 개선하고 정확한 원래의 신호를 추출하기 위한 튜너의 디엠파시스 회로는 프리엠파시스된 베이스밴드신호를 2단증폭하는 제1, 2버퍼단(10, 14)과, 상기 제2버퍼단(14)의 에미터 출력단과 콜렉터출력단에 설치되는 콘덴서(C9) 및 저항(R12, R13)의 제1디엠파시스단(18)과 트랜지스터(Q3) 및 저항(R14 - R16)을 포함하는 제2디엠파시스단(20)과, 상기 제2디엠파시스단(20)의 출력을 증폭하는 제3버퍼단(22)과, 상기 제3버퍼단(22)의 출력을 필터링하는 비디오로우패스필터단(16)을 포함한다.

Description

튜너의 디엠파시스회로
제1도는 종래의 회로도.
제2도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1버퍼단 14 : 제2버퍼단
16 : 로우패스필터단 18 : 제1디엠파시스단
20 : 제2디엠파시스단 22 : 제3버퍼단
본 고안은 튜너의 베이스밴드 신호에 디엠파시스를 걸어주기 위한 튜너의 디엠파시스회로에 관한 것이다.
FM 전송계에서 신호대 잡음비를 개선하기 위해서 입력에서는 고역 주파수성분을 강조하고 출력에서는 강조된 고역 부근 주파수를 보상하게 된다.
이를 엠파시스회로라 일컫고 있는데, 입력측에서 고역주파수 성분을 강조하는 회로를 프리엠파시스라고하고 또 출력측에서 프리엠파시스를 받은 신호를 본래의 신호로 복귀시키는 회로를 디엠파시스회로라고 한다.
이러한 디엠파시스회로의 기존의 예를 제1도에서 보이고 있다.
여기에서 참조되는 바와같이, 베이스밴드의 입력신호는 커플링콘덴서(C1)를 거쳐 트랜지스터(Q1)와 저항(R1 -R4)으로 구성된 제1버퍼단(10)에서 증폭된 후 저항(R5, R6) 및 콘덴서(C1, C2)의 디엠파시스단(12)에서 강조된 고역부근의 신호를 복귀시킨다음 커플링 콘덴서(C3)를 거쳐 저항(R7 -R10) 및 트랜지스터(Q2)로 구성된 제2버퍼단(14)에 입력된다. 상기 제2버퍼단(14)에서 증폭된 디엠파시스된 베이스밴드신호는 커플링콘덴서(C4)를 거쳐 코일(L1, L2) 및 콘덴서(C5 -C8)로 구성된 비디오 로우패스필터단(16)에서 필터링되어 출력된다.
그러나 상기와 같은 기존의 디엠파시스회로는 프리엠파시스가 걸린베이스밴드신호를 1단 버퍼증폭하여 디엠파시스를 주고있고 또한 이를 신호전송라인에서 직접 걸어주고 있기 때문에 신호대 잡음비 향상에 제한이 따르게 되어 정확한 디엠파시스를 줄수 없다는 문제점을 가진다.
본 고안은 상기한 바와같은 문제점을 제거하여 프리엠파시스된 베이스밴드 신호를 원래의 신호대로 정확히 복원 시킬수 있는 디엠파시스 회로를 제공하는데 목적이 있다.
이하, 첨부한 도면을 참고로하여 본 고안을 설명하면 다음과 같다.
제2도는 본 고안의 회로구성도로써, 프리엠파시스된 베이스밴드 신호는 트랜지스터(Q1) 및 저항(R1 -R4)으로 구성된 제1버퍼단(10)에서 증폭된 후 트랜지스터(Q2) 및 저항(R7, R10)으로 구성된 제2버퍼단(14)에서 재차 증폭되게 구성하고, 상기 제2버퍼단(14)의 에미터 출력단과 콜렉터 출력단에는 각각 저항(R12, R13) 및 콘덴서(C9)를 포함하는 제1디엠파시단(18)과 트랜지스터(Q3) 및 저항(R14 -R16)을 포함하는 제2디엠파시단(20)을 연결하여 구성한다.
상기 제2디엠파시스단(20)에서 출력되는 디엠파시스된 베이스밴드신호는 트랜지스터(Q4) 및 저항(R17, R18)의 제3버퍼단(22)을 거쳐 코일(L1, L2) 및 콘덴서(C5 -C8)를 포함하는 비디오신호 로우패스필터단(16)에서 필터링되어 출력되게 구성한다.
이와 같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.
튜너에서 출력되는 프리엠파시스된 베이스밴드 신호는 제1, 2버퍼단(10, 14)에서 충분히 증폭된 후, 상기 제2버퍼단(14)의 에미터에 마련된 저항(R12, R13) 및 콘덴서(C9)의 제1디엠파시스단(18)에서 프리엠파시된 고역부분이 원래의 신호세기로 복귀된다.
또한 상기 제2버퍼단(14)의 콜렉터출력단에 나타나는 신호는 트랜지스터(Q3) 및 14 -R16)의 제2디엠파시스단(20)을 거치면서 정확하게 원래의 신호대로 복귀된 후 제3버퍼단(22)에서 일정한 레벨로 증폭되어 출력된다. 상기 제3버퍼단(22)에서 출력되는 비디오 베이스밴드신호는 다시 비디오 로우패스필터(16)에서 필터링되어 프리엠파시스가 해제된 최종 베이스밴드신호로 출력된다.
이상에서 설명한 바와 같은 본 고안은 베이스밴드신호의 디엠파시스에 앞서 충분히 증폭하고 또한 2층 디엠파시스 회로를 통하여 정확하게 원래의 신호대로 복귀시킬수 있어, 비디오신호특성이 현저히 개선된다.

Claims (1)

  1. 프리엠파시스된 베이스밴드신호를 2단증폭하는 제1, 2버퍼단(10, 14)과, 상기 제2버퍼단(14)의 에미터 출력단과 콜렉터출력단에 설치되는 콘덴서(C9) 및 저항(R12, R13)의 제1디엠파시스단(18)과 트랜지스터(Q3) 및 저항(R14 -R16)을 포함하는 제2디엠파시스단(20)과, 상기 제2디엠파시스단(20)의 출력을 증폭하는 제3버퍼단(22)과, 상기 제3버퍼단(22)의 출력을 필터링하는 비디오 로우패스필터단(16)을 포함하는 것을 특징으로하는 튜너의 디엠파시스회로.
KR92011884U 1992-06-30 1992-06-30 튜너의 디엠파시스회로 KR0112800Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92011884U KR0112800Y1 (ko) 1992-06-30 1992-06-30 튜너의 디엠파시스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92011884U KR0112800Y1 (ko) 1992-06-30 1992-06-30 튜너의 디엠파시스회로

Publications (2)

Publication Number Publication Date
KR940002137U KR940002137U (ko) 1994-01-03
KR0112800Y1 true KR0112800Y1 (ko) 1998-04-18

Family

ID=19335857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92011884U KR0112800Y1 (ko) 1992-06-30 1992-06-30 튜너의 디엠파시스회로

Country Status (1)

Country Link
KR (1) KR0112800Y1 (ko)

Also Published As

Publication number Publication date
KR940002137U (ko) 1994-01-03

Similar Documents

Publication Publication Date Title
EP0089095B1 (en) A system for processing audio frequency information for frequency modulation
EP0003393A1 (en) Chroma demodulator circuit for SECAM television signals
KR0112800Y1 (ko) 튜너의 디엠파시스회로
US4163196A (en) Demodulating apparatus with phase shift compensation
NL301922A (ko)
CA1233559A (en) Quasi-parallel television if suitable for stereo sound reception
DE2637369A1 (de) Verstaerkerschaltung
US4253119A (en) Interface system for surface wave integratable filter
US3489851A (en) Variable bandwidth video signal translating circuit
JPS6318169Y2 (ko)
US5982446A (en) Video modulator arrangement
JPH06284090A (ja) 光受信器
JPS59183522A (ja) 電気信号処理装置
US4245236A (en) Chrominance take-off circuit
US4352207A (en) Noise suppression circuit
EP0201986A2 (en) Intermodulation suppressing circuit
US4562458A (en) Circuit for coupling a three terminal filter to a signal path using one interface connection
JPS59207794A (ja) ビデオ信号処理装置
AU703005B2 (en) Circuit arrangement of an ultra-broadband receiver
JPH0159787B2 (ko)
JPS5912052B2 (ja) 信号のダイナミックレンジを変更する回路
JP3145690B2 (ja) ジャイレータ遅延回路
US3550026A (en) Active filter circuit
JPH03255726A (ja) 受信装置
JPH05218760A (ja) 広帯域交流信号を伝送する反転結合された電流印加プッシュプル増幅器

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19920630

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 19950123

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19920630

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19970930

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19971103

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19971103

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20001018

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20011019

Year of fee payment: 5

UR1001 Payment of annual fee

Payment date: 20011019

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee