JPWO2021144661A5 - 半導体装置及び電子機器 - Google Patents

Claims (10)

1. 第１方向に延在するｎ層（ｎは２以上の整数）の第１導電体と、
   第２方向に延在する構造体と、を有し、
   前記構造体は、
   第２導電体と、酸化物半導体と、機能層と、第１絶縁体と、第２絶縁体と、第３絶縁体と、を有し、
   前記第２導電体は前記酸化物半導体と電気的に接続され、
   前記ｎ層の第１導電体と前記構造体の各交差部において、
   前記第２導電体の外側に、前記第１絶縁体、前記酸化物半導体、前記第２絶縁体、前記機能層、および前記第３絶縁体がそれぞれ同心状に配置され、
   前記各交差部において、
   前記第３絶縁体は前記第２絶縁体よりも厚い、半導体装置であって、
   前記ｎ層の第１導電体に第１電位が供給され、前記第２導電体に第２電位が供給される第１動作と、
   ｉ層目（ｉは１以上ｎ以下の整数）の前記第１導電体に第３電位が供給され、前記ｉ層目の第１導電体を除く前記第１導電体それぞれに第４電位が供給され、前記第２導電体に第１電位を供給される第２動作と、を有し、
   前記第１動作の後に前記第２動作が行われ、
   前記第１電位と前記第２電位の電位差は、前記第１電位と前記第４電位の電位差の２倍以上６倍以下であり、
   前記第１電位と前記第３電位の電位差は、前記第１電位と前記第４電位の電位差の２倍以上４倍以下である、半導体装置。
2. 請求項１において、
   前記第１方向は前記第２方向と直交する方向である、半導体装置。
3. 請求項１または請求項２において、
   前記交差部がメモリセルとして機能する半導体装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記機能層が電荷蓄積層として機能する半導体装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記機能層は絶縁体である半導体装置。
6. 請求項５において、
   前記機能層は窒素を含む半導体装置。
7. 請求項１乃至請求項４のいずれか一項において、
   前記機能層は半導体である半導体装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記機能層はシリコンを含む半導体装置。
9. 請求項１乃至請求項８のいずれか一項において、
   前記酸化物半導体は、インジウムまたは亜鉛の少なくとも一方を含む、半導体装置。
10. 請求項１乃至請求項９のいずれか一項に記載の半導体装置と、
    操作スイッチ、バッテリー、および表示部の少なくとも一つと、
    を有する電子機器。