JPWO2020174033A5 - - Google Patents

Claims (25)

1. 処理ユニットと、
   アクセラレータと、
   外部ソースから受信されたソース・シンボルの第１の部分を格納するように構成されたメイン・ソース・バッファと、
   前記アクセラレータから受信された出力シンボルを格納するように構成されたメイン・ターゲット・バッファと、
   オーバーフロー・ソース・バッファを含むメモリ・ブロックを備えているシステムであって、前記オーバーフロー・ソース・バッファが、前記メイン・ソース・バッファから受信された前記ソース・シンボルの前記第１の部分を格納するように構成され、前記アクセラレータが、前記オーバーフロー・ソース・バッファに格納された前記ソース・シンボルの前記第１の部分および前記メイン・ソース・バッファに格納された前記ソース・シンボルの第２の部分をフェッチし、前記ソース・シンボルの前記第１および第２の部分を一緒に前記出力シンボルに変換する変換動作を実行するように構成され、前記ソース・シンボルの前記第２の部分が、前記ソース・シンボルの前記第１の部分に含まれていない前記ソース・シンボルの部分を含み、前記処理ユニットが、前記アクセラレータを呼び出して前記変換動作を実行するように構成される、システム。
2. 前記変換動作が、前記ソース・シンボルの前記第１および第２の部分を前記出力シンボルに一緒に復元する復元動作を含む、請求項１に記載のシステム。
3. 前記処理ユニットが、ミリコードを介して前記アクセラレータの前記動作を制御するために操作可能である、請求項１または請求項２のいずれか１項に記載のシステム。
4. 前記メイン・ソース・バッファが、前記ソース・シンボルの前記第１の部分を前記メイン・ソース・バッファの最後の使用可能な空間に格納するために操作可能である、請求項１ないし請求項３のいずれか１項に記載のシステム。
5. 前記ソース・シンボルが圧縮ヘッダーを含む、請求項１ないし請求項４のいずれか１項に記載のシステム。
6. 前記メモリ・ブロックが、前記変換動作を再開するのに必要な情報をさらに含む、請求項１ないし請求項５のいずれか１項に記載のシステム。
7. 処理ユニットと、
   アクセラレータと、
   外部ソースから受信されたソース・シンボルを格納するように構成されたメイン・ソース・バッファと、
   前記アクセラレータから受信された出力シンボルの第１の部分を格納するように構成されたメイン・ターゲット・バッファと、
   オーバーフロー・ターゲット・バッファを含むメモリ・ブロックを備えているシステムであって、前記オーバーフロー・ターゲット・バッファが、前記アクセラレータから受信された前記出力シンボルの第２の部分を格納するように構成され、前記出力シンボルの前記第２の部分が、前記第１の部分に含まれていない前記出力シンボルの部分を含んでおり、前記アクセラレータが、前記ソース・シンボルを前記出力シンボルに変換する変換動作を実行するように構成され、前記処理ユニットが、前記アクセラレータを呼び出して前記変換動作を実行するように構成される、システム。
8. 前記変換動作が、前記ソース・シンボルを前記出力シンボルに復元する復元動作、または前記ソース・シンボルを前記出力シンボルに圧縮する圧縮動作を含む、請求項７に記載のシステム。
9. 前記処理ユニットが、ミリコードを介して前記アクセラレータの前記動作を制御する、請求項７または請求項８のいずれか１項に記載のシステム。
10. 前記メイン・ターゲット・バッファが、前記出力シンボルの前記第１の部分を前記メイン・ターゲット・バッファの最後の使用可能な空間に格納する、請求項７ないし請求項９のいずれか１項に記載のシステム。
11. 圧縮モードで、前記ソース・シンボルが圧縮ヘッダーを含む、請求項７ないし請求項１０のいずれか１項に記載のシステム。
12. 前記メモリ・ブロックが、前記変換動作を再開するのに必要な情報をさらに含む、請求項７ないし請求項１１のいずれか１項に記載のシステム。
13. コンピュータの情報処理による方法であって、
    処理ユニットまたはアクセラレータによって、外部ソースから受信されたソース・シンボルの第１の部分をメイン・ソース・バッファに格納することと、
    前記第１の部分が、前記外部ソースから受信された前記ソース・シンボルの第２の部分を含まず、完成されていないということの決定に基づいて、前記処理ユニットまたは前記アクセラレータによって、前記ソース・シンボルの前記第１の部分をオーバーフロー・ソース・バッファに格納することと、
    前記アクセラレータによって、前記オーバーフロー・ソース・バッファに格納された前記ソース・シンボルの前記第１の部分およびメイン・ターゲット・バッファに格納された前記ソース・シンボルの第２の部分をフェッチすることと、
    前記アクセラレータによって、前記ソース・シンボルの前記第１および第２の部分を出力シンボルに一緒に変換することと、
    前記処理ユニットまたは前記アクセラレータによって、前記アクセラレータから受信された前記出力シンボルを前記メイン・ソース・バッファに格納することを含み、前記ソース・シンボルの前記第２の部分が、前記第１の部分に含まれていない前記ソース・シンボルの部分を含み、前記アクセラレータがハードウェア・エンジンを含む、
    方法。
14. 前記処理ユニットが、ミリコードを介して前記アクセラレータの動作を制御する、請求項１３に記載の方法。
15. 前記メイン・ソース・バッファが、前記ソース・シンボルの前記第１の部分を前記メイン・ソース・バッファの最後の使用可能な空間に格納する、請求項１３または請求項１４のいずれか１項に記載の方法。
16. 前記最後の使用可能な空間が、ページ・アクセス例外が発生する位置の直前の前記メイン・ソース・バッファ内の空間である、請求項１５に記載の方法。
17. 前記ソース・シンボルの前記第１および第２の部分を一緒に変換することが、前記ソース・シンボルの前記第１および第２の部分を一緒に復元することを含む、請求項１３ないし請求項１６のいずれか１項に記載の方法。
18. コンピュータの情報処理による方法であって、
    処理ユニットまたはアクセラレータによって、外部ソースから受信されたソース・シンボルをメイン・ソース・バッファに格納することと、
    前記アクセラレータによって、出力シンボルへの前記ソース・シンボルの変換動作を実行することと、
    前記処理ユニットまたは前記アクセラレータによって、前記アクセラレータから受信された前記出力シンボルの第１の部分をメイン・ターゲット・バッファに格納することと、
    前記出力シンボルの第２の部分を格納することに前記メイン・ターゲット・バッファを使用できないということの決定に基づいて、前記処理ユニットまたは前記アクセラレータによって、前記アクセラレータから受信された前記出力シンボルの前記第２の部分をオーバーフロー・ターゲット・バッファに格納することを含み、前記ソース・シンボルの前記第２の部分が、前記第１の部分に含まれていない前記ソース・シンボルの部分を含み、前記アクセラレータがハードウェア・エンジンを含む、
    方法。
19. 前記処理ユニットが、ミリコードを介して前記アクセラレータの前記動作を制御する、請求項１８に記載の方法。
20. 前記メイン・ソース・バッファが、前記ソース・シンボルの前記第１の部分を前記メイン・ソース・バッファの最後の使用可能な空間に格納する、請求項１８または請求項１９のいずれか１項に記載の方法。
21. 前記最後の使用可能な空間が、ページ・アクセス例外が発生する位置の直前の前記メイン・ソース・バッファ内の空間である、請求項２０に記載の方法。
22. 前記オーバーフロー・ターゲット・バッファに格納された前記出力シンボルの前記第２の部分を前記メイン・ターゲット・バッファに供給することによって、前記変換動作を再開することをさらに含む、請求項１８ないし請求項２１のいずれか１項に記載の方法。
23. 請求項１３ないし請求項２２のいずれか１項に記載の方法をコンピュータに実行させる、コンピュータ・プログラム。
24. 請求項２３に記載の前記コンピュータ・プログラムをコンピュータ可読ストレージ媒体に格納した、ストレージ媒体。
25. コンピュータ可読ストレージ媒体に格納されて、請求項１ないし請求項１２のいずれか１項に記載の前記システムのいずれかの内部メモリに読み込まれるコンピュータ・プログラムであって、前記コンピュータ・プログラムが前記システムで実行された場合に請求項１３ないし請求項２２のいずれか１項に記載の方法をコンピュータに実行させる、コンピュータ・プログラム。