JPWO2020068588A5

JPWO2020068588A5 -

Info

Publication number: JPWO2020068588A5
Application number: JP2021540787A
Authority: JP
Publication date: 2022-08-15
Anticipated expiration: 2039-09-20

Claims

コンピュータ・システムの揮発性メモリにおけるメモリ・インプリンティングを軽減する方法であって、
プロセッサと前記揮発性メモリとの間にあるデータ・バス上に位置するデータ・バス反転モジュールと、前記データ・バス反転モジュールと通信するバス・モード制御モジュールとを、コンピュータ・システムに設けるステップと、
前記バス・モード制御モジュールによって、システム電力投入時に、現在の電力サイクルに通常モードまたは反転モードのどちらを選択するか決定するステップと、
前記反転モードで動作するとき、システムの電力投入時にシステムの不揮発性メモリを前記揮発性メモリにコピーする際に、特定のメモリ・アドレスのコンテンツを反転させるステップであって、反転が論理１および０の値を交換することを含む、ステップと、
前記プロセッサによってアプリケーション・プログラムを実行するステップと、
前記反転モードで動作するとき、前記データ・バス反転モジュールによって、前記データ・バス上において、前記揮発性メモリの前記特定のメモリ・アドレスからプロセッサに流入するデータ・ビットおよび前記プロセッサから流出するデータ・ビットを反転させるステップと、
前記バス・モード制御モジュールによって、前記通常モードおよび前記反転モードで動作した累積システム時間を追跡するステップと、
システムの電力遮断時に、次のシステム電力投入時に選択すべきモードを決定するときに使用するために、前記累積システム時間をバス・モード不揮発性メモリ・モジュールに書き込むステップと、
を含む、方法。
請求項１記載の方法において、前記特定のメモリ・アドレスが、ブート・コード、アプリケーション・コード、および割り込みサービス・ルーチン（ＩＳＲ）ハンドラの内１つ以上を収容するメモリ・アドレスを含む、方法。
請求項１記載の方法において、現電力サイクルを通常モードまたは反転モードのどちらで動作させるか決定するステップが、前記累積システム時間を前記バス・モード不揮発性メモリ・モジュールから読み出し、前記現電力サイクルを、累積時間が少ない方のモードに設定するステップを含む、方法。
請求項１記載の方法において、前記バス・モード制御モジュールが、バス・モード制御ビットおよびプロセッサ・リード・イネーブル・フラグを前記データ・バス反転モジュールに伝達し、前記バス・モード制御ビットが前記通常または反転モードを指定し、前記プロセッサ・リード・イネーブル・フラグが、前記プロセッサがデータを前記揮発性メモリから読み出しているときを示す、方法。
請求項４記載の方法において、前記データ・バス反転モジュールが、前記バス・モード制御ビットおよび前記プロセッサ・リード・イネーブル・フラグに基づいて、２つの指向性通過ゲートのうち１つまたは２つの指向性反転ゲートのうち１つをイネーブルする、方法。
請求項１記載の方法において、前記コンピュータ・システムが、車両、航空機、または機械における埋め込み制御システムである、方法。
揮発性メモリ・インプリント軽減を有するコンピュータ・システムであって、
システム・クロックから入力を受け取るプロセッサと、
アドレス・バス、制御バス、およびデータ・バスを通じて前記プロセッサと通信するシステム揮発性メモリ・モジュールと、
前記バスを通じて前記揮発性メモリ・モジュールおよび前記プロセッサと通信するシステム不揮発性メモリ・モジュールと、
前記データ・バス上において前記プロセッサと前記揮発性メモリ・モジュールとの間に配置されたデータ・バス反転モジュールと、
前記データ・バス反転モジュールと通信するバス・モード制御モジュールと、
を備え、
前記バス・モード制御モジュールが、システムの電源投入時に、現電力サイクルを通常モードまたは反転モードのどちらで動作させるか決定するように構成され、
前記データ・バス反転モジュールが、前記反転モードで動作するとき、システムの電力投入時に前記システムの不揮発性メモリ・モジュールから前記システムの揮発性メモリ・モジュールにデータがコピーされているときに、特定のメモリ・アドレスを反転させ、反転が論理１および０の値を交換することを含み、
前記データ・バス反転モジュールが、更に、前記反転モードで動作するとき、前記プロセッサがアプリケーション・プログラムを実行している間、前記データ・バス上において前記揮発性メモリ・モジュールの前記特定のメモリ・アドレスから前記プロセッサに流入するデータ・ビットおよび前記プロセッサから流出するデータ・ビットを反転させる、コンピュータ・システム。
請求項７記載のコンピュータ・システムにおいて、前記バス・モード制御モジュールが、更に、前記通常モードおよび前記反転モードで動作する累積システム時間を追跡し、次のシステム電力投入時に選択すべきモードを決定するときに使用するために、前記累積システム時間をバス・モード不揮発性メモリ・モジュールに、周期的におよびシステム電力遮断時に、書き込むように構成される、コンピュータ・システム。
請求項８記載のコンピュータ・システムにおいて、前記バス・モード制御モジュールが、前記累積システム時間を前記バス・モード不揮発性メモリ・モジュールから読み出し、前記現電力サイクルを、累積時間が少ない方のモードに設定することによって、前記現電力サイクルを前記通常モードまたは前記反転モードのどちらで動作させるか決定する、コンピュータ・システム。
請求項７記載のコンピュータ・システムにおいて、前記特定のメモリ・アドレスが、ブート・コード、アプリケーション・コード、および割り込みサービス・ルーチン（ＩＳＲ）ハンドラの内１つ以上を収容するメモリ・アドレスを含む、コンピュータ・システム。
請求項７記載のコンピュータ・システムにおいて、前記バス・モード制御モジュールが、バス・モード制御ビットおよびプロセッサ・リード・イネーブル・フラグを前記データ・バス反転モジュールに伝達し、前記バス・モード制御ビットが、前記通常モードまたは前記反転モードを指定し、前記プロセッサ・リード・イネーブル・フラグが、前記プロセッサが前記揮発性メモリ・モジュールからデータを読み出しているときを示す、コンピュータ・システム。
請求項１１記載のコンピュータ・システムにおいて、前記データ・バス反転モジュールが、前記バス・モード制御ビットおよび前記プロセッサ・リード・イネーブル・フラグに基づいて、２つの指向性通過ゲートのうち１つまたは２つの指向性反転ゲートの内１つをイネーブルする、コンピュータ・システム。
請求項１２記載のコンピュータ・システムにおいて、前記データ・バス反転モジュールが、前記通常モードにあり前記プロセッサが読み取っていないとき、プロセッサ－メモリ通過ゲートをイネーブルし、前記通常モードにあり前記プロセッサが読み取っているとき、メモリ－プロセッサ通過ゲートをイネーブルし、前記反転モードにあり前記プロセッサが読み取っていないとき、プロセッサ－メモリ反転ゲートをイネーブルし、前記反転モードにあり前記プロセッサが読み取っているとき、メモリ－プロセッサ反転ゲートをイネーブルする、コンピュータ・システム。
請求項７記載のコンピュータ・システムにおいて、前記バス・モード制御モジュールが、前記システム・クロック、前記アドレス・バス、前記制御バス、および前記データ・バスから入力を受け取るように構成される、コンピュータ・システム。
請求項７記載のコンピュータ・システムにおいて、前記コンピュータ・システムが、車両、航空機、または機械における埋め込み制御システムである、コンピュータ・システム。
プロセッサのメモリ・デバイスのためのメモリ・インプリント軽減システムであって、
データ・バス上においてプロセッサと前記プロセッサのメモリ・デバイスとの間に配置されたデータ・バス反転モジュールと、
前記データ・バス反転モジュールと通信するバス・モード制御モジュールと、
を備え、
前記バス・モード制御モジュールが、電源投入時に、前記システムの現電力サイクルを通常モードまたは反転モードのどちらで動作させるか決定し、前記通常モードまたは前記反転モードを前記データ・バス反転モジュールに伝達するように構成され、
前記データ・バス反転モジュールが、前記反転モードで動作するとき、前記プロセッサがアプリケーション・プログラムを実行している間に、前記データ・バス上を流れるデータ・ビットを反転させ、反転が論理１および０の値を交換することから成る、メモリ・インプリント軽減システム。
請求項１６記載のシステムにおいて、前記プロセッサのメモリ・デバイスが、前記プロセッサの外部にあり、前記プロセッサと共に共通回路カード・アセンブリに取り付けられたシステム揮発性メモリ・モジュールであり、前記データ・バス反転モジュールが、前記プロセッサに流入するデータ・ビットおよび前記プロセッサから流出するデータ・ビットに対して動作する、システム。
請求項１６記載のシステムにおいて、前記プロセッサのメモリ・デバイスが、前記プロセッサと同じ集積回路ダイ上に製作されたキャッシュ・メモリ・モジュールであり、前記データ・バス反転モジュールが、前記キャッシュ・メモリ・モジュールに流入するデータ・ビットおよび前記キャッシュ・メモリ・モジュールから流出するデータ・ビットに対して動作する、システム。
請求項１６記載のシステムにおいて、前記バス・モード制御モジュールが、更に、前記通常モードおよび前記反転モードで動作した累積システム時間を追跡し、前記バス・モード制御モジュールが累積時間が少ない方のモードを選択するとき、次のシステム電力投入時に選択すべきモードを決定する際に使用するために、前記累積システム時間をバス・モード不揮発性メモリ・モジュールに、周期的におよびシステム電力遮断時に、書き込むように構成される、システム。
請求項１６記載のシステムにおいて、前記バス・モード制御モジュールが、バス・モード制御ビットおよびプロセッサ・リード・イネーブル・フラグを前記データ・バス反転モジュールに伝達し、前記バス・モード制御ビットが前記通常モードまたは前記反転モードを指定し、前記プロセッサ・リード・イネーブル・フラグが、前記プロセッサが前記揮発性メモリからデータを読み出しているときを示し、前記データ・バス反転モジュールが、前記バス・モード制御ビットおよび前記プロセッサ・リード・イネーブル・フラグに基づいて、２つの指向性通過ゲートのうち１つまたは２つの指向性反転ゲートの内１つをイネーブルする、システム。