JPWO2020061083A5 - - Google Patents

Claims (19)

1. 集積回路であって、
   状態監視領域であって、
   範囲選択入力ピンと、閾値選択入力ピンと、範囲選択出力と、閾値選択出力と、スケールされた閾値電圧出力とを有する選択回路と、
   入力チャネルのための差動ペアの入力ピンと、前記範囲選択出力に結合される範囲選択入力と、前記閾値選択出力に結合される入力と、スケールされた入力電圧出力とを有する入力電圧回路と、
   前記スケールされた入力電圧出力に結合される入力と、前記スケールされた閾値電圧出力に結合される入力と、比較器出力とを有する比較器回路と、
   を含む、前記状態監視領域と、
   前記比較器出力に結合される入力と、分離出力ピンとを有するデータ分離回路と、
   前記分離出力に結合されるホスト側入力と、ホスト側出力ピンとを有するホスト側領域と、
   を含む、集積回路。
2. 請求項１に記載の集積回路であって、
   前記入力電圧回路が、前記入力ピンに結合される第１の抵抗器と、複数の第２の抵抗器の選択された第２の抵抗器とを有する分圧器を含み、前記分圧器が、前記範囲選択ピンと前記スケールされた電圧出力とに結合される、集積回路。
3. 請求項１に記載の集積回路であって、
   前記選択回路が、前記電圧範囲選択出力と前記閾値選択出力とに結合される選択レジスタに結合され、
   前記ホスト側領域が、デジタルインタフェースピン上で受け取られる入力に応答して前記選択レジスタに結合されるロジック回路を含む、集積回路。
4. 請求項１に記載の集積回路であって、
   前記選択回路が、入力タイプを前記入力電圧回路に提供するように、ＤＣオンリーとＡＣ／ＤＣとの１つを特定する入力タイプピンを更に有する、集積回路。
5. 請求項１に記載の集積回路であって、
   前記選択回路が、前記比較器回路に出力選択を提供するように、バイナリ出力とデジタル出力との１つを指定する出力選択ピンを更に有し、
   前記比較器回路が、前記入力チャネルに対するそれぞれの比較器を含む、集積回路。
6. 請求項１に記載の集積回路であって、
   出力値が、前記入力チャネルに関連する出力ピンに提供される、集積回路。
7. 請求項１に記載の集積回路であって、
   前記ホスト側領域が、複数の出力値をデジタル信号として前記ホスト側出力ピンに提供する、集積回路。
8. 請求項７に記載の集積回路であって、
   前記比較器回路が、前記入力チャネルに対してバイナリ値を提供する比較器を含む、集積回路。
9. 請求項７に記載の集積回路であって、
   前記比較器回路が、前記入力チャネルに対してデジタル値を提供する比較器を含む 、集積回路。
10. 請求項１に記載の集積回路であって、
    前記ホスト側領域上に入力電力ピンを有する電力分離回路を更に含み、
    前記状態監視領域が、前記電力分離回路に結合され、前記比較器回路と前記選択回路と前記入力電圧回路とに電力を供給する分離された電力回路を更に含む、集積回路。
11. 請求項１０に記載の集積回路であって、
    前記分離された電力回路が、外部デバイスに結合するための電力出力ピンに更に結合される、集積回路。
12. 請求項１０に記載の集積回路であって、
    前記電力分離回路が、イネーブル信号を受信するように適合されるイネーブルピンに結合され、前記電力分離回路が、前記イネーブル信号を受信することに応答して前記比較器回路と前記選択回路と前記入力電圧回路とに対する電力をオンにするように更に結合される、集積回路。
13. 請求項１２に記載の集積回路であって、
    前記電力分離回路が、前記イネーブルピンと、デジタルインタフェースを介してプログラミングを用いて書き込まれるように結合されるイネーブルレジスタとの１つを介して前記イネーブル信号を受信するように更に結合される、集積回路。
14. 請求項２に記載の集積回路であって、
    前記ホスト側領域が、所与の差動ペアの入力ピン上のそれぞれの入力電圧が前記選択回路によって受け取られるそれぞれの電圧範囲選択より大きいときに、第１の診断ピン上に第１の信号を提供するように結合される診断回路を含む、集積回路。
15. 請求項１４に記載の集積回路であって、
    前記診断回路が、ユーザによって開始されるテストフェーズの間にテスト値を前記比較器に提供し、前記比較器が前記テスト値に対して適切に応答しないときに第２の診断ピン上に第２の信号を提供するように更に結合される、集積回路。
16. 請求項１５に記載の集積回路であって、
    障害状態を示す前記入力電圧回路と前記選択回路とに対する入力に関連する電流消費を検出するように結合される電流センサを更に含み、
    前記診断回路が、障害状態が検出されたときに第３の信号を第３の診断ピンに提供するように更に結合される、集積回路。
17. 請求項１６に記載の集積回路であって、
    前記入力電圧回路が、ＤＣ接続が逆の極性で結合されるときを検出するための回路要素を更に含み、
    前記診断回路が、前記逆極性が発生したときに前記第３の信号を提供するように更に結合される、集積回路。
18. 請求項１６に記載の集積回路であって、
    前記入力電圧回路が、前記入力電圧回路がＤＣオンリー入力に対して構成されるときに、ＡＣ電圧がそれぞれ差動ペアのピンに結合されるときを検出するための回路要素を更に含み、
    前記診断回路が、前記ＡＣ電圧が検出されるときに前記第３の信号を提供するように更に結合される、集積回路。
19. 請求項１６に記載の集積回路であって、
    前記診断回路が、前記第１、第２及び第３の信号の各々を前記デジタルインタフェースに提供するように更に結合される、集積回路。