JPWO2020050319A1 - Switching drive circuit and electrical equipment - Google Patents
Switching drive circuit and electrical equipment Download PDFInfo
- Publication number
- JPWO2020050319A1 JPWO2020050319A1 JP2020541268A JP2020541268A JPWO2020050319A1 JP WO2020050319 A1 JPWO2020050319 A1 JP WO2020050319A1 JP 2020541268 A JP2020541268 A JP 2020541268A JP 2020541268 A JP2020541268 A JP 2020541268A JP WO2020050319 A1 JPWO2020050319 A1 JP WO2020050319A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hysteresis
- switching drive
- drive circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 42
- 238000005070 sampling Methods 0.000 claims description 34
- 230000001934 delay Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 9
- 238000007599 discharging Methods 0.000 description 12
- 230000014509 gene expression Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
スイッチング駆動回路(100)は、制御信号に対してヒステリシス遅延処理を行うヒステリシス遅延回路を少なくとも含む。ヒステリシス遅延回路は、充放電回路(101)、コンパレータ(102)およびフィードバック回路(104)を含む。これにより、ヒステリシス遅延処理を行う駆動回路構成を提供し、スイッチング駆動回路および/または被駆動デバイスに対する保護をハードウェアの形式で実現する。 The switching drive circuit (100) includes at least a hysteresis delay circuit that performs a hysteresis delay process on the control signal. The hysteresis delay circuit includes a charge / discharge circuit (101), a comparator (102) and a feedback circuit (104). This provides a drive circuit configuration that performs hysteresis delay processing and provides protection against switching drive circuits and / or driven devices in the form of hardware.
Description
本発明は、回路の技術分野に関し、特にスイッチング駆動回路および電気装置に関する。 The present invention relates to the technical field of circuits, especially to switching drive circuits and electrical devices.
従来、スイッチング駆動回路を用いて被駆動デバイス(例えば継電器)をスイッチング駆動することができる。例えば、スイッチング駆動回路は、高電気レベルまたは低電気レベルを生成し、オン(ON;オンすると表現してもよい)またはオフ(OFF;カットオフすると表現してもよい)の制御を行うことができる。 Conventionally, a driven device (for example, a relay) can be switched and driven by using a switching drive circuit. For example, a switching drive circuit can generate a high or low electrical level and control it on (ON; may be expressed as ON) or OFF (OFF; may be expressed as cutoff). can.
一般的に、スイッチング駆動回路は、サンプリング、判断処理および駆動などの機能を実現する回路を含む。 In general, a switching drive circuit includes a circuit that realizes functions such as sampling, judgment processing, and driving.
なお、背景技術に関する上記内容は、単に本発明の技術的構成を明確に、完全に説明し、当業者の理解に資するためのものである。これら技術的構成は、本明細書の背景技術の欄に記載されたことを理由に、当該技術的構成が当業者にとって公知であると認識されるべきではない。 The above contents regarding the background technology are merely for the purpose of clearly and completely explaining the technical configuration of the present invention and contributing to the understanding of those skilled in the art. These technical configurations should not be recognized as known to those skilled in the art because they are described in the background art section of this specification.
本発明者は、被駆動デバイス、その他の回路、または負荷を保護するためには、駆動信号を一定時間遅延させる必要があることを見出した。ところが、従来のスイッチング駆動回路は、ヒステリシス遅延処理を行う回路構成が存在しないため、回路の保護に適していない。 The present inventor has found that the drive signal needs to be delayed for a certain period of time in order to protect the driven device, other circuits, or the load. However, the conventional switching drive circuit is not suitable for circuit protection because there is no circuit configuration for performing hysteresis delay processing.
上記の課題を解決するために、本発明の実施例は、スイッチング駆動回路および電気装置を提供する。 To solve the above problems, an embodiment of the present invention provides a switching drive circuit and an electric device.
本発明の実施例に係る第1の態様によれば、制御信号に対してヒステリシス遅延処理を行うヒステリシス遅延回路を少なくとも含み、被駆動デバイスを制御するスイッチング駆動回路であって、前記ヒステリシス遅延回路は、
充電時に用いる充電抵抗値と、放電時に用いる放電抵抗値とが異なる充放電回路であって、前記制御信号に基づいて電源から充電されまたは前記制御信号に基づいて放電するキャパシタを、少なくとも含む、充放電回路と、
第1入力端が前記キャパシタの一端に接続されたコンパレータであって、前記キャパシタの一端における電位を参照電位と比較すると共に、駆動信号を、出力端を介して出力するコンパレータと、
少なくともフィードバック電気抵抗を含むフィードバック回路であって、一端が前記コンパレータの前記第1入力端に接続され、他端が前記コンパレータの前記出力端に接続されたフィードバック回路と、を含む、スイッチング駆動回路を提供する。According to the first aspect of the embodiment of the present invention, the switching drive circuit includes at least a hysteresis delay circuit that performs a hysteresis delay process on a control signal and controls a driven device, and the hysteresis delay circuit is a switching drive circuit. ,
A charging / discharging circuit in which the charging resistance value used at the time of charging and the discharging resistance value used at the time of discharging are different from each other, and includes at least a capacitor that is charged from a power source based on the control signal or discharged based on the control signal. With the discharge circuit
A comparator whose first input end is connected to one end of the capacitor, compares the potential at one end of the capacitor with a reference potential, and outputs a drive signal via the output end.
A switching drive circuit comprising at least a feedback circuit including feedback electrical resistance, one end of which is connected to the first input end of the comparator and the other end of which is connected to the output end of the comparator. offer.
また、本発明の実施例に係る第2の態様によれば、電源、被駆動デバイスおよび上述したスイッチング駆動回路を含む、電気装置を提供する。 Further, according to the second aspect according to the embodiment of the present invention, there is provided an electric device including a power supply, a driven device, and the switching drive circuit described above.
本発明は次の有益な効果を有する。すなわち、スイッチング駆動回路は、制御信号に対してヒステリシス遅延処理を行うヒステリシス遅延回路を少なくとも含み、前記ヒステリシス遅延回路は、充放電回路、コンパレータおよびフィードバック回路を含む。したがって、本発明の実施例によれば、ヒステリシス遅延処理を行う回路構成を提供することにより、スイッチング駆動回路および/または被駆動デバイスに対する保護をハードウェアの形式で実現すると同時に、異なる負荷時の遅延機能に対するユーザ需要を満たすことができる。 The present invention has the following beneficial effects. That is, the switching drive circuit includes at least a hysteresis delay circuit that performs a hysteresis delay process on the control signal, and the hysteresis delay circuit includes a charge / discharge circuit, a comparator, and a feedback circuit. Therefore, according to an embodiment of the present invention, by providing a circuit configuration that performs hysteresis delay processing, protection against a switching drive circuit and / or a driven device is realized in the form of hardware, and at the same time, delay under different loads is provided. It can meet the user demand for the function.
後述の内容および図面への参照により、本発明の特定実施形態は詳細に開示され、本発明の原理を採用可能な思想は明示される。本発明の実施形態の範囲は、後述の内容および図面によって限定されるものではないと理解すべきである。また、添付される請求の範囲の精神および条項の範囲内において、本発明の実施形態は、様々な変更、改修および均等的構成を含む。 Specific embodiments of the present invention will be disclosed in detail by reference to the contents and drawings described below, and ideas for adopting the principles of the present invention will be clarified. It should be understood that the scope of the embodiments of the present invention is not limited by the contents and drawings described below. Also, within the spirit and provisions of the appended claims, embodiments of the present invention include various modifications, modifications and equal configurations.
また、1つの実施形態について記載および/または開示された特徴は、同様または類似の方式で1つ以上の他の実施形態に適用し、当該他の実施形態における特徴と組み合わせ、または、当該他の実施形態における特徴に代替することができる。 Also, the features described and / or disclosed for one embodiment apply to one or more other embodiments in a similar or similar manner and are combined with or combined with features in the other embodiment. It can be substituted for the features in the embodiment.
また、本明細書中に使用される「含む/包含する」という表現は、特徴、部材全体、ステップまたはアセンブリの存在を意味する。但し、1つまたは複数の他の特徴、部材全体、ステップまたはアセンブリの存在若しくは付加を排除するものではない。 Also, as used herein, the expression "include / include" means the presence of a feature, an entire member, a step or an assembly. However, it does not preclude the presence or addition of one or more other features, whole members, steps or assemblies.
また、本発明の実施例に対する更なる理解に資する図面は、明細書の一部を構成し、本発明の実施形態を例示しつつ文言表現と共に本発明の原理を描写するためのものである。言うまでもないが、以下に説明される図面は、単に本発明の幾つかの実施例を示すものであり、当業者にとっては、創造的労力を払わずとも、当該図面から別の図面を見出すことができる。 In addition, the drawings that contribute to a further understanding of the embodiments of the present invention form a part of the specification, and are for describing the principle of the present invention together with wording while exemplifying the embodiments of the present invention. Needless to say, the drawings described below merely show some embodiments of the present invention, and those skilled in the art can find another drawing from the drawings without any creative effort. can.
本発明の上記特徴およびその他の特徴は、図面および下記の明細書内容によって更に明らかになる。また、明細書および図面中に本発明の特定実施形態が具体的に開示されるが、これは、本発明において、本発明の原則に基づく幾つかの実施形態をも採用できることを意味する。本発明は、説明された実施形態に限定されず、むしろ、添付される請求の範囲に含まれる全ての改修、変形および均等的構成を含むと理解するべきである。 The above-mentioned features and other features of the present invention will be further clarified by the drawings and the contents of the specification below. In addition, specific embodiments of the present invention are specifically disclosed in the specification and drawings, which means that some embodiments based on the principles of the present invention can also be adopted in the present invention. It should be understood that the present invention is not limited to the embodiments described, but rather includes all modifications, modifications and equal configurations within the appended claims.
また、本発明の実施例では、「第1」、「第2」などの表現は、異なる要素を称呼で区別するためのものであり、これら要素の空間的配列または時間的順序などを意味するものではない。したがって、これら要素は、このような用語に限定されるべきではない。また、「および/または」という表現は、互いに関連するものとして列挙された1つの要素、複数の要素、または、それらの全ての組み合わせを意味する。「包含する」、「含む」、「有する」などの表現は、述べられた特徴、要素、素子またはアセンブリの存在を意味する。但し、1つまたは複数の他の特徴、要素、素子またはアセンブリの存在若しくは付加を排除するものではない。 Further, in the embodiment of the present invention, expressions such as "first" and "second" are for distinguishing different elements by title, and mean a spatial arrangement or a temporal order of these elements. It's not a thing. Therefore, these elements should not be limited to such terms. Also, the expression "and / or" means one element, a plurality of elements, or all combinations thereof listed as related to each other. Expressions such as "include," "include," and "have" mean the presence of the described features, elements, elements, or assemblies. However, it does not preclude the presence or addition of one or more other features, elements, elements or assemblies.
また、本発明の実施例において、単数形表現である「1つ」、「当該」等は、複数形も含み、広い意味としての「1種類」または「1類別」と理解すべきであり、「1つ」の意味合いに限定すべきではない。また、「上記」という表現は、文脈によって明確に示されない限り、単数形および複数形の両方を含むと理解すべきである。さらに、文脈によって明確に示されない限り、「・・・による」という表現は、「少なくとも部分的に、・・・による」と理解すべきであり、「・・・に基づく」という表現は、「少なくとも部分的に、・・・による」と理解すべきである。 Further, in the embodiment of the present invention, the singular expressions such as "one" and "corresponding" should be understood as "one type" or "one classification" in a broad sense including the plural form. It should not be limited to the meaning of "one". It should also be understood that the expression "above" includes both the singular and the plural, unless explicitly stated in the context. Furthermore, unless explicitly stated in the context, the expression "by ..." should be understood as "at least in part, by ..." and the expression "based on ..." is "based on ...". At least in part, it depends. "
〔実施例1〕
本発明の実施例1は、制御信号に対してヒステリシス遅延処理を行うことにより駆動信号を生成するヒステリシス遅延回路を提供する。該ヒステリシス遅延回路は、被駆動デバイスを制御するスイッチング駆動回路中に含まれてもよい。[Example 1]
The first embodiment of the present invention provides a hysteresis delay circuit that generates a drive signal by performing a hysteresis delay process on a control signal. The hysteresis delay circuit may be included in a switching drive circuit that controls the driven device.
図1は、本発明の実施例に係るヒステリシス遅延回路(スイッチング駆動回路)の模式図である。図1に示すように、ヒステリシス遅延回路(スイッチング駆動回路100)は、充放電回路101と、コンパレータ102と、フィードバック回路104とを含む。
FIG. 1 is a schematic diagram of a hysteresis delay circuit (switching drive circuit) according to an embodiment of the present invention. As shown in FIG. 1, the hysteresis delay circuit (switching drive circuit 100) includes a charge /
充放電回路101は、充電時に用いる充電抵抗値と、放電時に用いる放電抵抗値とが異なる充放電回路101であって、第1電気抵抗1012と、第2電気抵抗107と、制御信号(以下、NR1と表記する)に基づいて第2電気抵抗107を介して電源110(例えば12V)から充電され、または前記制御信号NR1に基づいて前記第1電気抵抗1012を介して放電するキャパシタ1011と、を少なくとも含む。
The charge /
コンパレータ102は、第1入力端1021(例えば「+」端)が前記キャパシタ1011の一端に接続され、第2入力端1022(例えば「−」端)が参照電位に接続されたコンパレータ102であって、前記キャパシタ1011の一端における電位を参照電位と比較すると共に、出力端1023を介して前記駆動信号(以下、DR1と表記する)を出力する。
The
フィードバック回路104は、少なくともフィードバック電気抵抗1041を含むフィードバック回路104であって、一端が前記コンパレータ102の前記第1入力端1021に接続され、他端が前記コンパレータ102の前記出力端1023に接続されている。
The
なお、前記キャパシタ1011は、前記制御信号NR1に基づいて前記フィードバック電気抵抗1041を介して放電してもよい。
The
本実施例では、制御信号NR1が変化したとき(例えば低レベルから高レベルに変化、または、高レベルから低レベルに変化したとき)、充放電回路101が充放電を行うことにより、コンパレータ102の出力端1023における駆動信号DR1の変化は、制御信号NR1の変化に比べ、異なる時間の遅延が生じるため、異なる時間の信号遅延が実現される。
In this embodiment, when the control signal NR1 changes (for example, when it changes from a low level to a high level, or when it changes from a high level to a low level), the charge /
これにより、本発明の実施例は、ヒステリシス遅延処理を行う回路構成を提供することができるため、スイッチング駆動回路および/または被駆動デバイスに対する保護をハードウェアの形式で実現することができると同時に、異なる負荷時の遅延機能に対するユーザ需要を満たすことができる。また、フィードバック回路104によれば、充電時にフィードバック電気抵抗1041で分圧することができるため、回路の信頼性を向上させると共に、コンパレータ102の出力端の状態を安定化することができる。
Thereby, the embodiment of the present invention can provide a circuit configuration for performing hysteresis delay processing, so that protection against a switching drive circuit and / or a driven device can be realized at the same time in the form of hardware. It is possible to meet the user's demand for the delay function under different loads. Further, according to the
本実施例では、前記ヒステリシス遅延回路(スイッチング駆動回路100)が、第1時間(例えば500〜800ミリ秒)ヒステリシス化する遅延を、前記制御信号NR1に対して行い、前記被駆動デバイスが、前記第1時間遅延した後の前記駆動信号DR1によって作動する構成は可能である。さらに、前記ヒステリシス遅延回路(スイッチング駆動回路100)が、第2時間(例えば20〜30ミリ秒)ヒステリシス化する遅延を、前記制御信号NR1に対して行い、前記被駆動デバイスが、前記第2時間遅延した後の前記駆動信号DR1によってオフする構成は可能である。 In this embodiment, the hysteresis delay circuit (switching drive circuit 100) delays the hysteresis for the first time (for example, 500 to 800 milliseconds) with respect to the control signal NR1, and the driven device is the driven device. A configuration that operates by the drive signal DR1 after a first time delay is possible. Further, the hysteresis delay circuit (switching drive circuit 100) delays the hysteresis for the second time (for example, 20 to 30 milliseconds) with respect to the control signal NR1, and the driven device performs the second time. It is possible to configure the device to be turned off by the drive signal DR1 after the delay.
また、本実施例では、電源110および第2電気抵抗107を介してキャパシタ1011に充電してもよく、キャパシタ1011を、第1電気抵抗1012および/またはフィードバック電気抵抗1041を介して放電させてもよい。例えば、第1電気抵抗1012、第2電気抵抗107の抵抗値、およびキャパシタ1011の容量値を設定し、充放電回路101の充電時間と放電時間とを異ならせることにより、前記第1時間と第2時間とを異ならせてもよい。
Further, in this embodiment, the
これにより、被駆動デバイスに対し、作動時とオフ時とで異なる時間制御を行うことが実現されるため、回路保護の実現だけではなく、スイッチング駆動に対する需要を更に満たすことができる。例えば継電器の場合は、入力時には、高電圧での作動、および、或る程度長い時間の遅延が要求され、断電時には、不足電圧点における電圧でのオフ、および、或る程度短い時間の遅延が要求されるが、本発明の実施例の構成によれば、これらの要求を満たすことができる。 As a result, it is possible to control the driven device at different times during operation and off, so that it is possible not only to realize circuit protection but also to further satisfy the demand for switching drive. For example, in the case of a relay, operation at a high voltage and a delay of a certain length of time are required at the time of input, and at the time of a power failure, the voltage is turned off at an undervoltage point and a delay of a certain degree of time is short. However, according to the configuration of the embodiment of the present invention, these requirements can be satisfied.
なお、図1では第1電気抵抗1012および/またはフィードバック電気抵抗1041を放電抵抗とし、第2電気抵抗107を充電抵抗とする例について説明しているが、本発明はこれに限定されない。例えば、第1電気抵抗1012を省略し、放電時にキャパシタ1011を直接に接地させる構成、または、第2電気抵抗107を省略し、充電時にキャパシタ1011を直接に電源110と接続させる構成等であってもよい。前記充放電回路101の充電時に用いる充電抵抗値と、放電時に用いる放電抵抗値とを異ならせることにより、前記第1時間と第2時間とを異ならせることができる。
Although FIG. 1 describes an example in which the first
一実施形態において、図1に示すように、前記フィードバック回路104は、正極が前記フィードバック電気抵抗1041に接続され、負極が前記出力端1023に接続されたダイオード1042を、さらに含んでもよい。
In one embodiment, as shown in FIG. 1, the
該ダイオード1042を用いることにより、信号の流れ方向を規定すると共に、駆動信号の安定性をさらに向上させることができる。なお、フィードバック回路104の構成はこれに限定させず、例えば、前記ダイオード1042の正極が前記第1入力端1021に接続され、負極が前記フィードバック電気抵抗1041に接続されてもよい。
By using the
本実施例では、コンパレータ102の第2入力端1022における参照電位は、不変(例えば6V、8V等)であってもよく、設定可能もしくは可変であってもよい。さらに、該参照電位は、電源110に基づくものであってもよい。
In this embodiment, the reference potential at the
一実施形態において、図1に示すように、前記スイッチング駆動回路100は、第3電気抵抗103と第4電気抵抗105とをさらに含んでいてもよい。
In one embodiment, as shown in FIG. 1, the switching
第3電気抵抗103は、一端が前記電源110に接続され、他端が前記コンパレータ102の第2入力端1022に接続されている。第4電気抵抗105は、前記第3電気抵抗103と前記第2入力端1022とに接続した第4電気抵抗105であって、前記第3電気抵抗103と共同で前記電源110について分圧することにより、前記第2入力端1022において前記参照電位を形成する。
One end of the third
これにより、コンパレータ102の2つの入力端1021および1022が共に同一参照電源110に接続されるため、参照入力端を1つ省略することができ、回路のコンパクト化に有利である。また、2つの入力端1021および1022が共に同一参照電源110を参照するため、遅延の調整精度が更に向上する。
As a result, since the two
例えば、単純に1つのコンパレータ用参照電源を設けた場合、当該コンパレータの閾電圧を上げる(例えば6Vから8Vに変更する)と、もし参照電源110が不変(例えば12Vに維持)であれば、キャパシタの充電速度が変化しないため、遅延の時間長さが大幅に変化してしまい、遅延に対する高精度の調整に不利である。また、この場合、参照電源110の電圧を上げようとする(例えば12Vから16Vに変更する)と、コンパレータの参照電源および参照電源110をそれぞれ調整する必要があり、誤差が生じ易いため、高精度の調整に依然として不利である。
For example, in the case where one reference power supply for a comparator is simply provided, if the threshold voltage of the comparator is increased (for example, changed from 6V to 8V) and the
一方、本発明の実施例によれば、参照電源の電圧のみを調整(例えば12Vから16Vに変更する)すればよく、それに追随して第2入力端1022の電圧が変化(例えば6Vから8Vに変化する)し、同時にキャパシタ1011の充電速度も速くなる。したがって、単純に1つの参照電源を設ける場合に比べ、本発明の実施例は、遅延の時間長さの増加量がより少ないため、調整の精度がより高い。
On the other hand, according to the embodiment of the present invention, only the voltage of the reference power supply needs to be adjusted (for example, changed from 12V to 16V), and the voltage of the
一実施形態において、図1に示すように、前記スイッチング駆動回路100は、前記電源110と前記出力端1023とに接続した第5電気抵抗106をさらに含んでもよい。
In one embodiment, as shown in FIG. 1, the switching
これにより、コンパレータの2つの入力端1021および1022、並びに出力端1023が共に同一参照電源110を参照するため、遅延の調整精度が更に向上する。
As a result, the two
なお、図1は単に本発明の実施例について模式的に説明するためのものであり、本発明はこれに限定されない。また、図1に示す部材または素子は、単に一例に過ぎないと理解すべきである。例えば、これら部材または素子の接続形態もしくは位置を調整、および/または、一部の部材または素子を省略、および/または、図1に示されていない部材または素子を追加してもよい。 Note that FIG. 1 is merely for schematically explaining an embodiment of the present invention, and the present invention is not limited thereto. Further, it should be understood that the member or element shown in FIG. 1 is merely an example. For example, the connection form or position of these members or elements may be adjusted and / or some members or elements may be omitted and / or members or elements not shown in FIG. 1 may be added.
以上の各実施例または実施形態は、単に本発明の実施例について例示的に説明したものである。本発明はこれに限定されず、上述した各実施例または実施形態を基に、適切な変形を施してもよい。例えば、上述した実施例または実施形態を単独で用いてもよく、以上の各実施例または実施形態のうち1つもしくは複数を組み合わせてもよい。 Each of the above examples or embodiments is merely an exemplary description of an embodiment of the present invention. The present invention is not limited to this, and appropriate modifications may be made based on each of the above-described examples or embodiments. For example, the above-mentioned examples or embodiments may be used alone, or one or a plurality of the above-mentioned examples or embodiments may be combined.
上述した実施例から分かるように、スイッチング駆動回路は、制御信号に対してヒステリシス遅延処理を行うヒステリシス遅延回路を少なくとも含み、前記ヒステリシス遅延回路は、充放電回路、コンパレータおよびフィードバック回路を含む。したがって、本発明の実施例は、ヒステリシス遅延処理を行う回路構成を提供することにより、スイッチング駆動回路および/または被駆動デバイスに対する保護をハードウェアの形式で実現することができると同時に、異なる負荷時の遅延機能に対するユーザ需要を満たすことができる。 As can be seen from the above-described embodiment, the switching drive circuit includes at least a hysteresis delay circuit that performs a hysteresis delay process on the control signal, and the hysteresis delay circuit includes a charge / discharge circuit, a comparator, and a feedback circuit. Therefore, the embodiments of the present invention can provide protection against switching drive circuits and / or driven devices in the form of hardware by providing a circuit configuration that performs hysteresis delay processing, while at the same time under different loads. It is possible to meet the user's demand for the delay function of.
〔実施例2〕
本発明の実施例2は、被駆動デバイスを制御するスイッチング駆動回路を提供する。本実施例では、実施例1の構成を基に説明するが、実施例1と同様の内容についてはその説明を省略する。[Example 2]
The second embodiment of the present invention provides a switching drive circuit that controls a driven device. In this embodiment, the description will be based on the configuration of the first embodiment, but the same description as that of the first embodiment will be omitted.
図2は、本発明の実施例に係るスイッチング駆動回路の模式図である。図2に示すように、スイッチング駆動回路200は、入力信号についてヒステリシスサンプリングを行うことにより制御信号NR1を生成するヒステリシスサンプリング回路201を含む。なお、該入力信号は、整流フィルタリングを経た後の母線電圧を測定して得た信号であってもよく、整流フィルタリングを経た後の母線電圧の信号であってもよい。本発明はこれに限定されず、入力信号の具体的態様は、関連技術を参酌すればよい。
FIG. 2 is a schematic diagram of a switching drive circuit according to an embodiment of the present invention. As shown in FIG. 2, the switching
本実施例では、該被駆動デバイスは、例えばIGFET(Insulated Gate Field Effect Transistor;絶縁ゲート電界効果トランジスタ)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属酸化膜半導体電界効果トランジスタ)またはIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラートランジスタ)などのトランジスタであってもよい。また、該被駆動デバイスは、継電器、サーボ電気モータなどであってもよい。但し、本発明はこれに限定されない。 In this embodiment, the driven device is, for example, an IGFET (Insulated Gate Field Effect Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), or an IGBT (Insulated Gate Bipolar). It may be a transistor such as Transistor (isolated gate bipolar transistor). Further, the driven device may be a relay, a servo electric motor, or the like. However, the present invention is not limited to this.
図3は、本発明の実施例に係るヒステリシスサンプリング回路201の一例を示す図である。なお、便宜上、図3には、ヒステリシス処理を行う部分の回路構成のみが示され、信号サンプリングの詳細が示されていないが、信号サンプリングの詳細は関連技術を参酌すればよい。
FIG. 3 is a diagram showing an example of the
図3に示すように、ヒステリシスサンプリング回路201は、充放電回路301とコンパレータ302とを含む。
As shown in FIG. 3, the
充放電回路301は、電気抵抗3012と、前記入力信号に基づいて充電され、または前記電気抵抗3012を介して放電するキャパシタ3011とを少なくとも含む。コンパレータ302は、前記キャパシタ3011の一端における電位を、電源310(例えば12V)について分圧した後の分圧電位と比較し、前記ヒステリシスサンプリングに供する比較結果を出力する。なお、該分圧電位は、電気抵抗304および305を用いて電源310について分圧することにより得られる。
The charge /
また、図3に示すように、ヒステリシスサンプリング回路201は、電気抵抗3031およびダイオード3032を含むフィードバック回路303をさらに含んでもよい。
Further, as shown in FIG. 3, the
以下、ヒステリシスサンプリング回路201の動作原理について簡単に説明する。
Hereinafter, the operating principle of the
例えば、信号電圧が入力されると、電気抵抗での分圧により、キャパシタ3011は充電される。そして、キャパシタ3011の一端における電位が該分圧電位を上回ったとき、コンパレータ302の出力端から、低レベルの制御信号NR1が出力される。また、当該入力信号が低レベルであり、または電圧降下すると、電気抵抗での分圧により、キャパシタ3011は、電気抵抗3012を介して放電または電圧降下する。そして、キャパシタ3011の一端における電位が該分圧電位を下回ったとき、コンパレータ302の出力端から、高レベルの制御信号NR1が出力される。
For example, when a signal voltage is input, the
これにより、制御信号に対してヒステリシス処理を行うことができ、電圧の動揺により生じるノイズを除去し、制御信号の安定性を向上させることができる。 As a result, hysteresis processing can be performed on the control signal, noise generated by voltage fluctuation can be removed, and stability of the control signal can be improved.
一実施形態において、前記ヒステリシスサンプリング回路201は、第1サンプリング閾値を用いて前記入力信号についてサンプリングし、前記被駆動デバイスを作動させる制御信号を生成することができる。また、前記ヒステリシスサンプリング回路201は、第2サンプリング閾値を用いて前記入力信号についてサンプリングし、前記被駆動デバイスをオフさせる制御信号を生成することができる。
In one embodiment, the
これにより、被駆動デバイスについて、作動時とオフ時とで異なるサンプリングを行うことが実現されるため、回路保護の実現だけではなく、スイッチング駆動に対する需要を更に満たすことができる。 As a result, it is possible to perform different sampling of the driven device at the time of operation and at the time of off, so that it is possible not only to realize circuit protection but also to further satisfy the demand for switching drive.
なお、図3は単に本発明の実施例について模式的に説明するためのものであり、本発明はこれに限定されない。また、図3に示す部材または素子は、単に一例に過ぎないと理解すべきである。例えば、これら部材または素子の接続形態もしくは位置を調整、および/または、一部の部材または素子を省略、および/または、図3に示されていない部材または素子を追加してもよい。 Note that FIG. 3 is merely for schematically explaining an embodiment of the present invention, and the present invention is not limited thereto. Further, it should be understood that the member or element shown in FIG. 3 is merely an example. For example, the connection form or position of these members or elements may be adjusted and / or some members or elements may be omitted and / or members or elements not shown in FIG. 3 may be added.
スイッチング駆動回路200は、図2に示すように、制御信号に対してヒステリシス遅延処理を行うにより駆動信号を生成するヒステリシス遅延回路202を、さらに含んでもよい。ヒステリシス遅延回路202の具体的構成は実施例1を参照すればよい。
As shown in FIG. 2, the switching
図4は、本発明の実施例に係るヒステリシス遅延回路202の一例を示し、ヒステリシス遅延回路202をより詳細に説明するための図である。図4に示すように、ヒステリシス遅延回路202は、充放電回路401とコンパレータ402とフィードバック回路404とを含む。
FIG. 4 shows an example of the
充放電回路401は、電気抵抗4012と、制御信号(以下、NR1と表記する)に基づいて電源410(例えば12V)から充電され、または前記制御信号NR1に基づいて前記電気抵抗4012、4041等を介して放電するキャパシタ4011(図4では、例えば3つ示している)と、を少なくとも含む。
The charging / discharging
コンパレータ402は、一方の入力端(例えば「+」端)が前記キャパシタ4011の一端に接続され、他方の入力端(例えば「−」端)が電気抵抗403を介して前記電源410に接続されたコンパレータ402であって、前記キャパシタ4011の一端における電位を、前記電源410について分圧した後の分圧電位(参照電位)と比較し、出力端を介して前記駆動信号(以下、DR1と表記する)を出力する。
In the
フィードバック回路404は、一端が前記コンパレータ402の一方の入力端(「+」端)に接続され、他端が前記コンパレータ402の出力端に接続されたフィードバック回路404であって、電気抵抗4041と、正極が前記電気抵抗4041に接続され、負極が前記コンパレータ402の出力端に接続されたダイオード4042とを含む。
The
また、図4に示すように、ヒステリシス遅延回路202は、電気抵抗405をさらに含んでもよい。電気抵抗405は、前記電気抵抗403とコンパレータ402の他方の入力端(「−」端)とに接続した電気抵抗405であって、前記電気抵抗403と共同で前記電源410について分圧することにより、前記第2入力端4022において前記分圧電位を形成する。
Further, as shown in FIG. 4, the
また、図4に示すように、ヒステリシス遅延回路202は、前記電源410と前記出力端とに接続した電気抵抗406を、さらに含んでもよい。充放電回路401は、前記電源410と前記キャパシタ4011の一端とに接続した電気抵抗407を、さらに含んでもよい。
Further, as shown in FIG. 4, the
また、図4に示すように、ヒステリシス遅延回路202は、スイッチング素子408および409をさらに含んでもよい。
Further, as shown in FIG. 4, the
以下、ヒステリシス遅延回路202の動作原理について簡単に説明する。
Hereinafter, the operating principle of the
例えば、制御信号NR1が低レベルであると、スイッチング素子409がオフし、電源410からキャパシタ4011に充電する。そして、キャパシタ4011の電源410側端における電位が分圧電位を上回ったとき、コンパレータ402の出力端から、高レベルの駆動信号DR1が出力される。また、制御信号NR1が高レベルであると、スイッチング素子409が導通し、キャパシタ4011が主に電気抵抗4012を介して放電する。そして、キャパシタ4011の電源410側端における電位が分圧電位を下回ったとき、コンパレータ402の出力端から、低レベルの駆動信号DR1が出力される。
For example, when the control signal NR1 is at a low level, the switching
スイッチング駆動回路200は、図2に示すように、前記被駆動デバイスが定格不超過状態に保持されるように前記駆動信号に基づいて定格不超過処理を行う、定格不超過保持回路203を、さらに含んでもよい。
As shown in FIG. 2, the switching
図5は、本発明の実施例に係る定格不超過保持回路203の一例を示す図である。なお、便宜上、図5には、定格不超過保持処理を行う部分の回路構成のみが示されているが、より具体的な部材または素子は関連技術を参酌すればよい。
FIG. 5 is a diagram showing an example of the rating
例えば、駆動信号DR1による作用下でスイッチング素子502および503が導通すると、電源510の電圧(例えば12V)が直接に継電器501に印加されて継電器501が作動(ON)し、キャパシタ504が電源510から充電される。そして、一定時間充電した後、キャパシタ504の電圧が所定値に達すると、スイッチング素子503がオフし、電気抵抗505によって分圧された(例えば12Vから10Vに変化)電源510の電圧が継電器501に印加される。
For example, when the switching
これにより、前記被駆動デバイスを定格不超過の状態で用いることができるため、被駆動デバイスの消費電力を低減させ、被駆動デバイスの使用寿命を延ばすことができる。 As a result, the driven device can be used in a state where the rating is not exceeded, so that the power consumption of the driven device can be reduced and the service life of the driven device can be extended.
なお、図2〜図5は、単に本発明の実施例について模式的に説明するためのものであり、本発明はこれに限定されない。また、図2〜図5に示す部材または素子は、単に一例に過ぎないと理解すべきである。例えば、これら部材または素子の接続形態もしくは位置を調整、および/または、一部の部材または素子を省略、および/または、図2〜図5に示されていない部材または素子を追加してもよい。 It should be noted that FIGS. 2 to 5 are merely for schematically explaining examples of the present invention, and the present invention is not limited thereto. Further, it should be understood that the members or elements shown in FIGS. 2 to 5 are merely examples. For example, the connection form or position of these members or elements may be adjusted and / or some members or elements may be omitted and / or members or elements not shown in FIGS. 2 to 5 may be added. ..
また、図3〜図5の回路の原理に関する説明は単に例示であり、本発明はこれに限定されない。 Further, the description of the circuit principle of FIGS. 3 to 5 is merely an example, and the present invention is not limited thereto.
上述した実施例から分かるように、スイッチング駆動回路は、ヒステリシスサンプリング回路およびヒステリシス遅延回路を少なくとも含む。したがって、本発明の実施例は、ヒステリシスサンプリングおよびヒステリシス遅延処理を行う回路構成を提供することにより、スイッチング駆動回路および/または被駆動デバイスに対する保護をハードウェアの形式で実現することができると同時に、異なる負荷時の遅延機能に対するユーザ需要を満たすことができる。 As can be seen from the above-described embodiment, the switching drive circuit includes at least a hysteresis sampling circuit and a hysteresis delay circuit. Therefore, the embodiments of the present invention can provide protection against switching drive circuits and / or driven devices in the form of hardware by providing a circuit configuration that performs hysteresis sampling and hysteresis delay processing. It is possible to meet the user's demand for the delay function under different loads.
〔実施例3〕
本発明の実施例では、さらに、実施例1に開示されているヒステリシス遅延回路、または実施例2に開示されているスイッチング駆動回路を備える電気装置を提供する。なお、当該ヒステリシス遅延回路またはスイッチング駆動回路の構成は、上記の通り、実施例1および2において既に詳細に説明したため、該構成の内容が本明細書内に含まれているものとして、その説明を省略する。[Example 3]
In the embodiment of the present invention, an electric device including the hysteresis delay circuit disclosed in the first embodiment or the switching drive circuit disclosed in the second embodiment is further provided. Since the configuration of the hysteresis delay circuit or the switching drive circuit has already been described in detail in Examples 1 and 2 as described above, it is assumed that the content of the configuration is included in the present specification. Omit.
本実施例では、当該電気製品は家電機器または工業機器であってもよい。但し、本実施例はこれに限定されない。例えば、他の実施形態において、実施例2のスイッチング駆動回路を継電器の駆動デバイスとして用いてもよく、各種情報機器の駆動デバイス、産業機器の駆動デバイス等として用いてもよい。 In this embodiment, the electrical product may be a home appliance or an industrial device. However, this embodiment is not limited to this. For example, in another embodiment, the switching drive circuit of the second embodiment may be used as a drive device for a relay, a drive device for various information devices, a drive device for industrial equipment, and the like.
〔まとめ〕
本発明の実施例に係る第1の態様によれば、制御信号に対してヒステリシス遅延処理を行うヒステリシス遅延回路を少なくとも含み、被駆動デバイスを制御するスイッチング駆動回路であって、前記ヒステリシス遅延回路は、
充電時に用いる充電抵抗値と、放電時に用いる放電抵抗値とが異なる充放電回路であって、前記制御信号に基づいて電源から充電されまたは前記制御信号に基づいて放電するキャパシタを、少なくとも含む、充放電回路と、
第1入力端が前記キャパシタの一端に接続されたコンパレータであって、前記キャパシタの一端における電位を参照電位と比較すると共に、駆動信号を、出力端を介して出力するコンパレータと、
少なくともフィードバック電気抵抗を含むフィードバック回路であって、一端が前記コンパレータの前記第1入力端に接続され、他端が前記コンパレータの前記出力端に接続されたフィードバック回路と、を含む、スイッチング駆動回路を提供する。〔summary〕
According to the first aspect of the embodiment of the present invention, the switching drive circuit includes at least a hysteresis delay circuit that performs a hysteresis delay process on a control signal and controls a driven device, and the hysteresis delay circuit is a switching drive circuit. ,
A charging / discharging circuit in which the charging resistance value used at the time of charging and the discharging resistance value used at the time of discharging are different from each other, and includes at least a capacitor that is charged from a power source based on the control signal or discharged based on the control signal. With the discharge circuit
A comparator whose first input end is connected to one end of the capacitor, compares the potential at one end of the capacitor with a reference potential, and outputs a drive signal via the output end.
A switching drive circuit comprising at least a feedback circuit including feedback electrical resistance, one end of which is connected to the first input end of the comparator and the other end of which is connected to the output end of the comparator. offer.
上記構成によれば、ヒステリシス遅延処理を行う回路構成を提供することができ、スイッチング駆動回路および/または被駆動デバイスに対する保護をハードウェアの形式で実現することができる。また、フィードバック回路によれば、充電の場合にフィードバック電気抵抗を利用して分圧することができると共に、コンパレータの出力端の状態を安定化することができるため、回路の信頼性を高めることができる。 According to the above configuration, it is possible to provide a circuit configuration for performing hysteresis delay processing, and it is possible to realize protection against a switching drive circuit and / or a driven device in the form of hardware. Further, according to the feedback circuit, the feedback electric resistance can be used to divide the voltage in the case of charging, and the state of the output end of the comparator can be stabilized, so that the reliability of the circuit can be improved. ..
一実施例において、前記ヒステリシス遅延回路が、第1時間ヒステリシス化する遅延を前記制御信号に対して行い、且つ前記被駆動デバイスが、前記第1時間遅延した後の前記駆動信号により作動し、および/または、前記ヒステリシス遅延回路が、第2時間ヒステリシス化する遅延を前記制御信号に対して行い、且つ前記被駆動デバイスが、前記第2時間遅延した後の前記駆動信号によりオフする。 In one embodiment, the hysteresis delay circuit delays the hysteresis for the first time with respect to the control signal, and the driven device operates with the drive signal after the first time delay, and / Alternatively, the hysteresis delay circuit delays the second time hysteresis with respect to the control signal, and the driven device is turned off by the drive signal after the second time delay.
上記構成によれば、被駆動デバイスに対し、作動時とオフ時とで異なる時間制御を行うことが実現されるため、回路保護の実現だけではなく、スイッチング駆動に対する需要を更に満たすことができる。 According to the above configuration, it is possible to control the driven device at different times during operation and off, so that it is possible not only to realize circuit protection but also to further satisfy the demand for switching drive.
一実施例において、前記充放電回路は、前記キャパシタに接続した放電抵抗である第1電気抵抗、および/または、前記電源と前記キャパシタとに接続した充電抵抗である第2電気抵抗を、さらに含む。 In one embodiment, the charge / discharge circuit further comprises a first electrical resistance, which is a discharge resistance connected to the capacitor, and / or a second electrical resistance, which is a charging resistance connected to the power supply and the capacitor. ..
上記構成によれば、前記充放電回路において、充電時に用いる充電抵抗値と、放電時に用いる放電抵抗値とを異ならせることができるため、ヒステリシス遅延処理を行う回路構成を提供することができる。 According to the above configuration, in the charge / discharge circuit, the charge resistance value used at the time of charging and the discharge resistance value used at the time of discharge can be made different, so that it is possible to provide a circuit configuration for performing hysteresis delay processing.
一実施例において、前記フィードバック回路は、正極が前記フィードバック電気抵抗に接続されて負極が前記出力端に接続されたダイオード、または、正極が前記第1入力端に接続されて負極が前記フィードバック電気抵抗に接続されたダイオードを、さらに含む。 In one embodiment, in the feedback circuit, a diode in which a positive electrode is connected to the feedback electric resistance and a negative electrode is connected to the output end, or a positive electrode is connected to the first input end and a negative electrode is connected to the feedback electric resistance. Further includes a diode connected to.
上記構成によれば、信号の流れ方向を規定すると共に、駆動信号の安定性をさらに向上させることができる。 According to the above configuration, the flow direction of the signal can be defined and the stability of the drive signal can be further improved.
一実施例において、前記ヒステリシス遅延回路は、一端が前記電源に接続されて他端が前記コンパレータの第2入力端に接続された第3電気抵抗と、前記第3電気抵抗と前記第2入力端とに接続した第4電気抵抗であって、前記第2入力端において前記参照電位が形成されるように、前記第3電気抵抗と共同で前記電源について分圧する第4電気抵抗と、をさらに含む。 In one embodiment, the hysteresis delay circuit has a third electrical resistance, one end of which is connected to the power supply and the other end of which is connected to the second input end of the comparator, and the third electrical resistance and the second input end. A fourth electrical resistance connected to the above, further including a fourth electrical resistance that divides the power supply in collaboration with the third electrical resistance so that the reference potential is formed at the second input end. ..
上記構成によれば、コンパレータの2つの入力端が共に同一参照電源に接続されるため、参照入力端を1つ省略することができ、回路のコンパクト化に有利である。また、2つの入力端が共に同一参照電源を参照するため、遅延の調整精度が更に向上する。 According to the above configuration, since the two input ends of the comparator are both connected to the same reference power supply, one reference input end can be omitted, which is advantageous for making the circuit compact. Further, since the two input terminals both refer to the same reference power supply, the delay adjustment accuracy is further improved.
一実施例において、前記ヒステリシス遅延回路は、前記電源と前記出力端とに接続した第5電気抵抗を、さらに含む。 In one embodiment, the hysteresis delay circuit further includes a fifth electrical resistance connected to the power supply and the output end.
上記構成によれば、コンパレータの2つの入力端および出力端が共に同一参照電源を参照するため、遅延の調整精度が更に向上する。 According to the above configuration, since the two input ends and the output ends of the comparator both refer to the same reference power supply, the delay adjustment accuracy is further improved.
一実施例において、前記スイッチング駆動回路は、入力信号についてヒステリシスサンプリングを行うことにより前記制御信号を生成するヒステリシスサンプリング回路を、さらに含む。 In one embodiment, the switching drive circuit further includes a hysteresis sampling circuit that generates the control signal by performing hysteresis sampling on the input signal.
上記構成によれば、制御信号に対してヒステリシス処理を行うことができ、電圧の動揺により生じるノイズを除去し、制御信号の安定性を向上させることができる。 According to the above configuration, the control signal can be subjected to hysteresis processing, noise generated by voltage fluctuation can be removed, and the stability of the control signal can be improved.
一実施例において、前記ヒステリシスサンプリング回路は、第1サンプリング閾値を用いて前記入力信号についてサンプリングすることにより、前記被駆動デバイスを作動させる制御信号を生成し、および/または、前記ヒステリシスサンプリング回路は、第2サンプリング閾値を用いて前記入力信号についてサンプリングすることにより、前記被駆動デバイスをオフさせる制御信号を生成する。 In one embodiment, the hysteresis sampling circuit generates a control signal that activates the driven device by sampling the input signal using a first sampling threshold, and / or the hysteresis sampling circuit. By sampling the input signal using the second sampling threshold, a control signal for turning off the driven device is generated.
上記構成によれば、被駆動デバイスについて、作動時とオフ時とで異なるサンプリングを行うことが実現されるため、回路保護の実現だけではなく、スイッチング駆動に対する需要を更に満たすことができる。 According to the above configuration, it is possible to perform different sampling of the driven device at the time of operation and at the time of off, so that not only the realization of circuit protection but also the demand for switching drive can be further satisfied.
一実施例において、前記スイッチング駆動回路は、前記被駆動デバイスが定格不超過状態に保持されるように前記駆動信号に基づいて定格不超過処理を行う、定格不超過保持回路を、さらに含む。 In one embodiment, the switching drive circuit further includes a non-rated overrated holding circuit that performs a non-rated overrated process based on the drive signal so that the driven device is held at the non-rated overrated state.
上記構成によれば、前記被駆動デバイスを定格不超過の状態で用いることができるため、被駆動デバイスの消費電力を低減させ、被駆動デバイスの使用寿命を延ばすことができる。 According to the above configuration, since the driven device can be used in a state where the rating is not exceeded, the power consumption of the driven device can be reduced and the service life of the driven device can be extended.
一実施例において、前記被駆動デバイスは、継電器、サーボ電気モータ、絶縁ゲートバイポーラートランジスタ、金属酸化膜半導体電界効果トランジスタ等のうち、少なくとも1つを含む。 In one embodiment, the driven device includes at least one of a relay, a servo electric motor, an insulated gate bipolar transistor, a metal oxide semiconductor field effect transistor, and the like.
また、本発明の実施例に係る第2の態様によれば、電源、被駆動デバイスおよび上述したスイッチング駆動回路を含む、電気装置を提供する。 Further, according to the second aspect according to the embodiment of the present invention, there is provided an electric device including a power supply, a driven device, and the switching drive circuit described above.
以上、具体的な実施形態を挙げつつ本発明を説明したが、これらの説明は単に例示的なものであって、本発明の保護範囲を限定するものではない。また、当業者であれば、本発明の精神及び原理に基づき、本発明に対して様々な変形及び変更を行うことが可能である。当該変形及び変更も本発明の範囲に含まれる。 Although the present invention has been described above with reference to specific embodiments, these descriptions are merely exemplary and do not limit the scope of protection of the present invention. Further, a person skilled in the art can make various modifications and changes to the present invention based on the spirit and principle of the present invention. Such modifications and modifications are also included in the scope of the present invention.
Claims (11)
前記ヒステリシス遅延回路は、
充電時に用いる充電抵抗値と、放電時に用いる放電抵抗値とが異なる充放電回路であって、前記制御信号に基づいて電源から充電されまたは前記制御信号に基づいて放電するキャパシタを、少なくとも含む充放電回路と、
第1入力端が前記キャパシタの一端に接続されたコンパレータであって、前記キャパシタの一端における電位を参照電位と比較すると共に、駆動信号を、出力端を介して出力するコンパレータと、
少なくともフィードバック電気抵抗を含むフィードバック回路であって、一端が前記コンパレータの前記第1入力端に接続され、他端が前記コンパレータの前記出力端に接続されたフィードバック回路と、
を含むことを特徴とする、スイッチング駆動回路。A switching drive circuit that controls a driven device, including at least a hysteresis delay circuit that performs hysteresis delay processing on the control signal.
The hysteresis delay circuit
A charge / discharge circuit in which the charge resistance value used at the time of charging and the discharge resistance value used at the time of discharge are different, and includes at least a capacitor that is charged from a power source based on the control signal or discharged based on the control signal. Circuit and
A comparator whose first input end is connected to one end of the capacitor, compares the potential at one end of the capacitor with a reference potential, and outputs a drive signal via the output end.
A feedback circuit that includes at least feedback electrical resistance, one end connected to the first input end of the comparator and the other end connected to the output end of the comparator.
A switching drive circuit, characterized in that it contains.
および/または、
前記ヒステリシス遅延回路が、第2時間ヒステリシス化する遅延を前記制御信号に対して行い、且つ、前記被駆動デバイスが、前記第2時間遅延した後の前記駆動信号によりオフする、
請求項1に記載のスイッチング駆動回路。The hysteresis delay circuit delays the hysteresis for the first time with respect to the control signal, and the driven device operates with the drive signal after the delay for the first time.
And / or
The hysteresis delay circuit performs a delay for hysteresis for the second time with respect to the control signal, and the driven device is turned off by the drive signal after the delay for the second time.
The switching drive circuit according to claim 1.
請求項1に記載のスイッチング駆動回路。The charge / discharge circuit further includes a first electrical resistance, which is a discharge resistance connected to the capacitor, and / or a second electrical resistance, which is a charging resistance connected to the power supply and the capacitor.
The switching drive circuit according to claim 1.
請求項1に記載のスイッチング駆動回路。In the feedback circuit, a diode in which a positive electrode is connected to the feedback electric resistance and a negative electrode is connected to the output end, or a diode in which a positive electrode is connected to the first input end and a negative electrode is connected to the feedback electric resistance. Including,
The switching drive circuit according to claim 1.
一端が前記電源に接続されて他端が前記コンパレータの第2入力端に接続された第3電気抵抗と、
前記第3電気抵抗と前記第2入力端とに接続した第4電気抵抗であって、前記第2入力端において前記参照電位が形成されるように、前記第3電気抵抗と共同で前記電源について分圧する第4電気抵抗と、をさらに含む、
請求項1に記載のスイッチング駆動回路。The hysteresis delay circuit
A third electrical resistor, one end connected to the power supply and the other end connected to the second input end of the comparator.
The fourth electric resistance connected to the third electric resistance and the second input end, and the power source is jointly with the third electric resistance so that the reference potential is formed at the second input end. Further includes a fourth electrical resistance that divides the voltage,
The switching drive circuit according to claim 1.
請求項1に記載のスイッチング駆動回路。The hysteresis delay circuit further includes a fifth electrical resistance connected to the power supply and the output end.
The switching drive circuit according to claim 1.
入力信号についてヒステリシスサンプリングを行うことにより前記制御信号を生成するヒステリシスサンプリング回路を、さらに含む、
請求項1から6のいずれか1項に記載のスイッチング駆動回路。The switching drive circuit
A hysteresis sampling circuit that generates the control signal by performing hysteresis sampling on the input signal is further included.
The switching drive circuit according to any one of claims 1 to 6.
および/または、
前記ヒステリシスサンプリング回路が、第2サンプリング閾値を用いて前記入力信号についてサンプリングすることにより、前記被駆動デバイスをオフさせる制御信号を生成する、
請求項7に記載のスイッチング駆動回路。The hysteresis sampling circuit generates a control signal for operating the driven device by sampling the input signal using the first sampling threshold value.
And / or
The hysteresis sampling circuit uses a second sampling threshold to sample the input signal to generate a control signal that turns off the driven device.
The switching drive circuit according to claim 7.
前記被駆動デバイスが定格不超過状態に保持されるように前記駆動信号に基づいて定格不超過処理を行う定格不超過保持回路を、さらに含む、
請求項1から6のいずれか1項に記載のスイッチング駆動回路。The switching drive circuit
Further including a non-rating over-rating holding circuit that performs a non-rating over-rating processing based on the driving signal so that the driven device is held at the non-rating over-rating state.
The switching drive circuit according to any one of claims 1 to 6.
請求項1から6のいずれか1項に記載のスイッチング駆動回路。The driven device includes at least one of a relay, a servo electric motor, an insulated gate bipolar transistor, and a metal oxide semiconductor field effect transistor.
The switching drive circuit according to any one of claims 1 to 6.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811030073.X | 2018-09-05 | ||
CN201811030073.XA CN110880926B (en) | 2018-09-05 | 2018-09-05 | Switch driving circuit and electric device |
PCT/JP2019/034793 WO2020050319A1 (en) | 2018-09-05 | 2019-09-04 | Switching drive circuit and electric device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020050319A1 true JPWO2020050319A1 (en) | 2021-08-30 |
JP7160104B2 JP7160104B2 (en) | 2022-10-25 |
Family
ID=69723240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020541268A Active JP7160104B2 (en) | 2018-09-05 | 2019-09-04 | Switching drive circuits and electrical devices |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7160104B2 (en) |
CN (1) | CN110880926B (en) |
WO (1) | WO2020050319A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111641406A (en) * | 2020-06-30 | 2020-09-08 | 湖南中车时代通信信号有限公司 | Power-off restart automatic control circuit |
CN113187943B (en) * | 2021-03-31 | 2023-02-24 | 广东积微科技有限公司 | Electric control board circuit of internal unit, method for automatically closing electronic expansion valve after power failure and air conditioner |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5892133A (en) * | 1981-11-28 | 1983-06-01 | Omron Tateisi Electronics Co | Timer circuit |
JPS62295510A (en) * | 1986-06-16 | 1987-12-22 | Toshiba Electric Equip Corp | Timer circuit |
JPH04287515A (en) * | 1991-03-18 | 1992-10-13 | Nec Ic Microcomput Syst Ltd | Delay pulse generation circuit |
JPH05102800A (en) * | 1991-10-08 | 1993-04-23 | Fujitsu Ltd | Hysteresis comparator and track crossing signal generating circuit using it |
JP2003008410A (en) * | 2001-06-21 | 2003-01-10 | Fujitsu Ten Ltd | Delay circuit |
JP2007104210A (en) * | 2005-10-03 | 2007-04-19 | Fujitsu Ten Ltd | Reset circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9264033B2 (en) * | 2013-03-08 | 2016-02-16 | Qualcomm Incorporated | Feed-forward frequency control method for current mode hysteretic buck regulator |
CN106376145B (en) * | 2016-11-24 | 2018-04-24 | 上海灿瑞科技股份有限公司 | Suitable for the adaptive high-voltage power supply circuit of LED drive chip |
-
2018
- 2018-09-05 CN CN201811030073.XA patent/CN110880926B/en active Active
-
2019
- 2019-09-04 JP JP2020541268A patent/JP7160104B2/en active Active
- 2019-09-04 WO PCT/JP2019/034793 patent/WO2020050319A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5892133A (en) * | 1981-11-28 | 1983-06-01 | Omron Tateisi Electronics Co | Timer circuit |
JPS62295510A (en) * | 1986-06-16 | 1987-12-22 | Toshiba Electric Equip Corp | Timer circuit |
JPH04287515A (en) * | 1991-03-18 | 1992-10-13 | Nec Ic Microcomput Syst Ltd | Delay pulse generation circuit |
JPH05102800A (en) * | 1991-10-08 | 1993-04-23 | Fujitsu Ltd | Hysteresis comparator and track crossing signal generating circuit using it |
JP2003008410A (en) * | 2001-06-21 | 2003-01-10 | Fujitsu Ten Ltd | Delay circuit |
JP2007104210A (en) * | 2005-10-03 | 2007-04-19 | Fujitsu Ten Ltd | Reset circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2020050319A1 (en) | 2020-03-12 |
CN110880926A (en) | 2020-03-13 |
CN110880926B (en) | 2023-07-28 |
JP7160104B2 (en) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8143863B2 (en) | Circuits and methods for controlling a current flowing through a battery | |
JP5146555B2 (en) | Switching element drive circuit | |
JP2011223829A (en) | Control circuit for negative voltage charge pump circuit, negative voltage charge pump circuit, and electronic device and audio system each employing them | |
US9748789B2 (en) | Charging/discharging control circuit, charging/discharging control device, and battery device | |
US10862472B1 (en) | System and method of charging a buffer capacitor | |
CN106100008B (en) | Battery device and method for manufacturing battery device | |
JPWO2020050319A1 (en) | Switching drive circuit and electrical equipment | |
US9503076B2 (en) | Gate potential control circuit | |
KR102555498B1 (en) | Inrush current limiter and system including the same | |
CN113711481B (en) | Driving circuit | |
JP2022059297A (en) | Driving circuit for switching element and switching circuit | |
US9628073B2 (en) | Current control circuit | |
JP6988764B2 (en) | Switching element drive circuit and switching circuit | |
US8928185B2 (en) | Alternating current (AC) leakage current reduction circuit | |
CN110176791B (en) | Power supply control device | |
US9088148B2 (en) | Protection circuit for central processing unit | |
JP2017147887A (en) | Power source system | |
JP2016092962A (en) | Current limiting circuit | |
WO2021033527A1 (en) | Output device | |
JP2017036938A (en) | Voltage detection circuit | |
JP4594064B2 (en) | Surge current suppression circuit and DC power supply device | |
JP6149647B2 (en) | Inrush current suppression circuit and power supply device | |
JP5016425B2 (en) | electric circuit | |
JP5757184B2 (en) | Gate drive circuit | |
JP5295881B2 (en) | Hold circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7160104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |