JP2017036938A - Voltage detection circuit - Google Patents
Voltage detection circuit Download PDFInfo
- Publication number
- JP2017036938A JP2017036938A JP2015156757A JP2015156757A JP2017036938A JP 2017036938 A JP2017036938 A JP 2017036938A JP 2015156757 A JP2015156757 A JP 2015156757A JP 2015156757 A JP2015156757 A JP 2015156757A JP 2017036938 A JP2017036938 A JP 2017036938A
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- potential
- predetermined
- branch
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、電圧検出回路に関するものである。 The present invention relates to a voltage detection circuit.
従来から提供されている電圧検出回路は、電圧検出の対象となる導電路から分岐する経路に微小電流を流し、その微小電流に基づいて検出対象位置の電圧状態を把握する構成のものが多い。この種の電圧検出回路としては、例えば特許文献1のような技術が提案されており、この技術では、電池の正極に接続された導電路から、電圧分割抵抗が直列に接続されてなる分圧回路が分岐しており、この分岐回路に継続的に電流を流している。そして、2つの電圧分割抵抗の中間位置となる接続点の電圧と基準電圧とをコンパレータによって比較することで、電池電圧が所定電圧を超えるか否かを判定している。 Many voltage detection circuits conventionally provided have a configuration in which a minute current is caused to flow through a path branched from a conductive path that is a voltage detection target, and a voltage state at a detection target position is grasped based on the minute current. As this type of voltage detection circuit, for example, a technique such as Patent Document 1 has been proposed. In this technique, a voltage dividing resistor is formed by connecting a voltage dividing resistor in series from a conductive path connected to a positive electrode of a battery. The circuit is branched, and a current is continuously supplied to the branch circuit. Then, by comparing the voltage at the connection point, which is an intermediate position between the two voltage dividing resistors, with a reference voltage, it is determined whether or not the battery voltage exceeds a predetermined voltage.
しかし、特許文献1の技術のように、分岐した経路に微小電流を常に流し続ける構成では、消費電流の増大が避けられず、消費電流の増大に起因する不具合を招き易いという問題がある。 However, as in the technique of Patent Document 1, in the configuration in which a very small current is always allowed to flow through the branched path, there is a problem that an increase in current consumption is unavoidable and a problem due to an increase in current consumption is likely to occur.
例えば、図2では、特許文献1の技術に類似する一般的な電圧検出回路101を簡略的に示している。この電圧検出回路101では、蓄電部C1の一方の電極に接続された導電路101Bから、抵抗R11,R12が直列に接続されてなる分圧回路が分岐しており、この分圧回路に対して微小電流を継続的に流している。そして、このような通電状態において、抵抗R11,R12の中間位置となる接続点から出力される電圧値を電圧検出部101Aによって検出することで、蓄電部C1の充電電圧を把握している。けれども、この構成では、蓄電部C1から分圧回路へと微小電流が常に流れ続けるため、蓄電部C1において継続的に放電がなされてしまい、蓄電部C1の電圧低下を招きやすくなる。
For example, in FIG. 2, a general
この問題を解消する構成としては、例えば図3のような構成が挙げられる。図3の構成は、蓄電部C1の電極に接続された導電路102Bから、抵抗R21,R22が直列に接続されてなる分圧回路が分岐している。そして、この分圧回路への通電をオンオフする素子としてPチャネルMOSFET102Dが設けられている。
As a configuration for solving this problem, for example, a configuration as shown in FIG. In the configuration of FIG. 3, a voltage dividing circuit in which resistors R21 and R22 are connected in series is branched from a
図3で示す電圧検出回路102では、電圧の検出時に、制御回路102Cによってスイッチ素子Tr1がオン状態に制御される。このとき、抵抗R23に電流が流れることでMOSFET102Dのゲート電位がソース電位(導電路102Bの電位)よりも低くなり、ゲートソース間電圧Vgsの絶対値がある程度確保されていればMOSFET102Dはオン状態となる。このようにMOSFET102Dがオン状態になると、導電路102Bから分岐した分圧回路に電流が流れ、導電路102Bの電位に応じた電圧値が電圧検出部102Aに入力される。一方、電圧を検出しない非検出時には、制御回路102Cによってスイッチ素子Tr1がオフ状態に制御される。このとき、MOSFET102Dのゲート電位はソース電位(導電路102Bの電位)とほぼ同電位に保たれるため、MOSFET102Dはオフ状態となる。従って、導電路102Bから分岐した分圧回路に電流が流れず、消費電流が抑えられる。
In the
しかし、図3の構成では、蓄電部C1の充電量が低下し、導電路102Bの電位が非常に小さくなると、MOSFET102Dのゲートソース間電圧Vgsが十分に確保できなくなり、MOSFET102Dをオン動作させることができない。例えば、図3の構成において蓄電部C1の正極の電位が0V近くになるとMOSFET102Dのゲートソース間電圧Vgsの絶対値がMOSFET102Dをオン動作させるレベルに達しないため、分岐した分圧回路に電流が流れず、電圧を検出できなくなる。
However, in the configuration of FIG. 3, when the charge amount of the power storage unit C1 decreases and the potential of the
一方、図4の電圧検出回路103では、蓄電部C1の電極に接続された導電路103Bから、抵抗R31,R32が直列に接続されてなる分圧回路が分岐している。そして、この分圧回路への通電をオンオフする素子としてNチャネルMOSFET103Dが設けられている。
On the other hand, in the
図4で示す電圧検出回路103では、電圧の検出時に、制御回路103Cによってスイッチ素子Tr2がオン状態に制御され、MOSFET103Dのゲートに対してグランド電位よりも高い所定電位の信号が入力されることになる。この構成では、仮に蓄電部C1の充電量が非常に低くなり、導電路103Bの電位がグランド電位に近くなった場合でも、ゲートソース間電圧Vgsが十分に確保されればMOSFET103Dをオンさせることができる。ゆえに、蓄電部C1の電位低下に対応しやすい構成といえる。
In the
しかし、図4の構成で用いられるMOSFET103Dは、ソース側に負荷(分圧回路)が接続されたハイサイドスイッチであり、MOSFET103Dのオン動作時にソース電位が導電路103Bの電位とほぼ等しくなる構成となっている。このため、オン制御時には、MOSFET103Dのゲート電位を導電路103Bの電位よりも高くする必要があり、そのためには、ゲートドライバにおいて外部電源VBが必要となる。特に、蓄電部C1の正極電位が最大電位のときでもMOSFET103Dを確実にオン動作させるためには、ゲートソース間電圧Vgsを十分に確保するために外部電源VBの電源電位を蓄電部C1の最大電位よりも十分高く設定しなければならない。このため、電位の高い信号を生成するための昇圧回路等が必要になり、回路構成の大型化、複雑化を招き易くなる。
However, the
本発明は上述した事情に基づいてなされており、電圧の非検出時には消費電流を抑えることができ、電圧の検出時には、電圧検出のための通電をより確実に行い易い電圧検出回路を提供することを目的とするものである。 The present invention has been made based on the above-described circumstances, and provides a voltage detection circuit that can suppress current consumption when voltage is not detected and that can easily perform energization for voltage detection when voltage is detected. It is intended.
本発明の電圧検出回路は、
蓄電部に導通する所定導電路から分岐する第1の分岐導電路と、
前記所定導電路から分岐するとともに前記第1の分岐導電路と並列に設けられる第2の分岐導電路と、
前記第1の分岐導電路に介在するとともに第1の入力路に接続され、前記第1の入力路の電位が前記所定導電路の電位よりも低い所定の低電位状態である場合にオン動作して前記第1の分岐導電路を通電状態とし、前記所定の低電位状態が解除された場合にオフ動作して前記第1の分岐導電路を非通電状態とする第1スイッチ素子と、
前記第2の分岐導電路に介在するとともに第2の入力路に接続され、前記第2の入力路の電位が前記所定導電路の電位よりも高い所定の高電位状態である場合にオン動作して前記第2の分岐導電路を通電状態とし、前記所定の高電位状態が解除された場合にオフ動作して前記第2の分岐導電路を非通電状態とする第2スイッチ素子と、
前記第1の入力路及び前記第2の入力路の電位を、前記第1スイッチ素子及び前記第2スイッチ素子が共にオフ状態となる設定とするオフ制御と、前記第1の入力路の電位を、前記所定導電路の電位が閾値電位を超える場合に前記所定の低電位状態を生じさせる設定とする第1オン制御と、前記第2の入力路の電位を、前記所定導電路の電位が少なくとも前記閾値電位以下である場合に前記所定の高電位状態を生じさせる設定とする第2オン制御とを行う制御部と、
前記第1の分岐導電路及び前記第2の分岐導電路の少なくともいずれかが通電状態となった場合に、前記第1の分岐導電路及び前記第2の分岐導電路の少なくともいずれかを流れる電流に基づいて前記所定導電路に印加された電圧の状態を検出する検出部と、
を有する。
The voltage detection circuit of the present invention is
A first branch conductive path that branches from a predetermined conductive path that conducts to the power storage unit;
A second branch conductive path branched from the predetermined conductive path and provided in parallel with the first branch conductive path;
When the potential of the first input path is in a predetermined low potential state lower than the potential of the predetermined conductive path, the switch is turned on. A first switch element that energizes the first branch conductive path and turns off the first branch conductive path when the predetermined low potential state is released; and
When the potential of the second input path is in a predetermined high potential state higher than the potential of the predetermined conductive path, it is turned on when it is interposed in the second branch conductive path and connected to the second input path. A second switch element that turns on the second branch conductive path and turns off the second branch conductive path when the predetermined high potential state is released;
OFF control for setting the potential of the first input path and the second input path to be set to turn off both the first switch element and the second switch element, and the potential of the first input path. The first on-control that is set to generate the predetermined low potential state when the potential of the predetermined conductive path exceeds a threshold potential, and the potential of the second input path is at least equal to the potential of the predetermined conductive path A control unit that performs second on control that is set to cause the predetermined high potential state when the threshold potential is equal to or lower than the threshold potential;
A current flowing through at least one of the first branch conductive path and the second branch conductive path when at least one of the first branch conductive path and the second branch conductive path is energized. A detection unit for detecting a state of a voltage applied to the predetermined conductive path based on
Have
本発明は、第1の分岐導電路及び第2の分岐導電路のそれぞれを通電状態と非通電状態とに切り替えるために、異なる2種類のスイッチ素子(第1スイッチ素子及び第2スイッチ素子)を用いている。そして、制御部は、第1スイッチ素子及び第2スイッチ素子を共にオフ動作させるオフ制御を行い得る構成となっている。このオフ制御が行われた場合、第1の分岐導電路及び第2の分岐導電路がいずれも非通電状態となるため、常に分岐導電路に電流を流し続ける構成と比較して消費電流を抑制しやすくなる。 In the present invention, two different types of switch elements (first switch element and second switch element) are used to switch each of the first branch conductive path and the second branch conductive path between an energized state and a non-energized state. Used. The control unit is configured to perform off control for turning off both the first switch element and the second switch element. When this off control is performed, the first branch conductive path and the second branch conductive path are both in a non-energized state, so that current consumption is suppressed compared to a configuration in which current always flows through the branch conductive path. It becomes easy to do.
また、制御部は、所定導電路の電位が閾値電位を超える場合に所定の低電位状態を生じさせるように第1の入力路の電位を設定する第1オン制御と、所定導電路の電位が少なくとも閾値電位以下である場合に所定の高電位状態を生じさせるように第2の入力路の電位を設定する第2オン制御とを行う構成となっている。このような構成であるため、所定導電路の電位が閾値電位を超える場合、少なくとも第1オン制御が実行されれば「所定の低電位状態」が生じることになり、第1スイッチ素子がオン動作するため、第1の分岐導電路に電流を流すことができる。また、所定導電路の電位が閾値電位以下である場合、第2オン制御が実行されれば「所定の高電位状態」が生じることになり、第2スイッチ素子がオン動作するため、第2の分岐導電路に電流を流すことができる。つまり、所定導電路において電圧変動があったとしても、2種類のオン制御を行えば、いずれかの分岐導電路に確実に電流を流すことができる。ゆえに、検出用の電流を流せないことに起因する検出不能状態を回避することができ、ひいては、所定導電路の電圧状態をより確実に検出し易くなる。 Further, the control unit sets the first input path potential so as to generate a predetermined low potential state when the potential of the predetermined conductive path exceeds the threshold potential, and the potential of the predetermined conductive path is The second ON control is performed to set the potential of the second input path so as to generate a predetermined high potential state at least when the potential is equal to or lower than the threshold potential. With such a configuration, when the potential of the predetermined conductive path exceeds the threshold potential, at least the first ON control is executed, a “predetermined low potential state” occurs, and the first switch element is turned on. Therefore, a current can be passed through the first branch conductive path. Further, when the potential of the predetermined conductive path is equal to or lower than the threshold potential, if the second on control is executed, a “predetermined high potential state” is generated, and the second switch element is turned on. A current can flow through the branch conductive path. That is, even if there is a voltage fluctuation in the predetermined conductive path, if two types of on-control are performed, a current can be reliably passed through one of the branch conductive paths. Therefore, it is possible to avoid the undetectable state due to the fact that the detection current cannot flow, and it becomes easier to detect the voltage state of the predetermined conductive path more reliably.
以下、本発明の望ましい形態を例示する。
本発明において、前記制御部は、所定の電源電位となる電源導電路と、前記電源電位よりも低い基準電位となる基準導電路とに接続されていてもよい。そして、前記閾値電位は、前記電源電位よりも低く前記基準電位よりも高い電位であってもよい。更に、前記蓄電部が満充電状態のときの前記所定導電路の電位よりも前記電源電位のほうが低くなっていてもよい。
Hereinafter, desirable modes of the present invention will be exemplified.
In the present invention, the control unit may be connected to a power supply conductive path having a predetermined power supply potential and a reference conductive path having a reference potential lower than the power supply potential. The threshold potential may be lower than the power supply potential and higher than the reference potential. Furthermore, the power supply potential may be lower than the potential of the predetermined conductive path when the power storage unit is fully charged.
このように外部電源(電源導電路の電源電位を定める電源)の出力を抑えた場合、外部電源の出力抑制によるメリットは享受できるものの、蓄電部が満充電状態に近くなったときには、特別な昇圧手段等を用いないと、「蓄電部に接続された所定導電路の電位よりも第2の入力路の電位のほうが高い所定の高電位状態」を生じさせることができなくなる。つまり、蓄電部が満充電状態に近くなったときには第2スイッチ素子をオン動作させることができなくなる。しかし、このような場合には第1オン制御によって第1スイッチ素子を確実にオン動作させることができるため、第1の分岐導電路を介して検出用の電流を確実に流すことができる。このように、安定的に電圧検出を行い得る構成を外部電源の出力を抑えた形で実現できるため、特に、外部電源を設計・構成する上で有利になる。そして、この効果は、満充電時に蓄電部から出力される電圧が高い構成ほど顕著になる。他方、蓄電部の出力低下により、所定導電路の電位が基準電位に近くなると、「蓄電部に接続された所定導電路の電位よりも第1の入力路の電位のほうが低い所定の低電位状態」が生じない可能性が高まる。つまり、第1スイッチ素子がオン動作しない虞がある。しかし、このような場合には第2オン制御によって第2スイッチ素子を確実にオン動作させることができるため、蓄電部に接続された所定導電路の電位が基準電位に近づいても検出用の電流を確実に流すことができ、安定的に電圧検出を行うことができる。 In this way, if the output of the external power supply (the power supply that determines the power supply potential of the power supply path) is suppressed, you can enjoy the benefits of suppressing the output of the external power supply, but when the power storage unit is nearly fully charged, a special boost If no means or the like is used, the “predetermined high potential state in which the potential of the second input path is higher than the potential of the predetermined conductive path connected to the power storage unit” cannot be generated. That is, the second switch element cannot be turned on when the power storage unit is nearly fully charged. However, in such a case, since the first switch element can be reliably turned on by the first on control, a detection current can be reliably passed through the first branch conductive path. As described above, the configuration capable of stably detecting the voltage can be realized in a form in which the output of the external power source is suppressed, which is particularly advantageous in designing and configuring the external power source. And this effect becomes so remarkable that the voltage output from an electrical storage part at the time of a full charge is high. On the other hand, when the potential of the predetermined conductive path becomes close to the reference potential due to the output decrease of the power storage unit, “a predetermined low potential state in which the potential of the first input path is lower than the potential of the predetermined conductive path connected to the power storage unit "Is not likely to occur. That is, the first switch element may not be turned on. However, in such a case, since the second switch element can be reliably turned on by the second on control, even if the potential of the predetermined conductive path connected to the power storage unit approaches the reference potential, the detection current Can be reliably flowed, and voltage can be detected stably.
本発明において、前記制御部は、前記第1オン制御及び前記第2オン制御を、少なくとも所定時間において共に行う構成であってもよい。この場合、前記検出部は、前記所定時間において前記第1の分岐導電路及び前記第2の分岐導電路の少なくともいずれかを流れる電流に基づき、前記所定導電路に印加された電圧の状態を検出する構成であることが望ましい。 In the present invention, the control unit may perform the first on control and the second on control together at least for a predetermined time. In this case, the detection unit detects a state of a voltage applied to the predetermined conductive path based on a current flowing through at least one of the first branch conductive path and the second branch conductive path in the predetermined time. It is desirable that the configuration be
このように第1オン制御及び第2オン制御を所定時間において共に行い、その所定時間に流れる電流から電圧状態を把握すれば、第1オン制御と第2オン制御とを時間差で行う制御方法と比較して、検出時間を短縮化しやすくなる。 A control method in which the first on-control and the second on-control are performed at a time difference if both the first on-control and the second on-control are performed in a predetermined time and the voltage state is grasped from the current flowing during the predetermined time. In comparison, the detection time can be easily shortened.
本発明は、共通の導電路を有していてもよい。そして、前記第1の分岐導電路において前記所定導電路と前記共通の導電路との間に前記第1スイッチ素子が介在し、前記第2の分岐導電路において前記所定導電路と前記共通の導電路との間に前記第2スイッチ素子が介在した構成であってもよい。このように前記第1の分岐導電路及び前記第2の分岐導電路が前記共通の導電路に接続されている場合、前記検出部は、前記共通の導電路を流れる電流に基づいて前記所定導電路に印加された電圧の状態を検出する構成であることが望ましい。 The present invention may have a common conductive path. The first switch element is interposed between the predetermined conductive path and the common conductive path in the first branch conductive path, and the predetermined conductive path and the common conductive path are disposed in the second branch conductive path. The structure which the said 2nd switch element intervened between the paths may be sufficient. In this way, when the first branch conductive path and the second branch conductive path are connected to the common conductive path, the detection unit performs the predetermined conductive based on the current flowing through the common conductive path. It is desirable to have a configuration that detects the state of the voltage applied to the path.
上述した2種類のオン制御を行えば、少なくともいずれかの分岐導電路に電流が流れる確実性が高まり、共通の導電路には、所定導電路の電圧状態を反映した電流が流れることになる。つまり、2種類のオン制御の際に、共通の導電路を監視すれば、所定導電路の電圧状態を検出できる確実性が高まる。特に、この構成では、分岐導電路毎に電圧検出部を設ける必要が無いため、分岐導電路を流れる電流から検出値を生成・取得するための回路を簡易化、小型化しやすくなる。 If the two types of on-control described above are performed, the certainty of current flowing through at least one of the branch conductive paths is increased, and a current reflecting the voltage state of the predetermined conductive path flows through the common conductive path. That is, if the common conductive path is monitored during the two types of ON control, the certainty that the voltage state of the predetermined conductive path can be detected increases. In particular, in this configuration, since it is not necessary to provide a voltage detection unit for each branch conductive path, it is easy to simplify and miniaturize a circuit for generating and acquiring a detection value from a current flowing through the branch conductive path.
<実施例1>
以下、本発明を具体化した一例である実施例1について説明する。
図1で示す電圧検出回路1は、例えば、車載用の電圧検出回路として構成されており、車載用機器の所定部位の電圧を検出する回路として機能する。図1の例では、車載用のキャパシタやその他の二次電池などからなる蓄電部90の正極に電圧検出対象の導電路3(以下、導電路3ともいう)が接続されており、電圧検出回路1は、この導電路3の電圧を検出する回路となっている。導電路3の電圧は、蓄電部90の充電電圧が反映されているため、電圧検出回路1は、蓄電部90の充電電圧を検出する回路であるともいえる。なお、図1の構成では、蓄電部90の負極は、グランドに接続されている。
<Example 1>
Hereinafter, Example 1 which is an example in which the present invention is embodied will be described.
The voltage detection circuit 1 shown in FIG. 1 is configured as, for example, a vehicle-mounted voltage detection circuit, and functions as a circuit that detects a voltage at a predetermined part of the vehicle-mounted device. In the example of FIG. 1, the voltage detection target conductive path 3 (hereinafter also referred to as the conductive path 3) is connected to the positive electrode of a
図1で示すように、電圧検出回路1は、電圧検出対象の導電路3から分岐する第1の分岐導電路11と、導電路3から分岐するとともに第1の分岐導電路11と並列に設けられる第2の分岐導電路12とを備える。これら第1の分岐導電路11及び第2の分岐導電路12は、後述する分圧回路33に電流を流すための通電経路として機能し得る部分である。
As shown in FIG. 1, the voltage detection circuit 1 includes a first branch conductive path 11 that branches from the voltage detection target
PチャネルMOSFET21(以下、MOSFET21ともいう)は、第1スイッチ素子の一例に相当するものであり、公知のPチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。このMOSFET21のゲートは、後述する抵抗34の一端及びNPNトランジスタ42(以下、トランジスタ42ともいう)のコレクタに導通した形で接続され、ソースが導電路3に導通した形で接続されている。更に、MOSFET21のドレインは、後述する共通の導電路30に導通した形で接続されている。なお、MOSFET21のゲートは、信号が入力される第1の制御端子の一例に相当する。また、MOSFET21のソースは、電圧検出対象の導電路3に導通する第1の導通端子の一例に相当する。
P-channel MOSFET 21 (hereinafter also referred to as MOSFET 21) corresponds to an example of a first switch element, and is configured as a known P-channel MOSFET (metal-oxide-semiconductor field-effect transistor). The gate of the
このMOSFET21は、ゲート(第1の制御端子)の電位がソース(第1の導通端子)の電位よりも低い「所定の低電位状態」である場合にオン動作して第1の分岐導電路11を通電状態とする。具体的には、MOSFET21のゲートソース間電圧Vgs1の絶対値が所定閾値Vth1を超える場合にMOSFET21がオン動作し、第1の分岐導電路11を通電状態とする。また、MOSFET21は、この「所定の低電位状態」が解除された場合、即ち、MOSFET21のゲートソース間電圧Vgs1の絶対値が所定閾値Vth1以下になる場合にオフ動作して第1の分岐導電路11を非通電状態とする。
The
NチャネルMOSFET22(以下、MOSFET22ともいう)は、第2スイッチ素子の一例に相当するものであり、公知のNチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。このMOSFET22は、ゲートが後述する抵抗36の一端及びPNPトランジスタ44のコレクタに導通した形で接続され、ドレインが導電路3に導通した形で接続されている。更に、MOSFET22のソースは、後述する共通の導電路30に導通した形で接続されている。なお、MOSFET22のゲートは、信号が入力される第2の制御端子の一例に相当する。また、MOSFET22のドレインは、電圧検出対象の導電路3に導通する第2の導通端子の一例に相当する。
The N-channel MOSFET 22 (hereinafter also referred to as MOSFET 22) corresponds to an example of a second switch element, and is configured as a known N-channel MOSFET (metal-oxide-semiconductor field-effect transistor). The
このMOSFET22は、ゲート(第2の制御端子)の電位がドレイン(第2の導通端子)の電位よりも高い「所定の高電位状態」である場合にオン動作して第2の分岐導電路12を通電状態とする。具体的には、MOSFET22は、後述する分圧回路33よりも高電位側に接続されたハイサイドスイッチとなっており、オン動作時にソース電位がドレイン電位にほぼ等しくなる構成となっている。そして、MOSFET22は、ゲートソース間電圧Vgs2が所定閾値Vth2を超える場合にオン動作するため、ゲートとドレインの電位差が上記所定閾値Vth2を超える程度に大きい「所定の高電位状態」である場合にMOSFET22がオン動作する。また、MOSFET22は、この「所定の高電位状態」が解除された場合、即ち、ゲートとドレインの電位差が上記所定閾値Vth2以下程度に低くなる場合にオフ動作して第2の分岐導電路12を非通電状態とする。
The
共通の導電路30(以下、導電路30ともいう)は、一端側が第1の分岐導電路11及び第2の分岐導電路12に接続されている。また、導電路30の他端側はグランドに接続されている。この導電路30は、2つの分圧抵抗31,32が直列に接続された形で分圧回路33が構成されており、分圧抵抗31,32を連結する中間部分は後述する電圧検出部5の入力端子に接続されている。
One end of a common conductive path 30 (hereinafter also referred to as a conductive path 30) is connected to the first branch conductive path 11 and the second branch
図1の構成では、第1の分岐導電路11において電圧検出対象の導電路3と共通の導電路30との間にMOSFET21が介在し、MOSFET21のドレインが導電路30に導通している。また、第2の分岐導電路12において導電路3と導電路30との間にMOSFET22が介在し、MOSFET22のソースが導電路30に導通している。このような構成で第1の分岐導電路11及び第2の分岐導電路12が共通の導電路30に接続され、第1の分岐導電路11を流れる電流及び第2の分岐導電路12を流れる電流が導電路30に流れる構成となっている。
In the configuration of FIG. 1, the
例えば、第1の分岐導電路11及び第2の分岐導電路12が共に通電状態であれば両導電路を流れる電流を合わせた電流が導電路30に流れる。また、第1の分岐導電路11が通電状態であり、第2の分岐導電路12が非通電状態であれば、第1の分岐導電路11を流れる電流が導電路30に流れる。逆に、第2の分岐導電路12が通電状態であり、第1の分岐導電路11が非通電状態であれば、第2の分岐導電路12を流れる電流が導電路30に流れる。つまり、第1の分岐導電路11及び第2の分岐導電路12の少なくともいずれかが通電状態であれば、共通の導電路30には、導電路3の電位に応じた電流が流れることになる。
For example, if the first branch conductive path 11 and the second branch
制御部7は、信号の出力が可能な制御回路8と、制御回路8からの信号に応じてMOSFET21のゲート電位を切り替える切替回路9Aと、制御回路8からの信号に応じてMOSFET22のゲート電位を切り替える切替回路9Bとを備える。
The
この制御部7は、所定の電源電位となる電源導電路46と、この電源電位よりも低い基準電位となる基準導電路48とに接続されてなるものであり、具体的には、少なくとも切替回路9Bが電源導電路46に接続されている。更に、少なくとも切替回路9A,9Bが基準導電路48に接続されている。電源導電路46は、電圧生成回路(公知の昇圧回路等)によって構成された外部電源V1から電源電圧が印加された電源用の導電路として構成され、一定の電源電位に保たれている。また、基準導電路48は、グランド用の導電路として構成され、一定のグランド電位(0V)に保たれている。
The
制御回路8は、マイクロコンピュータやその他の駆動回路などによって構成されており、信号線51,52のそれぞれに対して、一定電位のハイレベル信号(例えば5Vの信号)と、一定電位のローレベル信号(例えば0Vの信号)とを出力し得る構成となっている。
The
切替回路9Aは、抵抗34とNPNトランジスタ42(以下、トランジスタ42ともいう)とを備える。抵抗34は、導電路3とMOSFET21のゲートとの間に接続されている。トランジスタ42は、コレクタがMOSFET21のゲート及び抵抗34の一端に接続され、エミッタが基準導電路48(グランド用の導電路)に接続され、接地されている。また、トランジスタ42のベースは、信号線51を介して制御回路8の第1出力ポートに導通している。この切替回路9Aは、トランジスタ42のベースに対して制御回路8からハイレベル信号又はローレベル信号が入力されるようになっており、ベースに入力される信号に応じてトランジスタ42のオンオフが切り替わる。そして、トランジスタ42のオンオフを切り替えることで、MOSFET21のベース電位を切り替えている。
The
切替回路9Bは、抵抗36とPNPトランジスタ44(以下、トランジスタ44ともいう)とを備える。抵抗36は、一端がMOSFET22のゲート及びトランジスタ44のコレクタに接続され、他端が基準導電路48(グランド用の導電路)に接続され、接地されている。トランジスタ44は、エミッタが電源導電路46に接続され、コレクタがMOSFET22のゲート及び抵抗36の一端に接続されている。トランジスタ44のベースは信号線52を介して制御回路8の第2出力ポートに導通している。この切替回路9Bは、トランジスタ44のベースに対して制御回路8からハイレベル信号又はローレベル信号が入力されるようになっており、ベースに入力される信号に応じてトランジスタ44のオンオフが切り替わる。そして、トランジスタ44のオンオフを切り替えることで、MOSFET22のベース電位を切り替えている。また、本構成では、トランジスタ44のエミッタに接続される電源導電路46の電源電位は、蓄電部90が満充電状態のときの正極の電位よりも小さくなっており、蓄電部90が満充電状態のときの導電路3の電位よりも小さくなっている。
The
電圧検出部5は、検出部の一例に相当するものであり、例えばアナログ電圧値をデジタルデータに変換するAD変換器、演算処理を行うCPU、メモリなどを備えた集積回路として構成されている。この電圧検出部5は、第1の分岐導電路11及び第2の分岐導電路12の少なくともいずれかが通電状態となった場合に、少なくともいずれかの分岐導電路を流れる電流に基づいて電圧検出対象の導電路3に印加された電圧の状態を検出する。具体的には、MOSFET21,22のいずれかがオン状態であれば、共通の導電路30には導電路3に印加された電圧に応じた電流が流れるため、電圧検出部5はこの導電路30流れる電流に基づいて導電路3に印加された電圧の状態を検出する。図1の例では、共通の導電路30において分圧回路33が構成され、MOSFET21,22の少なくともいずれかがオン状態であれば、2つの分圧抵抗31,32の間の導電部(接続点)の電位が導電路3の電位に比例した値となる。そして、電圧検出部5は、この導電部(接続点)の電位を入力値として検出する構成となっている。
The
次に、電圧検出回路1の動作について説明する。
図1の電圧検出回路1では、電圧検出を行わない時期に、制御部7によってオフ制御がなされる。具体的には、制御回路8から信号線51に対してローレベル信号を出力するとともに信号線52に対してハイレベル信号を出力する。制御回路8から信号線51に対してローレベル信号を出力し続けることでNPNトランジスタ42を継続的にオフ状態にする。これにより、Pチャネル型のMOSFET21においてゲートとソースが同電位になり、MOSFET21のオフ状態が継続する。また、制御回路8から信号線52に対してハイレベル信号を出力し続けることでPNPトランジスタ44をオフ状態にする。これにより、Nチャネル型のMOSFET22においてゲート電位がローレベル(グランド電位)になりMOSFET22のオフ状態が継続する。このようなオフ制御が行われた場合、第1の分岐導電路11及び第2の分岐導電路12がいずれも非通電状態となるため、常に分岐導電路に電流を流し続ける構成と比較して消費電流を抑制しやすくなる。
Next, the operation of the voltage detection circuit 1 will be described.
In the voltage detection circuit 1 of FIG. 1, the off control is performed by the
一方、電圧検出を行う時期には、制御部7が、MOSFET21に対する第1オン制御の指令と、MOSFET22に対する第2オン制御の指令とを行う。なお、第1オン制御の指令と第2オン制御の指令は、タイミングがずれていてもよく、同タイミングで行われてもよい。以下では、制御部7が、少なくとも所定時間において第1オン制御の指令と第2オン制御の指令とを共に行う例を代表例として説明する。
On the other hand, at the timing of voltage detection, the
本構成では、MOSFET21のゲートに第1の入力路61が接続され、第1の入力路61はMOSFET21のゲートと同電位に保たれる導電路となっている。制御部7は、このような構成を前提とし、導電路3の電位が第1電位を超える場合に「所定の低電位状態」を生じさせるように第1の入力路61の電位を設定する制御(第1オン制御)を行う。具体的には、制御部7は、制御回路8が信号線51に対してハイレベル信号を所定時間にわたって出力することでトランジスタ42のベースにベース電流を流し、トランジスタ42をオン状態にする。この動作によって抵抗34に電流を流し、第1の入力路61の電位、即ち、MOSFET21のゲート電位を導電路3の電位よりも抵抗34での電圧降下分だけ低い電位に切り替える。このように制御部7によってなされるゲート電位の切り替え制御が「第1オン制御」である。このような制御がなされた場合、導電路3の電位が第1電位を超える場合にMOSFET21がオン動作することになる。第1電位は、基準導電路48の電位(グランド電位)よりも高く電源導電路46の電位(電源電位)よりも低い電位であり、閾値電位に相当する。
In this configuration, the
具体的には、MOSFET21は、ゲートソース間電圧Vgs1の絶対値が閾値Vth1よりも大きい場合にオン動作し、Vgs1の絶対値が閾値Vth1以下の場合にオフ動作するものである。つまり、上記「第1電位」(閾値電位)とは、トランジスタ42がオン動作したときにMOSFET21のゲートソース間電圧Vgs1の絶対値が閾値Vth1となるときの導電路3の電位である。そして、導電路3の電位がこの「第1電位」(閾値電位)を超える程度に高ければMOSFET21がオン動作することになる。
Specifically, the
更に、MOSFET22のゲートに第2の入力路62が接続され、第2の入力路62はMOSFET22のゲートと同電位に保たれる導電路となっている。制御部7は、このような構成を前提とし、少なくとも導電路3の電位が第1電位(閾値電位)以下である場合に「所定の高電位状態」を生じさせるように第2の入力路62の電位を設定する制御(第2オン制御)を行う。具体的には、制御部7は、制御回路8から信号線51に対してハイレベル信号を出力する「所定時間」において、信号線52に対しローレベル信号を出力する。このように制御回路8から信号線52に対してローレベル信号を出力することでトランジスタ44のベースにベース電流を流し、トランジスタ44をオン状態にする。この動作によって抵抗36に電流を流し、第2の入力路62の電位、即ち、MOSFET22のゲート電位を、グランド電位よりも高い一定電位に切り替える。このように制御部7によってなされるゲート電位の切り替え制御が「第2オン制御」である。このような制御がなされた場合、導電路3の電位が所定の第2電位を下回る場合にMOSFET22がオン動作することになる。第2電位は、電源導電路46の電位(電源電位)よりも低く基準導電路48の電位(グランド電位)よりも高い電位であり、「第1電位」(閾値電位)よりも高く設定されている。つまり、導電路3の電位が第1電位(閾値電位)以下である場合には、必ず、導電路3の電位が上記第2電位を下回っていることになり、MOSFET22がオン動作することになる。
Further, the
具体的には、MOSFET22は、ゲートソース間電圧Vgs2が閾値Vth2よりも大きい場合にオン動作し、Vgs2が閾値Vth2以下の場合にオフ動作するものである。つまり、上記「第2電位」とは、トランジスタ44がオン動作したときにMOSFET22のゲートソース間電圧Vgs2が閾値Vth2となるときの導電路3の電位である。本構成では、分圧回路33を構成する抵抗の抵抗値がMOSFET22のオン抵抗と比較して十分に大きく、MOSFET22のオン動作時にはMOSFET22のドレインとソースがほぼ同電位になる構成である。従って、MOSFET22のドレインとゲートの電位差が上記閾値Vth2とほぼ一致するときの導電路3の電位が「第2電位」であり、導電路3の電位がこの「第2電位」を下回る程度に低ければMOSFET21がオン動作することになる。
Specifically, the
電圧検出部5は、このように制御部7によって第1オン制御の指令及び第2オン制御の指令が共に行われる「所定時間」において共通の導電路30を流れる電流に基づき、電圧検出対象の導電路3に印加された電圧の状態を検出する。具体的には、上記「所定時間」において第1オン制御の指令及び第2オン制御の指令が共になされると、MOSFET21及びMOSFET22の少なくともいずれかがオン状態になり、この場合、共通の導電路30には導電路3の電位に応じた電流が流れる。
Based on the current flowing through the common
共通の導電路30に構成され分圧回路33では、分圧抵抗31,32の抵抗値が、MOSFET21,22のオン抵抗と比較して十分に大きくなっている。このため、MOSFET21,22のいずれかがオン状態であれば、2つの分圧抵抗31,32の間の導電部(接続点)の電位は導電路3の電位にほぼ比例した値となり、電圧検出部5はこの値を入力値として検出する。これにより、電圧検出部5は、導電路3の電圧を把握することができる。
In the
以上のように、図1の電圧検出回路1では、並列に設けられたMOSFET21,22に対する2種類のオン制御が可能となっている。このため、電圧検出対象の導電路3の電位が第1電位を超える程度に高い場合には、少なくとも第1オン制御によってPチャネルMOSFET21をオン動作させて第1の分岐導電路11に電流を流すことができる。逆に、電圧検出対象の導電路3の電位が第2電位を下回る程度に低い場合には、少なくとも第2オン制御によってNチャネルMOSFET22をオン動作させて第2の分岐導電路12に電流を流すことができる。つまり、電圧検出対象の導電路3において電圧変動があったとしても、2種類のオン制御を行えば、いずれかの分岐導電路に電流が流れる可能性が高くなる。ゆえに、検出用の電流を流せないことに起因する検出不能状態を回避し易くなり、ひいては、電圧検出対象の導電路3の電圧状態をより確実に検出し易くなる。
As described above, the voltage detection circuit 1 shown in FIG. 1 can perform two types of ON control for the
具体的には、第1オン制御を行う条件となる第1電位が第2オン制御を行う条件となる第2電位よりも低くなっている。この構成では、導電路3の電位が第1電位以下の場合には、MOSFET22をオンさせることができる。また、導電路3の電位が第1電位を超え且つ第2電位未満の場合には、MOSFET21,22をいずれもオンさせることができる。そして、導電路3の電位が第2電位以上の場合には、MOSFET21をオンさせることができる。つまり、蓄電部90の正極電位が0Vに近い状態から最大電位(満充電のときの電位)までの範囲で、確実に分圧回路33に電流を流すことができ、より広いレンジで電圧検出を行うことができる。
Specifically, the first potential that is a condition for performing the first on control is lower than the second potential that is a condition for performing the second on control. In this configuration, the
また、本構成では、蓄電部90が満充電状態のときの正極電位よりも電源導電路46の電源電位のほうが低くなっている。このため、電圧検出対象の導電路3が高電位になるときでも安定的に電圧検出を行い得る構成を、外部電源V1(電源導電路46の電源電位を定める電源)の出力を抑えた形で実現でき、特に、外部電源V1を設計・構成する上で有利になる。そして、この効果は、満充電時の正極電位が高いものであるほど顕著になる。
Further, in this configuration, the power supply potential of the power supply
また、上述したように第1オン制御の指令と第2オン制御の指令とを所定時間において共に行い、その所定時間に分岐導電路を流れる電流(即ち、その所定時間に共通の導電路30に流れる電流)から電圧状態を把握すれば、検出時間を短縮化しやすくなる。例えば、第1オン制御と第2オン制御とを時間差で行う制御方法では、2倍の時間がかかってしまうが、図1の構成は、これらを同時期に行うことを可能とする構成であり、電圧検出時間の短縮化を図り易いものである。
In addition, as described above, the first on-control command and the second on-control command are issued together at a predetermined time, and the current flowing through the branch conductive path at the predetermined time (that is, the common
また、本構成では、第1オン制御及び第2オン制御のいずれが行われる場合でも、共通の導電路30を流れる電流から導電路3の電圧状態を把握することができ、分岐導電路毎に電圧検出部を設ける必要が無い。このため、分岐導電路を流れる電流から検出値を生成・取得するための回路を簡易化、小型化しやすくなる。
Further, in this configuration, the voltage state of the
<他の実施例>
本発明は上記記述及び図面によって説明した実施例に限定されるものではなく、例えば次のような実施例も本発明の技術的範囲に含まれる。
(1)上述した実施例では、第1オン制御と第2オン制御とを同時期に行う例を示したが、タイミングをずらして行い、それぞれの時期に電圧検出部5による検出を行うようにしてもよい。
(2)上述した実施例では、制御回路8から2つの経路(信号線51,52)に対して信号を出力する構成を示したが、この例に限定されない。例えば、信号線52を省略するとともに信号線51の出力を反転する回路を設け、信号線51からの出力を反転してトランジスタ44のベースに与えるようにしてもよい。このようにすれば、制御回路8の信号出力ポートを削減することができる。
(3)上述した実施例では、蓄電部90の正極に接続された導電路3の電圧を検出する構成を例示したが、電圧検出対象となる部位はこれに限定されず、様々な回路や部品の様々な部位を電圧検出対象とすることができる。
(4)上述した実施例では、共通の導電路30に分圧回路33を設けて電圧検出を行っているが、第1の分岐導電路11及び第2の分岐導電路12にそれぞれ別個に分圧回路を設け、それぞれの分圧回路で別個に電圧検出を行ってもよい。
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
(1) In the above-described embodiment, the example in which the first on-control and the second on-control are performed at the same time has been shown. However, the timing is shifted and detection by the
(2) In the above-described embodiment, the configuration in which the signal is output from the
(3) In the above-described embodiment, the configuration for detecting the voltage of the
(4) In the above-described embodiment, the voltage detection is performed by providing the
1…電圧検出回路
3…電圧検出対象の導電路(所定導電路)
5…電圧検出部(検出部)
7…制御部
11…第1の分岐導電路
12…第2の分岐導電路
21…PチャネルMOSFET(第1スイッチ素子)
22…NチャネルMOSFET(第2スイッチ素子)
30…共通の導電路
46…電源導電路
48…基準導電路
61…第1の入力路
62…第2の入力路
90…蓄電部
DESCRIPTION OF SYMBOLS 1 ...
5 ... Voltage detector (detector)
DESCRIPTION OF
22 ... N-channel MOSFET (second switch element)
DESCRIPTION OF
Claims (4)
前記所定導電路から分岐するとともに前記第1の分岐導電路と並列に設けられる第2の分岐導電路と、
前記第1の分岐導電路に介在するとともに第1の入力路に接続され、前記第1の入力路の電位が前記所定導電路の電位よりも低い所定の低電位状態である場合にオン動作して前記第1の分岐導電路を通電状態とし、前記所定の低電位状態が解除された場合にオフ動作して前記第1の分岐導電路を非通電状態とする第1スイッチ素子と、
前記第2の分岐導電路に介在するとともに第2の入力路に接続され、前記第2の入力路の電位が前記所定導電路の電位よりも高い所定の高電位状態である場合にオン動作して前記第2の分岐導電路を通電状態とし、前記所定の高電位状態が解除された場合にオフ動作して前記第2の分岐導電路を非通電状態とする第2スイッチ素子と、
前記第1の入力路及び前記第2の入力路の電位を、前記第1スイッチ素子及び前記第2スイッチ素子が共にオフ状態となる設定とするオフ制御と、前記第1の入力路の電位を、前記所定導電路の電位が閾値電位を超える場合に前記所定の低電位状態を生じさせる設定とする第1オン制御と、前記第2の入力路の電位を、前記所定導電路の電位が少なくとも前記閾値電位以下である場合に前記所定の高電位状態を生じさせる設定とする第2オン制御とを行う制御部と、
前記第1の分岐導電路及び前記第2の分岐導電路の少なくともいずれかが通電状態となった場合に、前記第1の分岐導電路及び前記第2の分岐導電路の少なくともいずれかを流れる電流に基づいて前記所定導電路に印加された電圧の状態を検出する検出部と、
を有する電圧検出回路。 A first branch conductive path that branches from a predetermined conductive path that conducts to the power storage unit;
A second branch conductive path branched from the predetermined conductive path and provided in parallel with the first branch conductive path;
When the potential of the first input path is in a predetermined low potential state lower than the potential of the predetermined conductive path, the switch is turned on. A first switch element that energizes the first branch conductive path and turns off the first branch conductive path when the predetermined low potential state is released; and
When the potential of the second input path is in a predetermined high potential state higher than the potential of the predetermined conductive path, it is turned on when it is interposed in the second branch conductive path and connected to the second input path. A second switch element that turns on the second branch conductive path and turns off the second branch conductive path when the predetermined high potential state is released;
OFF control for setting the potential of the first input path and the second input path to be set to turn off both the first switch element and the second switch element, and the potential of the first input path. The first on-control that is set to generate the predetermined low potential state when the potential of the predetermined conductive path exceeds a threshold potential, and the potential of the second input path is at least equal to the potential of the predetermined conductive path A control unit that performs second on control that is set to cause the predetermined high potential state when the threshold potential is equal to or lower than the threshold potential;
A current flowing through at least one of the first branch conductive path and the second branch conductive path when at least one of the first branch conductive path and the second branch conductive path is energized. A detection unit for detecting a state of a voltage applied to the predetermined conductive path based on
A voltage detection circuit.
前記閾値電位は、前記電源電位よりも低く前記基準電位よりも高い電位であり、
前記蓄電部が満充電状態のときの前記所定導電路の電位よりも前記電源電位のほうが低くなっている請求項1に記載の電圧検出回路。 The control unit is connected to a power supply conductive path having a predetermined power supply potential and a reference conductive path having a reference potential lower than the power supply potential,
The threshold potential is a potential lower than the power supply potential and higher than the reference potential,
The voltage detection circuit according to claim 1, wherein the power supply potential is lower than the potential of the predetermined conductive path when the power storage unit is in a fully charged state.
前記検出部は、前記所定時間において前記第1の分岐導電路及び前記第2の分岐導電路の少なくともいずれかを流れる電流に基づき、前記所定導電路に印加された電圧の状態を検出する構成である請求項1又は請求項2に記載の電圧検出回路。 The control unit performs the first on control and the second on control together at least for a predetermined time,
The detection unit is configured to detect a state of a voltage applied to the predetermined conductive path based on a current flowing through at least one of the first branch conductive path and the second branch conductive path in the predetermined time. The voltage detection circuit according to claim 1 or claim 2.
前記第1の分岐導電路において前記所定導電路と前記共通の導電路との間に前記第1スイッチ素子が介在し、前記第2の分岐導電路において前記所定導電路と前記共通の導電路との間に前記第2スイッチ素子が介在した構成で前記第1の分岐導電路及び前記第2の分岐導電路が前記共通の導電路に接続されており、
前記検出部は、前記共通の導電路を流れる電流に基づいて前記所定導電路に印加された電圧の状態を検出する構成である請求項1から請求項3のいずれか一項に記載の電圧検出回路。 Have a common conductive path,
The first switch element is interposed between the predetermined conductive path and the common conductive path in the first branch conductive path, and the predetermined conductive path and the common conductive path in the second branch conductive path The first branch conductive path and the second branch conductive path are connected to the common conductive path in a configuration in which the second switch element is interposed between
4. The voltage detection according to claim 1, wherein the detection unit is configured to detect a state of a voltage applied to the predetermined conductive path based on a current flowing through the common conductive path. 5. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015156757A JP6657649B2 (en) | 2015-08-07 | 2015-08-07 | Voltage detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015156757A JP6657649B2 (en) | 2015-08-07 | 2015-08-07 | Voltage detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017036938A true JP2017036938A (en) | 2017-02-16 |
JP6657649B2 JP6657649B2 (en) | 2020-03-04 |
Family
ID=58048666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015156757A Active JP6657649B2 (en) | 2015-08-07 | 2015-08-07 | Voltage detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6657649B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019214341A1 (en) * | 2018-05-08 | 2019-11-14 | 精进电动科技股份有限公司 | Battery voltage collection circuit and automobile |
JP2022001845A (en) * | 2020-06-22 | 2022-01-06 | プライムアースEvエナジー株式会社 | Battery voltage measuring device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07128375A (en) * | 1993-11-04 | 1995-05-19 | Tamura Electric Works Ltd | Voltage detecting circuit |
US5434495A (en) * | 1989-03-31 | 1995-07-18 | Mitsubishi Denki Kabushiki Kaisha | Cognition device for battery residual capacity |
JPH09252241A (en) * | 1996-03-15 | 1997-09-22 | Fujitsu Ltd | Analog switch and semiconductor device |
JP2013084761A (en) * | 2011-10-11 | 2013-05-09 | Fujitsu Semiconductor Ltd | Semiconductor device and method of controlling analog switch |
-
2015
- 2015-08-07 JP JP2015156757A patent/JP6657649B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434495A (en) * | 1989-03-31 | 1995-07-18 | Mitsubishi Denki Kabushiki Kaisha | Cognition device for battery residual capacity |
JPH07128375A (en) * | 1993-11-04 | 1995-05-19 | Tamura Electric Works Ltd | Voltage detecting circuit |
JPH09252241A (en) * | 1996-03-15 | 1997-09-22 | Fujitsu Ltd | Analog switch and semiconductor device |
JP2013084761A (en) * | 2011-10-11 | 2013-05-09 | Fujitsu Semiconductor Ltd | Semiconductor device and method of controlling analog switch |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019214341A1 (en) * | 2018-05-08 | 2019-11-14 | 精进电动科技股份有限公司 | Battery voltage collection circuit and automobile |
JP2022001845A (en) * | 2020-06-22 | 2022-01-06 | プライムアースEvエナジー株式会社 | Battery voltage measuring device |
Also Published As
Publication number | Publication date |
---|---|
JP6657649B2 (en) | 2020-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315026B2 (en) | Semiconductor device | |
WO2018150840A1 (en) | Power supply control device | |
US10564226B2 (en) | Diagnostic system for a DC-DC voltage converter | |
US10797481B2 (en) | Reverse connection protection circuit and load system | |
JP5673634B2 (en) | Drive circuit for switching element to be driven | |
US20140361730A1 (en) | Bi-directional switching regulator and control circuit thereof | |
JP5823098B2 (en) | Cell balance system | |
US20150270774A1 (en) | Power supply circuit | |
JP6387888B2 (en) | Inductive load drive | |
JP6657649B2 (en) | Voltage detection circuit | |
US9544958B2 (en) | LED driver circuit | |
KR102046124B1 (en) | Relay economizer and method of controlling the same | |
JP6322123B2 (en) | Current limit circuit | |
US11411397B2 (en) | Polarity reversal protection circuit | |
US20150061748A1 (en) | Switch circuit | |
US20190154759A1 (en) | Battery voltage detector | |
JP6202208B2 (en) | Power semiconductor device current detection device | |
JP2013258549A (en) | Driver circuit | |
JP2017073872A (en) | Charge pump circuit | |
JP2004294404A (en) | Disconnection detecting circuit | |
US11881850B2 (en) | Driving apparatus | |
CN112424708A (en) | Circuit for processing logic input | |
JP2014225841A (en) | Load drive circuit | |
JP7266193B2 (en) | vehicle power supply | |
JP7131700B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6657649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |